CN110098194B - 半导体器件和制造方法 - Google Patents

半导体器件和制造方法 Download PDF

Info

Publication number
CN110098194B
CN110098194B CN201910066184.4A CN201910066184A CN110098194B CN 110098194 B CN110098194 B CN 110098194B CN 201910066184 A CN201910066184 A CN 201910066184A CN 110098194 B CN110098194 B CN 110098194B
Authority
CN
China
Prior art keywords
insulating film
film
semiconductor device
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910066184.4A
Other languages
English (en)
Other versions
CN110098194A (zh
Inventor
永井孝一
中村亘
中村光宏
伊藤昭男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Semiconductor Memory Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Memory Solution Ltd filed Critical Fujitsu Semiconductor Memory Solution Ltd
Publication of CN110098194A publication Critical patent/CN110098194A/zh
Application granted granted Critical
Publication of CN110098194B publication Critical patent/CN110098194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件，包括：衬底；晶体管，形成在衬底的表面上；第一绝缘膜，形成在晶体管上方；第二绝缘膜，形成在第一绝缘膜上；第三绝缘膜，形成在第二绝缘膜上；第四绝缘膜，形成在第三绝缘膜上；以及铁电电容器，形成在第四绝缘膜上，其中第三绝缘膜的氢气渗透率高于第一绝缘膜的氢气渗透率，第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜和第三绝缘膜的氢气渗透率和氧气渗透率。

Description

半导体器件和制造方法
技术领域
本文讨论的公开内容涉及一种半导体器件和制造方法。
背景技术
利用铁电存储器的极化反转在铁电电容器中保持信息的铁电随机存取存储器(FeRAM)的开发最近取得了发展。FeRAM是一种非易失性存储器，配置为即使在电源关闭的时候也能保存信息。这种铁电存储器具有高集成度、高速驱动、高耐用性和低功耗特性。
具有钙钛矿晶体结构、剩余极化强度为大约10μC/cm2至30μC/cm2的铁电氧化物主要用作形成铁电电容器的铁电膜材料；铁电氧化物的例子包括PZT(Pb(Zr,Ti)O3)和SBT(SrBi2Ta2O9)。铁电氧化物的铁电性质易于因水分而劣化，这些水分来自与水具有高亲和性的层间绝缘膜，例如氧化硅膜。也就是说，在形成铁电电容器之后的形成金属布线或形成层间绝缘膜的高温工艺期间，层间绝缘膜含有的水分分解成氢气和氧气。因此，氢气与铁电氧化物中的氧气反应，使铁电膜中缺氧，这降低了铁电膜的结晶度。由于层间绝缘膜含有的水分造成的缺氧不仅可以发生在高温工艺期间，而且也可以通过长期使用铁电存储器而发生。铁电膜的结晶度降低会造成铁电电容器劣化。
因此，在相关技术中已经对铁电膜的结构进行了各种研究，以减少氢气进入铁电膜。例如，一种具有铁电电容器的结构在本领域中是已知的，该铁电电容器在上侧和侧面直接覆盖有氧化铝膜。此外，一种具有氮化硅膜的结构在本领域中是已知的，该氮化硅膜形成在半导体衬底的表面上并且设置在半导体衬底和连接到铁电电容器的晶体管之间。氧化铝膜和氮化硅膜不易渗透氢气和水分。此外，一种具有保护环(guard ring)的结构在本领域中是已知的，该保护环设置在包括多个铁电电容器的存储器单元部周围。
然而，相关领域技术不能充分降低因氢气造成的铁电电容器的劣化。
相关技术文件
专利文献
专利文献1：日本特开专利公布第2005-268478号。
发明内容
本发明的目的是提供一种半导体器件及其制造方法，其能够进一步降低由氢气引起的铁电电容器的劣化。
根据实施例的一个方面，半导体器件包括：
衬底；
晶体管，形成在衬底的表面上；
第一绝缘膜，形成在晶体管上方；
第二半导体膜，形成在第一半导体膜上；
第三半导体膜，形成在第二半导体膜上；
第四半导体膜，形成在第三半导体膜上；以及
铁电电容器，形成在第四绝缘膜上，
其中第三绝缘膜的氢气渗透率高于第一绝缘膜的氢气渗透率，
其中第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜和第三绝缘膜的氢气渗透率和氧气渗透率。
根据实施例的另一个方面，一种半导体器件的制造方法包括：
在衬底的表面上形成晶体管；
在晶体管上方形成第一绝缘膜；
在第一绝缘膜上形成第二绝缘膜，第二绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜的氢气渗透率和氧气渗透率；
在第二绝缘膜上形成第三绝缘膜，第三绝缘膜的氢气渗透率高于第一绝缘膜的氢气渗透率，第三绝缘膜的氢气渗透率和氧气渗透率低于第二绝缘膜的氢气渗透率和氧气渗透率；
在第三绝缘膜上形成第四绝缘膜，第四绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜和第三绝缘膜的氢气渗透率和氧气渗透率；
在第四绝缘膜上形成铁电电容器；以及
进行退火以解吸第二绝缘膜和第四绝缘膜中包含的氢气。
有益的效果
根据所公开的技术，可以进一步降低由氢气造成的铁电电容器的劣化。
附图说明
图1是示出根据第一实施例的半导体器件的横截面图；
图2A是示出根据第一实施例的半导体器件的制造方法的横截面图(第1部分)；
图2B是示出根据第一实施例的半导体器件的制造方法的横截面图(第2部分)；
图2C是示出根据第一实施例的半导体器件的制造方法的横截面图(第3部分)；
图2D是示出根据第一实施例的半导体器件的制造方法的横截面图(第4部分)；
图2E是示出根据第一实施例的半导体器件的制造方法的横截面图(第5部分)；
图3是示出根据第二实施例的半导体器件的概略布局的视图；
图4是示出根据第二实施例的半导体器件在进行切割之前的视图；
图5是示出根据第二实施例的半导体器件的横截面图；
图6是示出存储器单元部内的晶体管的横截面图；
图7是示出存储器单元部的电路配置的视图；
图8A是示出根据第二实施例的半导体器件的制造方法的横截面图(第1部分)；
图8B是示出根据第二实施例的半导体器件的制造方法的横截面图(第2部分)。
图8C是示出根据第二实施例的半导体器件的制造方法的横截面图(第3部分)；
图8D是示出根据第二实施例的半导体器件的制造方法的横截面图(第4部分)；
图8E是示出根据第二实施例的半导体器件的制造方法的横截面图(第5部分)；
图8F是示出根据第二实施例的半导体器件的制造方法的横截面图(第6部分)；
图8G是示出根据第二实施例的半导体器件的制造方法的横截面图(第7部分)；
图8H是示出根据第二实施例的半导体器件的制造方法的横截面图(第8部分)；
图8I是示出根据第二实施例的半导体器件的制造方法的横截面图(第9部分)；
图8J是示出根据第二实施例的半导体器件的制造方法的横截面图(第10部分)；
图8K是示出根据第二实施例的半导体器件的制造方法的横截面图(第11部分)；
图8L是示出根据第二实施例的半导体器件的制造方法的横截面图(第12部分)；
图8M是示出根据第二实施例的半导体器件的制造方法的横截面图(第13部分)；
图8N是示出根据第二实施例的半导体器件的制造方法的横截面图(第14部分)；
图8O是示出根据第二实施例的半导体器件的制造方法的横截面图(第15部分)；
图8P是示出根据第二实施例的半导体器件的制造方法的横截面图(第16部分)。
图8Q是示出根据第二实施例的半导体器件的制造方法的横截面图(第17部分)；
图8R是示出根据第二实施例的半导体器件的制造方法的横截面图(第18部分)；
图8S是示出根据第二实施例的半导体器件的制造方法的横截面图(第19部分)；
图8T是示出根据第二实施例的半导体器件的制造方法的横截面图(第20部分)；
图8U是示出根据第二实施例的半导体器件的制造方法的横截面图(第21部分)；
图8V是示出根据第二实施例的半导体器件的制造方法的横截面图(第22部分)；
图8W是示出根据第二实施例的半导体器件的制造方法的横截面图(第23部分)；
图8X是示出根据第二实施例的半导体器件的制造方法的横截面图(第24部分)；
图9是示出实验使用的样品的横截面图；
图10A是示出实验结果的图(第1部分)；以及
图10B是示出实验结果的图(第2部分)。
具体实施方式
下文参考附图说明具体实施例。
第一实施例
首先，将描述第一实施例。图1是示出根据第一实施例的半导体器件的横截面图。
如图1所示，根据第一实施例的半导体器件100包括衬底101和形成在衬底101的表面上的晶体管Tr。半导体器件100还包括形成在晶体管Tr上方的第一绝缘膜111、形成在第一绝缘膜111上的第二绝缘膜112、形成在第二绝缘膜112上的第三绝缘膜113以及形成在第三绝缘膜113上的第四绝缘膜114。半导体器件100还包括形成在第四绝缘膜114上的铁电电容器Q。第三绝缘膜113的氢气渗透率高于第一绝缘膜111的氢气渗透率，第二绝缘膜112和第四绝缘膜114的氢气渗透率和氧气渗透率高于第一绝缘膜111和第三绝缘膜113的氢气渗透率和氧气渗透率。
配置为限定元件区域的元件隔离绝缘膜102形成在衬底101的表面上，晶体管Tr形成在元件区域中。晶体管Tr包括例如第一导电类型阱191、第二导电类型杂质扩散层193、栅极绝缘膜194和栅极195。绝缘膜103形成以覆盖衬底101上的晶体管Tr，绝缘膜104形成在绝缘膜103上。
铁电电容器Q包括下电极121、铁电膜122和上电极123。第五绝缘膜131形成在第四绝缘膜114上，以覆盖铁电电容器Q的上表面和侧表面。第五绝缘膜131的氢气渗透率低于第三绝缘膜113的氢气渗透率，第五绝缘膜131的氧气渗透率低于第二绝缘膜112和第四绝缘膜114的氧气渗透率。
第一导体116可以形成在第一绝缘膜111和第二绝缘膜112中，第二导体118可以形成在第三绝缘膜113和第四绝缘膜114中，第三导体106可以形成在绝缘膜103和绝缘膜104中。第二导体118连接到第一导体116和铁电电容器Q，第三导体106与第一导体116的下表面接触并连接到晶体管Tr。
接下来，将描述根据第一实施例的半导体器件100的制造方法。图2A至图2E是按步骤顺序示出根据第一实施例的半导体器件100的制造方法的横截面图。
首先，如图2A所示，在衬底101的表面上形成元件隔离绝缘膜102。随后，在元件区域中形成晶体管Tr。之后，形成绝缘膜103以覆盖晶体管Tr，并且在绝缘膜103上形成绝缘膜104。
随后，如图2B所示，针对绝缘膜104按顺序依次形成第一绝缘膜111、第二绝缘膜112、第三绝缘膜113和第四绝缘膜114。可以在绝缘膜103和绝缘膜104形成之后形成第三导体106。可以在第一绝缘膜111和第二绝缘膜112形成之后形成第一导体116。可以在第三绝缘膜113和第四绝缘膜114形成之后形成第二导体118。
随后，如图2C所示，在第四绝缘膜114上形成铁电电容器Q，该铁电电容器Q具有下电极121、铁电膜122和上电极123。
之后进行退火。在该退火中，包含在第二绝缘膜112中的水分和包含在第四绝缘膜114中的水分分解成氢气和氧气。由于在第一绝缘膜111、第二绝缘膜112、第三绝缘膜113和第四绝缘膜114中，第一绝缘膜111具有的氢气渗透率最低，因而第二绝缘膜112中产生的氢气和第四绝缘膜114中产生的氢气在第四绝缘膜114上方向上释放出去。即，如图2D所示，包含在第二绝缘膜112和第四绝缘膜114中的氢气解吸了。该退火也可以用作铁电电容器Q的恢复退火。第一绝缘膜111和第三绝缘膜113的氧气渗透率低于第二绝缘膜112和第四绝缘膜114的氧气渗透率。因此，即使在含氧气的气氛下进行退火，第一导体116、第二导体118和第三导体106也几乎不被氧化。
随后，如图2E所示，在第四绝缘膜114上形成第五绝缘膜131，以覆盖铁电电容器Q的上表面和侧表面。
之后，形成上层布线等以完成半导体器件100。
在半导体器件100中，如上所述，在第一绝缘膜111、第二绝缘膜112、第三绝缘膜113和第四绝缘膜114中，第一绝缘膜111具有的氢气渗透率最低，因此，第二绝缘膜112中产生的氢气和第四绝缘膜114中产生的氢气在第四绝缘膜114上方向上释放出去。因此，即使在第五绝缘膜131形成之后上层布线等形成期间暴露于可使水分解的温度，也不容易发生因包含在第二绝缘膜112和第四绝缘膜114中的水分造成的铁电电容器Q的劣化。另外，不容易发生因长期使用造成的铁电电容器Q的劣化。根据第一实施例，由于氢气造成的铁电电容器的劣化可以进一步减少。
第二实施例
下文描述根据第二实施例的半导体器件。根据第二实施例的半导体器件涉及铁电存储器的例子。图3是示出根据第二实施例的半导体器件的概略布局的视图。图4是示出根据第二实施例的半导体器件在进行切割之前的视图。图5是示出根据第二实施例的半导体器件的横截面图。图5对应于沿图3中的线V-V获取的横截面图。
如图3所示，根据第二实施例的半导体器件200包括存储器单元部1、逻辑电路部2、外围电路部3和焊盘部4。焊盘部4布置在半导体器件200的外围附近，存储器单元部1、逻辑电路部2和外围电路部3相对于焊盘部4向内布置。
为了制造半导体器件200，如图4所示，在一个晶圆上并行形成多个半导体器件200，并且通过切割处理沿着切割线11切割半导体器件200。半导体器件200的制造方法的细节在后文进行描述。
如图5所示，在半导体器件200中，限定元件区域的元件隔离绝缘膜202形成在衬底201的表面上。晶体管TrC形成在存储器单元部1内的元件区域中，晶体管TrL形成在逻辑电路部2内的元件区域中，晶体管TrP形成在外围电路部3内的元件区域中。
下文将描述晶体管TrC。图6是示出存储器单元部内的晶体管的横截面图。
如图6所示，晶体管TrC包括P型阱291、N型低浓度杂质扩散层292、N型高浓度杂质扩散层293、栅极绝缘膜294、栅极295和侧壁绝缘膜296。例如，硼(B)作为P型杂质包含在阱291中，磷(P)作为N型杂质包含在N型低浓度杂质扩散层292中，砷(As)作为N型杂质包含在N型高浓度杂质扩散层293中。例如，晶体管TrC的栅极长度为110nm至180nm。栅极绝缘膜294是氧化硅膜，该氧化硅膜具有6nm至7nm的厚度。栅极295是非晶硅膜，该非晶硅膜具有40nm至60nm的厚度。侧壁绝缘膜296是氧化硅膜，该氧化硅膜具有35nm至55nm的厚度。诸如硅化钨(WSi)膜之类的硅化物膜可以形成在栅极295的表面上以及高浓度杂质扩散层293的表面上，该硅化物膜具有120nm至180nm的厚度。
与晶体管TrC一样，晶体管TrL和TrP也包括阱、杂质扩散层、栅极绝缘膜、栅极和侧壁绝缘膜。在图5等图中，晶体管TrP的栅极等布置在元件隔离绝缘膜202上，这表示晶体管TrP的栅极等包括延伸到元件隔离绝缘膜202的部分。与晶体管TrP一样，晶体管TrL的栅极等也包括延伸到元件隔离绝缘膜202的部分。
覆盖晶体管TrC、晶体管TrL和晶体管TrP的绝缘膜203形成在衬底201上方，并且层间绝缘膜204形成在绝缘膜203上。绝缘膜203例如是氮氧化硅膜(SiON膜)，层间绝缘膜204是具有平坦表面的非掺杂硅酸盐玻璃(NSG)膜。
抗氧化膜211形成在层间绝缘膜204上，层间绝缘膜212形成在抗氧化膜211上。抗氧化膜213形成在层间绝缘膜212上，层间绝缘膜214形成在抗氧化膜213上。例如，抗氧化膜211和抗氧化膜213是氮化硅(SiN)膜，层间绝缘膜212和层间绝缘膜214是氧化硅膜。抗氧化膜213的氮含量低于抗氧化膜211的氮含量，抗氧化膜213的氢气渗透率高于抗氧化膜211的氢气渗透率。例如，通过X射线光电子能谱的分析中，抗氧化膜211未显示Si-O键峰(bondpeak)；然而，抗氧化膜213显示Si-O键峰。也就是说，抗氧化膜213表现的Si-O键峰大于抗氧化膜211的Si-O键峰。层间绝缘膜212和层间绝缘膜214的氢气渗透率和氧气渗透率高于抗氧化膜211和抗氧化膜213的氢气渗透率和氧气渗透率。例如，抗氧化膜213的氮含量大于等于40.0原子％且小于45.0原子％，抗氧化膜213中的N含量与Si含量之比大于等于0.70且小于1.00。然而，抗氧化膜211的氮含量大于等于45.0原子％且小于等于50.0原子％，而抗氧化膜211中的N含量与Si含量之比大于等于1.00且小于等于1.30。因此，抗氧化膜213中的氮化程度低于抗氧化膜211中的氮化程度。抗氧化膜211和抗氧化膜213形成在存储器单元部1、逻辑电路部2、外围电路部3和焊盘部4上，使得在平面图上看，抗氧化膜211和抗氧化膜213是设置在整个半导体器件200上的。
在存储器单元部1中，铁电电容器Q形成在层间绝缘膜214上，该铁电电容器Q具有下电极221、铁电膜222和上电极223。例如，下电极221包括铱(Ir)膜，铁电膜222包括锆钛酸铅(PZT)膜，上电极223包括氧化铱(IrOx)膜。阻挡膜231形成在层间绝缘膜214上，以覆盖每个铁电电容器Q的上表面和侧表面。诸如氧化铝(AlOx)膜之类的阻挡膜231的氢气渗透率低于抗氧化膜213的氢气渗透率，阻挡膜231的氧气渗透率低于层间绝缘膜212和层间绝缘膜214的氧气渗透率。阻挡膜231形成在存储器单元部1、逻辑电路部2、外围电路部3和焊盘部4上，使得在平面图上看，阻挡膜231设置在整个半导体器件200上。层间绝缘膜232形成在阻挡膜231上。例如，层间绝缘膜232是具有平坦表面的氧化硅膜。
在存储器单元部1中，开口部(接触孔)205C每个形成在绝缘膜203和层间绝缘膜204中，并且导电插塞206C形成在开口部205C中。导电插塞206C电连接到晶体管TrC的高浓度杂质扩散层。开口部(布线沟槽)215形成在抗氧化膜211和层间绝缘膜212中，布线216形成在开口部215中。开口部(通孔)217每个形成在抗氧化膜213和层间绝缘膜214中，导电插塞218形成在开口部217中。开口部(通孔)233每个形成在阻挡膜231和层间绝缘膜232中，导电插塞235C形成在开口部233中。例如，导电插塞206C、布线216、导电插塞218和导电插塞235C包括钨(W)膜。布线216的一部分用作导电基底，用于将导电插塞206C和导电插塞218彼此电连接。
在逻辑电路部2中，开口部(接触孔)205L形成在绝缘膜203和层间绝缘膜204中，导电插塞206L形成在开口部205L中。导电插塞206L电连接到晶体管TrL的高浓度杂质扩散层。开口部(通孔)234L每个形成在抗氧化膜211、层间绝缘膜212、抗氧化膜213、层间绝缘膜214、阻挡膜231和层间绝缘膜232中，导电插塞235L形成在开口部234L中。例如，导电插塞206L和导电插塞235L包括钨(W)膜。
在外围电路部3中，开口部(接触孔)205P形成在绝缘膜203和层间绝缘膜204中，导电插塞206P形成在开口部205P中。导电插塞206P电连接到晶体管TrP的栅极。开口部(通孔)234P形成在抗氧化膜211、层间绝缘膜212、抗氧化膜213、层间绝缘膜214、阻挡膜231和层间绝缘膜232中，导电插塞235P形成在开口部234P中。例如，导电插塞206P和导电插塞235P包括钨(W)膜。
连接到导电插塞235C的布线241C、连接到导电插塞235L的布线241L和连接到导电插塞235P的布线241P形成在层间绝缘膜232上。覆盖布线241C、布线241L和布线241P的平坦层间绝缘膜242形成在层间绝缘膜232上。在焊盘部4中，焊盘形成在最外侧表面上。
下文描述存储器单元部1的电路配置。图7是示出存储器单元部的电路配置的视图。
如图7所示，存储器单元部1包括存储器单元MC，存储器单元MC具有一个晶体管TrC和一个铁电电容器Q。晶体管TrC的栅极295包括在字线WL中，布线241C包括在板线(plateline)PL中，晶体管TrC和铁电电容器Q经由导电插塞206C、布线216和导电插塞218电连接。图5示出与图7中的两个存储器单元的区域21对应的部分，连接到高浓度杂质扩散层293(参见图6)的布线216作为局部互连包括在位线BL中，该高浓度杂质扩散层293为两个晶体管TrC共用。
接下来，将描述根据第二实施例的半导体器件200的制造方法。图8A至图8E是按步骤顺序示出根据第二实施例的半导体器件200的制造方法的横截面图。
首先，如图8A所示，在衬底201的表面上形成用于浅沟槽隔离(STI)的元件隔离绝缘膜202。随后，在存储器单元部1内的元件区域中形成晶体管TrC，在逻辑电路部2内的元件区域中形成晶体管TrL，在外围电路部3内的元件区域中形成晶体管TrP。形成每个晶体管TrC例如可以包括：通过硼(B)离子注入形成阱291；形成栅极绝缘膜294和栅极295；使用栅极295作为掩模，通过磷(P)离子注入形成低浓度杂质扩散层292；形成侧壁绝缘膜296；使用栅极295和侧壁绝缘膜296作为掩模，通过砷(As)离子注入形成高浓度杂质扩散层293。形成晶体管TrL和TrP可以包括根据集成电路形成具有多个尺寸和导电类型的晶体管。
在形成晶体管TrC、TrL和TrP之后，如图8B所示，形成覆盖晶体管TrC、TrL和TrP的绝缘膜203。例如，氮氧化硅膜(SiON膜)可以用作绝缘膜203，氮氧化硅膜(SiON膜)是通过等离子体化学气相沉积(CVD)法形成的，并且具有160nm至240nm的厚度。随后，在绝缘膜203上方形成层间绝缘膜204，并且对层间绝缘膜204的表面进行平坦化。例如，NSG膜可以用作层间绝缘膜204，NSG膜是使用正硅酸乙酯(TEOS)通过等离子体CVD方法形成的并且具有480nm至720nm的厚度。层间绝缘膜204的厚度可以是1000nm至1200nm。在层间绝缘膜204的表面的平坦化过程中，通过化学机械抛光(CMP)方法抛光层间绝缘膜204的表面160nm至240nm。
之后，如图8C所示，在层间绝缘膜204上形成抗蚀剂图案251。抗蚀剂图案251包括开口部252C、开口部252L和开口部252P，其中开口部252C暴露位于存储器单元部1中的预定接触孔形成区域，开口部252L暴露位于逻辑电路部2中的预定接触孔形成区域，开口部252P暴露位于外围电路部3中的预定接触孔形成区域。随后，使用抗蚀剂图案251作为掩模蚀刻层间绝缘膜204和绝缘膜203。结果是，开口部(接触孔)205C形成在存储器单元部1中，开口部(接触孔)205L形成在逻辑电路部2中，并且开口部(接触孔)205P形成在外围电路部3中。
随后，如图8D所示，对抗蚀剂图案251进行去除，在开口部205C中形成导电插塞206C，在开口部205L中形成导电插塞206L，在开口部205P中形成导电插塞206P。形成导电插塞206C、导电插塞206L和导电插塞206P例如可以包括：通过物理气相沉积(PVD)方法形成阻挡金属膜；通过CVD方法在阻挡金属膜上形成钨(W)膜；去除位于层间绝缘膜204上的阻挡金属膜和W膜。形成阻挡金属膜例如可以包括：形成钛(Ti)膜，该钛(Ti)膜的厚度为16nm至24nm；在钛(Ti)膜上形成氮化钛(TiN)膜，该氮化钛(TiN)膜的厚度为40nm至60nm。W膜的厚度为400nm至600nm。例如，位于层间绝缘膜204上的阻挡金属膜和W膜可以通过CMP方法去除。
之后，如图8E所示，在层间绝缘膜204、导电插塞206C、导电插塞206L和导电插塞206P上形成抗氧化膜211。例如，第一氮化硅(SiN)膜可以用作抗氧化膜211，第一氮化硅(SiN)膜是通过CVD方法形成的并且具有32nm至48nm的厚度。在第一SiN膜形成的过程中，例如，硅烷(SiH4)用作Si的原料；氨(NH3)或一氧化二氮(N2O)或氨(NH3)和一氧化二氮(N2O)两者用作N的原料；N原子的供给量与Si原子的供给量的第一N/Si之比为190∶230。
随后，如图8F所示，在抗氧化膜211上形成层间绝缘膜212。例如，氧化硅膜可以用作层间绝缘膜212，该氧化硅膜是使用正硅酸乙酯(TEOS)通过等离子体CVD方法形成的并且厚度为200nm至300nm。
接下来，如图8G所示，在层间绝缘膜212上形成抗蚀剂图案253。抗蚀剂图案253具有开口部254，该开口部254暴露位于存储器单元部1中的预定布线沟槽形成区域。之后，对层间绝缘膜212和抗氧化膜211使用抗蚀剂图案253作为掩模进行蚀刻。结果是，开口部(布线沟槽)215形成在存储器单元部1中。
随后，如图8H所示，去除抗蚀剂图案253，并且在开口部215中形成布线216。形成布线216例如可以包括：通过PVD方法形成阻挡金属膜，通过CVD方法在阻挡金属膜上形成W膜，并且去除位于层间绝缘膜212上的阻挡金属膜和W膜。形成阻挡金属膜例如可以包括形成Ti膜以及在Ti膜上形成TiN膜，Ti膜的厚度为8nm至12nm，TiN膜的厚度为16nm至24nm。W膜的厚度为240nm至360nm。例如，位于层间绝缘膜212上的阻挡金属膜和W膜可以通过CMP方法去除。
随后，如图8I所示，在层间绝缘膜212和布线216上形成抗氧化膜213。例如，第二氮化硅(SiN)膜可以用作抗氧化膜213，第二氮化硅(SiN)膜是通过CVD方法形成的并且厚度为80nm至180nm。在第一SiN膜形成的过程中，例如，硅烷(SiH4)用作Si的原料；氨(NH3)或一氧化二氮(N2O)或氨(NH3)和一氧化二氮(N2O)两者用作N的原料；N原子的供给量与Si原子的供给量的第二N/Si之比小于第一N/Si之比。例如，第二N/Si之比为100至185。
随后，如图8J所示，在抗氧化膜213上形成层间绝缘膜214。例如，氧化硅膜可以用作层间绝缘膜214，该氧化硅膜是使用TEOS通过等离子体CVD方法形成的并且厚度为180nm至280nm。
随后，如图8K所示，在层间绝缘膜214上形成抗蚀剂图案255。抗蚀剂图案255具有开口部256，开口部256暴露位于存储器单元部1中的预定通孔形成区域。随后，对层间绝缘膜214和抗氧化膜213使用抗蚀剂图案255作为掩模进行蚀刻。结果是，开口部(通孔)217形成在存储器单元部1中。
随后，如图8L所示，去除抗蚀剂图案255，在开口部217中形成导电插塞218。形成导电插塞218例如可以包括：通过PVD方法形成阻挡金属膜；通过CVD方法在阻挡金属膜上形成W膜；去除位于层间绝缘膜214上的阻挡金属膜和W膜。形成阻挡金属膜例如可以包括形成Ti膜以及在Ti膜上形成TiN膜，Ti膜的厚度为8nm至12nm，TiN膜的厚度为16nm至24nm。W膜的厚度为240nm至360nm。例如，位于层间绝缘膜214上的阻挡金属膜和W膜可以通过CMP方法去除。
之后，如图8M所示，相对于层间绝缘膜214和导电插塞218按照顺序依次形成下电极221、铁电膜222、上电极223、硬掩模224和绝缘膜225。例如，铱(Ir)膜可以用作下电极221，该铱(Ir)膜是通过PVD方法形成的并且厚度为40nm至60nm。例如，PZT膜可以用作铁电膜222，PZT膜的厚度为75nm至85nm。例如，氧化铱(IrOx)膜可以用作上电极223，氧化铱(IrOx)膜是通过PVD方法形成的并且厚度为160nm至240nm。氮化铝钛(TiAlN)膜可以用作硬掩模224，氮化铝钛(TiAlN)膜是通过PVD方法形成的并且厚度为160nm至240nm。例如，氧化硅膜可以用作绝缘膜225，氧化硅膜是使用TEOS通过等离子体CVD方法形成的并且厚度为160nm至240nm。可以在形成铁电膜222和形成上电极223之间进行结晶退火，以促进铁电膜222的结晶。
随后，如图8N所示，在绝缘膜225上形成抗蚀剂图案257。抗蚀剂图案257覆盖预定的铁电电容器形成区域，并暴露其余部分。随后，对绝缘膜225、硬掩模224、上电极223、铁电膜222和下电极221使用抗蚀剂图案257作为掩模进行蚀刻。结果是，铁电电容器Q形成。
之后，如图8O所示，去除抗蚀剂图案257、绝缘膜225和硬掩模224，并且对铁电电容器Q的表面例如使用洗涤器进行清洁。
随后，在氧气气氛中进行恢复退火以解决铁电膜222中发生的缺氧问题。例如，恢复退火温度可以是300℃至400℃，并且恢复退火时间可以是30分钟到60分钟。在该恢复退火过程中，缺氧问题得到解决，如图8P所示，在层间绝缘膜212中由于水分解产生的氢气以及在层间绝缘膜214中由于水分解产生的氢气得到清除。另外，由于抗氧化膜213和抗氧化膜211防止氧气渗透，因而防止了氧气在抗氧化膜213和抗氧化膜211下方渗透。因此，防止了导电插塞206C、布线216等氧化。
接下来，如图8Q所示，形成阻挡膜231，阻挡膜231覆盖每个铁电电容器Q的上表面和侧表面。例如，氧化铝(AlOx)膜可以用作阻挡膜231，氧化铝(AlOx)膜是通过PVD方法或CVD方法形成的并且厚度为10nm至30nm。
之后，如图8R所示，在阻挡膜231上形成层间绝缘膜232，并且对层间绝缘膜232的表面进行平坦化。例如，氧化硅膜可以用作层间绝缘膜232，氧化硅膜是使用TEOS通过等离子体CVD方法形成的并且厚度为1200nm至1800nm。在层间绝缘膜232的表面进行平坦化的过程中，对层间绝缘膜232的表面通过CMP方法进行抛光。
随后，如图8S所示，在层间绝缘膜232上形成抗蚀剂图案259。抗蚀剂图案259具有开口部260，开口部260暴露位于存储器单元部1中的预定通孔形成区域。随后，对层间绝缘膜232和阻挡膜231使用抗蚀剂图案259作为掩模进行蚀刻。结果是，开口部(通孔)233形成在存储器单元部1中。
接下来，如图8T所示，去除抗蚀剂图案259。
之后，如图8U所示，在层间绝缘膜232上并且还在开口部233内部形成抗蚀剂图案261。抗蚀剂图案261包括开口部262L和开口部262P，开口部262L暴露位于逻辑电路部2中的预定通孔形成区域，开口部262P暴露位于外围电路部3中的预定通孔形成区域。随后，对层间绝缘膜232、阻挡膜231、层间绝缘膜214、抗氧化膜213、层间绝缘膜212和抗氧化膜211使用抗蚀剂图案261作为掩模进行蚀刻。结果是，开口部(通孔)234L形成在逻辑电路部2中，开口部(通孔)234P形成在外围电路部3中。
随后，如图8V所示，去除抗蚀剂图案261。
之后，如图8W所示，在开口部233中形成导电插塞235C，在开口部234L中形成导电插塞235L，在开口部234P中形成导电插塞235P。形成导电插塞235C、导电插塞235L和导电插塞235P例如可以包括：通过PVD方法形成TiN膜作为阻挡金属膜；通过CVD方法在阻挡金属膜上形成W膜；以及去除位于层间绝缘膜232上的TiN膜和W膜。TiN膜的厚度为80nm至120nm，W膜的厚度为240nm至360nm。例如，位于层间绝缘膜232上的TiN膜和W膜可以通过CMP方法去除。
随后，如图8X所示，在导电插塞235C上形成布线241C，在导电插塞235L上形成布线241L，在导电插塞235P上形成布线241P。随后，形成层间绝缘膜242，层间绝缘膜242覆盖布线241C、布线241L和布线241P，对层间绝缘膜242的表面进行平坦化。
进一步，形成上层布线、焊盘等以完成半导体器件200。
在半导体器件200中，如上所述，由于在抗氧化膜211、层间绝缘膜212、抗氧化膜213和层间绝缘膜214中抗氧化膜211具有的氢气渗透率最低，因而在层间绝缘膜212中产生的氢气以及在层间绝缘膜214中产生的氢气在层间绝缘膜214上方向上释放出去。因此，即使在阻挡膜231形成之后暴露于在上层布线等形成时可使水分分解的温度，也不容易发生因包含在层间绝缘膜212和层间绝缘膜214中的水分造成的铁电电容器Q劣化。另外，也不容易发生因长期使用造成的铁电电容器Q劣化。因此，由于氢气造成的铁电电容器Q的劣化可以进一步减少。
在层间绝缘膜212形成之后和抗氧化膜213形成之前，层间绝缘膜212中含有的氢气可以通过退火进行解吸。因此，在层间绝缘膜212中产生的氢气可以进一步减少，这可以进一步减少铁电电容器Q的劣化。
要注意的是，层间绝缘膜204中也含有水分；然而，这种水分在恢复退火期间可以得到分解，以使氢气通过布线216进行解吸。即使水分在恢复退火之后残留在层间绝缘膜212中，层间绝缘膜212与铁电电容器Q之间的距离很大，这样，层间绝缘膜212中残留的任何水分都不会造成铁电电容器Q的劣化。
另外，氮含量越低，氮化硅膜越容易含有氧原子；因此，氮化硅膜和氧化硅膜的蚀刻选择性(即，蚀刻速率之比)变小。因此，在抗氧化膜211中形成开口部215的蚀刻选择性高于在抗氧化膜213中形成开口部217的蚀刻选择性。在第二实施例中，由于抗氧化膜211不需要渗透氢气，考虑到开口部215的加工精度，在抗氧化膜211中使用的氮化硅膜的氮含量高于抗氧化膜213中的氮含量。
下文示出了一个实验，该实验是针对氮化硅膜中氮含量与氢气渗透率之间的关系进行的。图9是示出实验中使用的样品的横截面图。
在该实验中，使用了两个样品；如图9所示，每个样品通过在硅衬底301上形成氧化硅膜302，在氧化硅膜302上形成氮化硅膜303，并在氮化硅膜303上形成氧化硅膜304进行制备。在该实验中，在两个样品中，形成氧化硅膜302和氧化硅膜304的条件相同，而在两个样品中，形成氮化硅膜303的条件不同。在第一样品中，N原子的供给量与Si原子的供给量的N/Si之比(原子比)在氮化硅膜303形成时设定为142。在第二样品中，N原子的供给量与Si原子的供给量的N/Si之比(原子比)在氮化硅膜303形成时设定为211。具体而言，在第一样品中，在氮化硅膜303形成时，SiH4的流速为155sccm，NH3的流速为900；在第二样品中，在氮化硅膜303形成时，SiH的流速为480sccm，NH3的流速为3850。然后，在氧气气氛下在350℃下进行退火40分钟，并且对氧化硅膜302、氮化硅膜303和氧化硅膜304中的氢气浓度在退火之前和之后通过二次离子质谱(SIMS)方法进行测量。
图10A示出了第一样品的实验结果，图10B示出了第二样品的实验结果。图10A和图10B中的横轴表示距氧化硅膜304表面的深度。如图10A所示，对于第一样品，与进行退火之前氧化硅膜302、氮化硅膜303和氧化硅膜304所有中的氢气浓度相比，进行退火之后的氢气浓度大大降低。对于第二样品，与进行退火之前氧化硅膜304中的氢气浓度相比，进行退火之后的氢气浓度大大降低。然而，在氮化硅膜303和氧化硅膜302中，与进行退火之前的氢气浓度相比，进行退火之后的氢气浓度几乎没有降低。这些结果表明，第一样品的氮化硅膜303的氢气渗透率高于第二样品的氮化硅膜303的氢气渗透率，这使得第一样品的氮化硅膜303适合于抗氧化膜213，第二样品的氮化硅膜303适合于抗氧化膜211。
本文描述的例子和条件语言旨在用于教学目的以帮助读者理解本发明和发明人为进一步推动技术领域所贡献的概念，并且应解释为不限于这些具体描述的例子和条件，说明书中的这些实例的组织也不体现本发明的优劣性。尽管本发明的实施例已经进行了详细描述，但是应该理解，在不脱离本发明的精神和范围的情况下，可以进行各种改变、变型和变更。

Claims (12)

1.一种半导体器件，包括：
衬底；
晶体管，形成在所述衬底的表面上；
第一绝缘膜，形成在所述晶体管上方；
第二绝缘膜，形成在第一绝缘膜上；
第三绝缘膜，形成在所述第二绝缘膜上；
第四绝缘膜，形成在所述第三绝缘膜上；以及
铁电电容器，形成在第四绝缘膜上，
其中第三绝缘膜的氢气渗透率高于所述第一绝缘膜的氢气渗透率，
其中第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于所述第一绝缘膜和所述第三绝缘膜的氢气渗透率和氧气渗透率，
其中所述第一绝缘膜是第一氮化硅膜，所述第三绝缘膜是第二氮化硅膜，所述第二氮化硅膜的氮含量低于所述第一氮化硅膜的氮含量。
2.根据权利要求1所述的半导体器件，其中通过X射线光电子能谱进行的分析表明所述第三绝缘膜的Si-O键峰大于所述第一绝缘膜的Si-O键峰。
3.根据权利要求1或2所述的半导体器件，还包括：
第五绝缘膜，
其中所述第五绝缘膜形成在所述第四绝缘膜上，
所述第五绝缘膜覆盖所述铁电电容器的上表面和侧表面，
所述第五绝缘膜的氢气渗透率低于所述第三绝缘膜的氢气渗透率，
所述第五绝缘膜的氧气渗透率低于所述第二绝缘膜和所述第四绝缘膜的氧气渗透率。
4.根据权利要求3所述的半导体器件，其中所述第五绝缘膜是氮化铝膜。
5.根据权利要求1或2所述的半导体器件，还包括：
第一导体，形成在所述第一绝缘膜和所述第二绝缘膜中；
第二导体，形成在所述第三绝缘膜和所述第四绝缘膜中，所述第二导体连接到所述第一导体和所述铁电电容器；以及
第三导体，与所述第一导体的下表面接触，所述第三导体与所述晶体管连接。
6.根据权利要求5所述的半导体器件，还包括：
第四导体，形成在所述第一绝缘膜和所述第二绝缘膜中；以及
第五导体，与所述第四导体的下表面接触，并连接到所述晶体管。
7.根据权利要求1或2所述的半导体器件，其中在平面图中，所述第一绝缘膜和所述第三绝缘膜设置在整个半导体器件上。
8.一种半导体器件的制造方法，包括：
在衬底的表面上形成晶体管；
在所述晶体管上方形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜，所述第二绝缘膜的氢气渗透率和氧气渗透率高于所述第一绝缘膜的氢气渗透率和氧气渗透率；
在所述第二绝缘膜上形成第三绝缘膜，所述第三绝缘膜的氢气渗透率高于所述第一绝缘膜的氢气渗透率，所述第三绝缘膜的氢气渗透率和氧气渗透率低于所述第二绝缘膜的氢气渗透率和氧气渗透率；
在所述第三绝缘膜上形成第四绝缘膜，所述第四绝缘膜的氢气渗透率和氧气渗透率高于所述第一绝缘膜和所述第三绝缘膜的氢气渗透率和氧气渗透率；
在所述第四绝缘膜上形成铁电电容器；以及
进行退火以解吸所述第二绝缘膜和所述第四绝缘膜中包含的氢气，
其中所述第一绝缘膜是第一氮化硅膜，所述第三绝缘膜是第二氮化硅膜，所述第二氮化硅膜的氮含量低于所述第一氮化硅膜的氮含量。
9.根据权利要求8所述的方法，
其中第一N/Si之比表示在形成所述第一绝缘膜时氮原子的供给量与硅原子的供给量之比，
第二N/Si之比表示在形成所述第三绝缘膜时氮原子的供给量与硅原子的供给量之比，以及
第二N/Si之比低于第一N/Si之比。
10.根据权利要求8或9所述的方法，还包括：
在所述第四绝缘膜上形成第五绝缘膜，
其中所述第五绝缘膜覆盖所述铁电电容器的上表面和侧表面，
所述第五绝缘膜的氢气渗透率低于所述第三绝缘膜的氢气渗透率，
所述第五绝缘膜的氧气渗透率低于所述第二绝缘膜和所述第四绝缘膜的氧气渗透率。
11.根据权利要求10所述的方法，其中所述第五绝缘膜是氮化铝膜。
12.根据权利要求8或9所述的方法，还包括：
在形成所述第二绝缘膜和形成所述第三绝缘膜之间进行退火以解吸包含在所述第二绝缘膜中的氢气。
CN201910066184.4A 2018-01-31 2019-01-24 半导体器件和制造方法 Active CN110098194B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018015193A JP7027916B2 (ja) 2018-01-31 2018-01-31 半導体装置及びその製造方法
JP2018-015193 2018-01-31

Publications (2)

Publication Number Publication Date
CN110098194A CN110098194A (zh) 2019-08-06
CN110098194B true CN110098194B (zh) 2023-07-04

Family

ID=67224520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910066184.4A Active CN110098194B (zh) 2018-01-31 2019-01-24 半导体器件和制造方法

Country Status (4)

Country Link
US (1) US10847522B2 (zh)
JP (1) JP7027916B2 (zh)
CN (1) CN110098194B (zh)
DE (1) DE102019200787B4 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607697A (en) * 1968-04-18 1971-09-21 Sprague Electric Co Sputtering process for making a film of silica and silicon nitride
CN1905194A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851909B2 (ja) 2004-03-18 2006-11-29 株式会社東芝 強誘電体記憶装置の製造方法
JP4181135B2 (ja) * 2005-01-28 2008-11-12 株式会社東芝 半導体記憶装置
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP5076890B2 (ja) 2005-06-17 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5212358B2 (ja) 2007-03-14 2013-06-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5035336B2 (ja) 2007-03-20 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US7812425B2 (en) * 2007-10-05 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film
JP5170101B2 (ja) 2007-11-02 2013-03-27 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2010056133A (ja) * 2008-08-26 2010-03-11 Panasonic Corp 半導体記憶装置
JP2010093064A (ja) 2008-10-08 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
CN104752441B (zh) * 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607697A (en) * 1968-04-18 1971-09-21 Sprague Electric Co Sputtering process for making a film of silica and silicon nitride
CN1905194A (zh) * 2005-07-29 2007-01-31 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
DE102019200787B4 (de) 2022-02-24
DE102019200787A1 (de) 2019-08-01
US20190237471A1 (en) 2019-08-01
JP2019134071A (ja) 2019-08-08
JP7027916B2 (ja) 2022-03-02
CN110098194A (zh) 2019-08-06
US10847522B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US8956881B2 (en) Method of manufacturing a FeRAM device
JP5006519B2 (ja) 強誘電体キャパシタ水素障壁及びその製造方法
US9305996B2 (en) Semiconductor device
EP1189262A2 (en) Semiconductor device comprising a capacitor and method of manufacturing the same
US8124476B2 (en) Semiconductor device and method of manufacturing the same
US7494866B2 (en) Semiconductor device and related method of manufacture
US8680596B2 (en) Semiconductor device and method for manufacturing the same
US8633036B2 (en) Manufacturing method of ferroelectric capacitor
US7190015B2 (en) Semiconductor device and method of manufacturing the same
JP5168273B2 (ja) 半導体装置とその製造方法
US7728370B2 (en) Semiconductor device and manufacturing method of the same
US6908867B2 (en) Method of manufacturing a FeRAM with annealing process
CN110098194B (zh) 半导体器件和制造方法
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
US20090095993A1 (en) Semiconductor memory device and fabricating method for semiconductor memory device
JP2004095915A (ja) 半導体装置及びその製造方法
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP2022010624A (ja) 半導体装置及び半導体装置の製造方法
KR100867363B1 (ko) 반도체 장치 및 그 제조 방법
KR20070011273A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200807

Address after: Kanagawa Prefecture, Japan

Applicant after: Fujitsu semiconductor storage solutions Co.,Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: FUJITSU MICROELECTRONICS Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant