JPH06291272A - 強誘電体素子 - Google Patents

強誘電体素子

Info

Publication number
JPH06291272A
JPH06291272A JP5096815A JP9681593A JPH06291272A JP H06291272 A JPH06291272 A JP H06291272A JP 5096815 A JP5096815 A JP 5096815A JP 9681593 A JP9681593 A JP 9681593A JP H06291272 A JPH06291272 A JP H06291272A
Authority
JP
Japan
Prior art keywords
film
electrode
ferroelectric
layer film
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5096815A
Other languages
English (en)
Other versions
JP3244336B2 (ja
Inventor
Yoshiki Kuroda
吉己 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYMMETRICS CORP
Olympus Corp
Symetrix Corp
Original Assignee
SYMMETRICS CORP
Olympus Optical Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYMMETRICS CORP, Olympus Optical Co Ltd, Symetrix Corp filed Critical SYMMETRICS CORP
Priority to JP09681593A priority Critical patent/JP3244336B2/ja
Publication of JPH06291272A publication Critical patent/JPH06291272A/ja
Application granted granted Critical
Publication of JP3244336B2 publication Critical patent/JP3244336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】本発明は、電極又は絶縁膜と強誘電体膜との反
応を防止し、分極特性の劣化のない安定した強誘電体素
子を得ることを主要な目的とする。 【構成】基板(11)上にBPSG膜(12)を介して設けら
れ、前記BPSG膜(12)上に形成されかつ2つ以上の組
成からなる下層膜(17)及び該下層膜(17)上の上層膜(18)
から構成される第1の電極(13)と、この第1の電極(13)
上に形成された強誘電体膜(14)と、この強誘電体膜(14)
上に形成された第2の電極(15)とを具備した強誘電体素
子において、前記第1の電極(13)内の前記下層膜(17)の
組成比に勾配もたせたことを特徴とする強誘電体素子。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、強誘電体素子の改良に
関する。
【0002】
【従来の技術】従来、強誘電体素子としては、図4に示
すものが知られている。図中の符号1は、p型のシリコ
ン基板である。この基板1の上には、リン,ボロン等の
不純物を含んだ酸化シリコンからなる絶縁膜2が被膜さ
れている。この絶縁膜2上には、前記絶縁膜2上に形成
された第1の電極3と、この第1の電極3の上に形成さ
れたジルコン酸チタン酸鉛(PZT)等からなる強誘電
体膜4と、この強誘電体膜4上に形成された第2の電極
5とから構成される強誘電体素子6が形成されている。
ここで、前記第1の電極3は、前記絶縁膜2との接着層
として設けられたTi,Ta,TiN等からなる下層膜
7と、Pt等からなる上層膜8とから構成されている。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体素子によれば、第1の電極3を成膜後にPZT
等の強誘電体膜4を成膜するため、強誘電体膜4に熱処
理を施さなければならない状況が生じた時に、熱により
第1の電極3の下層膜7もしくは絶縁膜2の強誘電体膜
4への影響が問題になっている。例えば、下層膜7とし
てTi、上層膜8としてPt、強誘電体膜4としてPZ
T、第2電極5としてPtを用いて強誘電体素子6を作
成した場合、強誘電体膜4を成膜後に約800℃の熱処
理が施されるために、下層膜7のTiもしくは絶縁膜2
中のリン,ボロン等が上層膜8のPt内を拡散して強誘
電体膜であるPZTと反応し、強誘電体素子の分極特性
を劣化させる原因となっている。また、下層膜7として
Taを用いても同様なことが起きる。更に、TiNを下
層膜として用いた場合には、絶縁膜2との界面では膜剥
がれが発生するという問題点が生じる。
【0004】本発明はこうした事情を考慮してなされた
もので、電極又は絶縁膜と強誘電体膜との反応を防止
し、分極特性の劣化のない安定した強誘電体素子を提供
することを目的とする。
【0005】
【課題を解決するための手段】本発明は、基板上に絶縁
膜を介して設けられ、前記絶縁膜上に形成されかつ2つ
以上の組成からなる下層膜及び該下層膜上の上層膜から
構成される第1の電極と、この第1の電極上に形成され
た強誘電体膜と、この強誘電体膜上に形成された第2の
電極とを具備した強誘電体素子において、前記第1の電
極内の前記下層膜の組成比に勾配もたせたことを特徴と
する強誘電体素子である。
【0006】
【作用】本発明によれば、第1の電極と絶縁膜間の密着
(膜剥がれが発生しない状態)を保ちつつ、第1の電極
の下層膜成分もしくは絶縁膜中のリン,ボロン等の第1
の電極の上層膜への拡散を防止することができ、安定し
た強誘電体膜を形成できる。また、下層膜を成膜した後
でかつ上層膜を成膜する前に熱処理を施す製造方法によ
り、上記同様に下層成分もしくは絶縁膜中のリン,ボロ
ン等の上層膜への拡散を防止することができ、安定した
強誘電体膜を形成できる。
【0007】
【実施例】以下、本発明の一実施例を図1を参照して説
明する。図中の符号11は、p型のシリコン基板である。
この基板1の上には、例えばリン,ボロン等の不純物を
含んだホウ素−リンケイ酸ガラス(BPSG)膜12が被
膜されている。このBPSG膜12上には、前記BPSG
膜12上に形成された第1の電極13と、この第1の電極13
の上に形成されたジルコン酸チタン酸鉛(PZT)から
なる強誘電体膜14と、この強誘電体膜14上に形成された
Ptからなる第2の電極15とから構成される強誘電体素
子16が形成されている。ここで、前記第1の電極13は、
TiNx からなる厚み100nmの下層膜17と、Ptから
なる厚み200nmの上層膜18とから構成されている。ま
た、前記強誘電体膜14は厚さ200〜400nm、第2の
電極15の厚さは約200nmである。前記下層膜17は、B
PSG膜12との界面では窒素がほとんど含まれていない
組成からなり、上層膜18に近づくほど窒素リッチな組成
勾配をもつ構造になっている。図2は、下層膜17の厚み
とTiNx のx値との関係を示す特性図である。次に、
こうした構成の強誘電体素子の製造方法について説明す
る。まず、基板11上にBPSG膜12を形成する。つづい
て、Tiもしくは窒素量の少ないTiNx ターゲットを
用いて、N2 ガスを反応ガスとして反応性スパッタ法に
より、N2 ガスの量を制御しながら厚み方向にx値が大
きくなるようにTiNx からなる下層膜17を成膜した。
次に、800℃,30分間のアニール処理を施した後、
スパッタリング法により上層膜18を成膜した。更に、ス
パッタリング法,ゾルーゲル法,CVD法などの手法を
用いて強誘電体膜14を成膜した。更に、強誘電体膜14上
にスパッタリング法により第2の電極15を成膜した。
【0008】上記実施例に係る強誘電体素子によれば、
第1の電極13の下層膜17がBPSG膜12との界面では窒
素がほとんど含まれていない組成からなり、上層膜18に
近づくほど窒素リッチな組成勾配をもつ構造になってい
るため、下層膜17として TiNを使用した時に発生し
たBPSG膜12界面での膜剥がれを防止でき、かつ下層
膜17としてTiもしくはTaを使用した時に発生した下
層膜材料または絶縁膜材料のPt膜への拡散をTiN膜
によって防止でき、安定した強誘電体素子を実現でき
る。
【0009】図3は、本発明及び従来例に係る第1の電
極の下層膜から強誘電体膜のアニール処理までのプロセ
スチャートを示す。従来のプロセスでは下層膜と上層膜
を連続で成膜していたが、本発明によるプロセスでは上
層膜を成膜する前に強誘電体膜のアニール処理と同じ条
件のアニール処理工程(800℃,30分間)を追加し
た。この結果、従来プロセスで発生していた下層膜材料
又は絶縁膜材料のPt膜への拡散を防止でき、安定した
強誘電体素子が可能となった。
【0010】なお、上記実施例では、第1の電極の下層
膜がTiNx 、上層膜がPt、強誘電体膜がPZT、第
2の電極がPtからなる場合について述べたが、これに
限らず、他の材料を用いてもよいことはもちろんのこと
である。
【0011】
【発明の効果】以上詳述したようにこの発明によれば、
電極又は絶縁膜と強誘電体膜との反応を防止し、分極特
性の劣化のない安定した強誘電体素子を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る強誘電体素子の断面
図。
【図2】本発明及び従来に係る下層膜の成膜から強誘電
体膜のアニール処理までのプロセスチャート。
【図3】下層膜の厚みとTiNx のx値との関係を示す
特性図。
【図4】従来の強誘電体素子の断面図。
【符号の説明】
11…シリコン基板、 12…BPSG膜、 13…
第1の電極、14…強誘電体膜、 15…第2の電
極、 16…強誘電体素子、17…下層膜、
18…上層膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板上に絶縁膜を介して設けられ、前記
    絶縁膜上に形成されかつ2つ以上の組成からなる下層膜
    及び該下層膜上の上層膜から構成される第1の電極と、
    この第1の電極上に形成された強誘電体膜と、この強誘
    電体膜上に形成された第2の電極とを具備した強誘電体
    素子において、前記第1の電極内の前記下層膜の組成比
    に勾配もたせたことを特徴とする強誘電体素子。
JP09681593A 1993-03-31 1993-03-31 強誘電体素子 Expired - Fee Related JP3244336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09681593A JP3244336B2 (ja) 1993-03-31 1993-03-31 強誘電体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09681593A JP3244336B2 (ja) 1993-03-31 1993-03-31 強誘電体素子

Publications (2)

Publication Number Publication Date
JPH06291272A true JPH06291272A (ja) 1994-10-18
JP3244336B2 JP3244336B2 (ja) 2002-01-07

Family

ID=14175090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09681593A Expired - Fee Related JP3244336B2 (ja) 1993-03-31 1993-03-31 強誘電体素子

Country Status (1)

Country Link
JP (1) JP3244336B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647432B (zh) * 2008-08-11 2012-08-08 漳州市英格尔农业科技有限公司 人工合成的豆荚螟性信息素

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
US8324608B2 (en) 2009-10-27 2012-12-04 Canon Anelva Corporation Nonvolatile storage element and manufacturing method thereof
KR101347233B1 (ko) * 2009-10-27 2014-01-07 캐논 아네르바 가부시키가이샤 비휘발성 기억 소자 및 이의 제조 방법
JP5390631B2 (ja) * 2009-10-27 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法

Also Published As

Publication number Publication date
JP3244336B2 (ja) 2002-01-07

Similar Documents

Publication Publication Date Title
US6229166B1 (en) Ferroelectric random access memory device and fabrication method therefor
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
KR100400846B1 (ko) 내열 금속 동반 장벽을 갖는 복합체 이리듐-금속-산소장벽 구조 및 그의 제조방법
US20020074601A1 (en) Process for producing high quality PZT films for ferroelectric memory integrated circuits
JPH0563205A (ja) 半導体装置
JPH08264735A (ja) 強誘電性キャパシタ
US6284587B1 (en) Fabricating method for semiconductor device
US7545625B2 (en) Electrode for thin film capacitor devices
US6346424B1 (en) Process for producing high-epsilon dielectric layer or ferroelectric layer
JP2753170B2 (ja) 強誘電体膜の結晶化方法
JP3244336B2 (ja) 強誘電体素子
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
KR100275120B1 (ko) 캐패시터의강유전체박막형성방법
JPH11204757A (ja) 半導体素子の製造方法
JP2006319358A (ja) 強誘電体キャパシタおよびその製造方法
JP2002343791A (ja) 誘電体薄膜の製造方法並びに強誘電体装置
JPH10294426A (ja) 薄膜キャパシタとその製造方法
JPH05226715A (ja) 半導体装置
JP3514940B2 (ja) 強誘電体薄膜の形成方法
JP2001267519A (ja) 強誘電体装置の製造方法及び強誘電体装置
KR100486608B1 (ko) 강유전체캐패시터및그형성방법
JPH0897382A (ja) 半導体メモリ素子
JP2000058788A (ja) 強誘電体薄膜およびその製造方法
JPH07221299A (ja) 半導体装置の製造方法
JPH11251535A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

LAPS Cancellation because of no payment of annual fees