KR100486608B1 - 강유전체캐패시터및그형성방법 - Google Patents

강유전체캐패시터및그형성방법 Download PDF

Info

Publication number
KR100486608B1
KR100486608B1 KR1019970075092A KR19970075092A KR100486608B1 KR 100486608 B1 KR100486608 B1 KR 100486608B1 KR 1019970075092 A KR1019970075092 A KR 1019970075092A KR 19970075092 A KR19970075092 A KR 19970075092A KR 100486608 B1 KR100486608 B1 KR 100486608B1
Authority
KR
South Korea
Prior art keywords
film
forming
ferroelectric capacitor
pbtio
pzt
Prior art date
Application number
KR1019970075092A
Other languages
English (en)
Other versions
KR19990055180A (ko
Inventor
유인규
유용식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970075092A priority Critical patent/KR100486608B1/ko
Publication of KR19990055180A publication Critical patent/KR19990055180A/ko
Application granted granted Critical
Publication of KR100486608B1 publication Critical patent/KR100486608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명은 Pb(Zr, Ti)O3 (이하 PZT라 함) 박막을 유전막으로 이용하는 강유전체 캐패시터 형성 방법에 관한 것으로, PZT와 같은 결정구조를 가지고 있으며 Pb을 함유하고 있어 PZT 내부의 Pb이 휘발되는 것을 보상할 수 있는 PbTiO3막을 PZT막 상에 보호막으로 형성한다. 이에 의해, 계면문제 및 Pb 휘발로 인한 조성 변화를 방지할 수 있어 열처리 공정과 같은 후속 공정에서 PZT막을 이용하는 강유전체 캐패시터의 특성 저하를 방지할 수 있다.

Description

강유전체 캐패시터 및 그 형성 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 Pb(Zr, Ti)O3 (이하 PZT라 함) 박막을 유전막으로 이용하는 강유전체 캐패시터 및 그 형성 방법에 관한 것이다.
PZT와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonviolation) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고, 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호(digital) 1과 0을 저장하게 되는 원리를 이용하는 것이다.
PZT는 산화물로, 열처리 공정에서 산소 확산에 따른 산소공공이 발생하여 PZT의 화학양론(stoichiometric)을 맞추기 위해 납(Pb)의 공공이 함께 형성되는데, Pb의 확산으로 인하여 PZT의 화학양론이 변하게 되어 강유전 특성을 제대로 얻기가 어렵다.
이러한, 현상을 방지하기 위하여 종래기술로는 산화물 전극을 사용하거나, 강유전체막상에 TiO2 및 SiO2막 등을 확산방지막으로 형성하는데, 각각의 강유전체막 및 확산방지막이 일으키는 여러 가지 현상들을 정확히 예측할 수 없을 뿐만 아니라 그 현상도 다양하여 현재까지 각각의 강유전체막의 특성을 고려한 확산방지막에 대한 정확한 이론이 성립되어 있지 않은 실정이다. PZT 강유전체막의 경우도 TiO2막 또는 SiO2막 각각이 PZT막의 휘발을 얼마나 효과적으로 방지할 수 있는가에 대한 정확한 자료가 없다. 이와 같이 PZT와 TiO2 또는 PZT와 SiO2 관계에 관한 많은 공정변수들에 대한 평가가 확실하지 않은 현재 기술 수준에서, 재료들간의 이질성을 극복하는 것이 중요한 가장 중요한 관건이 되고 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 캐패시터 형성 공정시 PZT박막의 조성 변화 및 결함 발생을 방지하여 PZT박막의 강유전 특성 저하를 방지할 수 있는 강유전체 캐패시터 및 그 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 강유전체 캐패시터 형성 방법에 있어서, 반도체 기판 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 리드지르코니움타이타니트(Pb(Zr, Ti)O3)막을 형성하는 단계; 및 상부전극의 접합될 부분을 제외한 상기 Pb(Zr, Ti)O3막을 둘러싸는 PbTiO3막을 형성하는 단계; 및 상기 Pb(Zr, Ti)O3막과 접하는 상부전극을 형성하는 단계를 포함하여 이루어진다.
또한, 본 발명에 따른 강유전체 캐패시터는 상부전극; 상기 하부전극 상에 형성된 리드지르코니움타이타니트(Pb(Zr, Ti)O3)막; 상기 Pb(Zr, Ti)O3막의 Pb의 휘발을 보상하기 위하여, 상부전극이 접합될 부분을 제외한 상기 Pb(Zr, Ti)O3막을 둘러싸는 PbTiO3막; 및 상기 Pb(Zr, Ti)O3막과 접하는 상부전극을 포함하여 이루어진다.
본 발명은, PZT와 같은 결정구조를 가지고 있으며 Pb을 함유하고 있어 PZT 내부의 Pb가 휘발되는 것을 보상할 수 있는 PbTiO3막을 PZT막 상에 확산방지막으로 형성하여, 열처리 공정과 같은 후속 공정에서 PZT의 특성 저하를 방지하는 방법이다. 본 발명에서 확산방지막으로 이용되는 PbTiO3는 PZT와 같이 ABO3 결정구조를 갖기 때문에 격자부정합(lattice mismatch)등으로 인한 결함이 발생하지 않고 또한, Pb를 함유하고 있어 열처리 공정에서 일어나는 PZT의 조성 변화를 방지할 수 있는 물질이다.
이하, 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정 단면도인 도1 내지 도2를 참조하여 본 발명의 일실시예를 설명한다.
먼저, 도1에 도시한 바와 같이 반도체 기판(10) 상부에 하부전극(11)을 형성하고, 하부전극(11) 상에 PZT막(12)을 형성한 후, 마그네트론 스퍼터링(magnetron sputtering) 또는 화학기상증착법으로 PbTiO3막(13)을 200 Å 내지 1000 Å 두께로 형성한다. 이어서, PbTiO3막(13)을 600 ℃가 넘지 않는 온도로 10초 내지 30초 동안 급속열처리(rapid thermal process)하고, 스퍼터링 방법으로 PbTiO3막(13) 상에 TiO2막(14)을 형성하고, TiO2막(14) 상에 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)으로 SiO2막(15)을 형성한다.
다음으로, 도2에 도시한 바와 같이 SiO2막(15), TiO2막(14) 및 PbTiO3막(13)을 선택적으로 식각하여 상부전극과 접합될 PZT막(12)을 노출한다.
이어서, 상부전극을 형성하여 강유전체 캐패시터를 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, PZT와 같은 결정구조를 가지고 있으며 Pb을 함유하고 있어 PZT 내부의 Pb이 휘발되는 것을 보상할 수 있는 PbTiO3막을 PZT막 상에 확산방지막으로 형성하여, 열처리 공정과 같은 후속 공정에서 PZT 강유전체 캐패시터의 특성 저하를 방지하여 안정된 FeRAM(ferroelectric RAM) 소자를 얻을 수 있다.
도1 및 도2는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정 단면도.
* 도면의 주요 부분에 대한 설명
10: 실리콘 기판 11: 하부전극
12: PZT막 13: PbTiO3막
14: TiO2막 15: SiO2막

Claims (12)

  1. 반도체 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 리드지르코니움타이타니트(Pb(Zr, Ti)O3)막을 형성하는 단계; 및
    상부전극이 접합될 부분을 제외한 상기 Pb(Zr, Ti)O3막 상부를 덮는 PbTiO3막을 형성하는 단계; 및
    상기 Pb(Zr, Ti)O3막과 접하는 상부전극을 형성하는 단계를 포함하여 이루어지는 강유전체 캐패시터 형성 방법.
  2. 제 1 항에 있어서,
    상기 PbTiO3막은,
    마그네트론 스퍼터링(magnetron sputtering) 또는 화학기상증착법으로 형성하는 강유전체 캐패시터 형성 방법.
  3. 제 1 항에 있어서,
    상기 PbTiO3막은,
    200 Å 내지 1000 Å 두께로 형성하는 강유전체 캐패시터 형성 방법.
  4. 제 1 항에 있어서,
    상기 PbTiO3막을 형성하는 단계 후,
    상기 PbTiO3막을 급속열처리하는 단계를 더 포함하는 강유전체 캐패시터 형성 방법.
  5. 제 4 항에 있어서,
    상기 급속열처리 단계는,
    600 ℃가 넘지 않는 온도에서 10초 내지 30초 동안 실시하는 강유전체 캐패시터 형성 방법.
  6. 제 1 항에 있어서,
    상기 PbTiO3막 상에 TiO2막을 형성하는 단계를 더 포함하는 강유전체 캐패시터 형성 방법.
  7. 제 6 항에 있어서,
    상기 TiO2막은,
    스퍼터링(sputtering) 방법으로 형성하는 강유전체 캐패시터 형성 방법.
  8. 제 6 항에 있어서,
    상기 TiO2막 상에 SiO2막을 형성하는 단계를 더 포함하는 강유전체 캐패시터 형성 방법.
  9. 제 8 항에 있어서,
    상기 SiO2막은,
    플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)으로 을 형성하는 강유전체 캐패시터 형성 방법.
  10. 하부전극;
    상기 하부전극 상에 형성된 리드지르코니움타이타니트(Pb(Zr, Ti)O3)막;
    상기 Pb(Zr, Ti)O3막의 Pb의 휘발을 보상하기 위하여, 상부전극이 접합될 부분을 제외한 상기 Pb(Zr, Ti)O3막을 둘러싸는 PbTiO3막; 및
    상기 Pb(Zr, Ti)O3막과 접하는 상부전극을 포함하여 이루어지는 강유전체 캐패시터.
  11. 제 10 항에 있어서,
    상기 PbTiO3막 상에 확산방지막으로 TiO2막을 더 포함하는 강유전체 캐패시터.
  12. 제 11 항에 있어서,
    상기 TiO2막 상에 확산방지막으로 SiO2막을 더 포함하는 강유전체 캐패시터.
KR1019970075092A 1997-12-27 1997-12-27 강유전체캐패시터및그형성방법 KR100486608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075092A KR100486608B1 (ko) 1997-12-27 1997-12-27 강유전체캐패시터및그형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075092A KR100486608B1 (ko) 1997-12-27 1997-12-27 강유전체캐패시터및그형성방법

Publications (2)

Publication Number Publication Date
KR19990055180A KR19990055180A (ko) 1999-07-15
KR100486608B1 true KR100486608B1 (ko) 2005-08-10

Family

ID=37303966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075092A KR100486608B1 (ko) 1997-12-27 1997-12-27 강유전체캐패시터및그형성방법

Country Status (1)

Country Link
KR (1) KR100486608B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106658A (ja) * 1993-10-04 1995-04-21 Matsushita Electric Ind Co Ltd 薄膜材料
KR960042928A (ko) * 1995-05-10 1996-12-21 김은영 강유전 박막 제조방법
KR19990035332A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로 조절 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106658A (ja) * 1993-10-04 1995-04-21 Matsushita Electric Ind Co Ltd 薄膜材料
KR960042928A (ko) * 1995-05-10 1996-12-21 김은영 강유전 박막 제조방법
KR100275782B1 (ko) * 1995-05-10 2000-12-15 박호군 강유전 박막 제조방법
KR19990035332A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로 조절 장치의 제조 방법

Also Published As

Publication number Publication date
KR19990055180A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US6929956B2 (en) Ferroelectric random access memory device and fabrication method therefor
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US20050098819A1 (en) Ferroelectric capacitor
KR100436058B1 (ko) 강유전체 캐패시터 형성 방법
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP2007115733A (ja) 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
JPH08274270A (ja) 電子部品
KR100436059B1 (ko) 강유전체 캐패시터 형성 방법
KR100238210B1 (ko) 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
KR100486608B1 (ko) 강유전체캐패시터및그형성방법
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
KR100275120B1 (ko) 캐패시터의강유전체박막형성방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
JP3127086B2 (ja) 半導体メモリ素子
JP3267277B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
JP2000228494A (ja) キャパシタ
JP2000082796A (ja) 半導体装置
JP2000164818A (ja) 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
KR100321691B1 (ko) 백금전극을가진반도체소자의캐패시터형성방법
JP2002289808A (ja) 強誘電体薄膜素子の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee