JPH0897382A - 半導体メモリ素子 - Google Patents

半導体メモリ素子

Info

Publication number
JPH0897382A
JPH0897382A JP6232654A JP23265494A JPH0897382A JP H0897382 A JPH0897382 A JP H0897382A JP 6232654 A JP6232654 A JP 6232654A JP 23265494 A JP23265494 A JP 23265494A JP H0897382 A JPH0897382 A JP H0897382A
Authority
JP
Japan
Prior art keywords
film
lower electrode
platinum
diffusion barrier
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6232654A
Other languages
English (en)
Other versions
JP3127086B2 (ja
Inventor
Yasuyuki Ito
康幸 伊藤
Shigeo Onishi
茂夫 大西
Atsushi Kudo
淳 工藤
Keizo Sakiyama
恵三 崎山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06232654A priority Critical patent/JP3127086B2/ja
Publication of JPH0897382A publication Critical patent/JPH0897382A/ja
Priority to US08/851,895 priority patent/US5965942A/en
Application granted granted Critical
Publication of JP3127086B2 publication Critical patent/JP3127086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【構成】 シリコン基板1に形成されたソース/ドレイ
ン領域4とキャパシタの白金下部電極8とを電気的に接
続するポリシリコンプラグ6と該白金下部電極8との間
に拡散バリア層として、タンタルシリコン窒化膜7が設
けられている。 【効果】 拡散バリア層の厚さを1000Å以下にして
も、酸素、鉛、白金等に対して顕著な拡散バリア特性を
有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体メモリ素子に関
し、特に、強誘電体薄膜材料或は高誘電体薄膜材料から
成る誘電体膜を有する半導体メモリ素子に関するもので
ある。
【0002】
【従来の技術】近年、シリコン酸化膜に比べて大きな誘
電率を有する高誘電体薄膜を利用した半導体メモリ素子
や自発分極をもつ強誘電体薄膜を利用した半導体メモリ
素子が盛んに研究されている。高誘電体材料としては、
STO(SrTiO3、チタン酸ストロンチウム)、B
STO((Ba,Sr)TiO3、チタン酸バリウム・
ストロンチウム)など、強誘電体材料としては、PZT
(Pb(Zr,Ti)O3、チタン酸ジルコン酸鉛)、
PbTiO3(チタン酸鉛)、BaTiO3(チタン酸バ
リウム)、PLZT((Pb,La)(Zr,Ti)O
3、チタン酸ジルコン酸ランタン鉛)などの酸化物が主
であり、中でも現在、最も有望な不揮発性メモリ用材料
としてPZTが精力的に研究されている。
【0003】図3に従来の半導体メモリ素子の一例の断
面図を示す。従来の高誘電体材料或は強誘電体材料をキ
ャパシタの誘電体膜に用いた半導体メモリ素子では、例
えば、図3に示すように下部電極28、誘電体膜29及
び上部電極30からなる誘電体キャパシタをゲート電極
23及びソース/ドレイン領域24からなる選択トラン
ジスタの上に形成したスタック型構造が採用され、メモ
リセル領域を縮小し、高集積化を可能としている。この
ようなスタック型構造を実現するためには選択トランジ
スタと誘電体キャパシタを接続する配線26をプラグ構
造とする必要がある。尚、図3において、21は半導体
基板(例えば、n型シリコン基板)、22は素子分離の
ためのロコス酸化膜、25、31は層間絶縁膜、32は
電極を示す。
【0004】現在、微細コンタクトホールのプラグ材料
としては、ポリシリコン或はタングステンが広く用いら
れている。しかし、タングステンプラグは、局所的に大
きなストレスをもっているため熱処理工程中にドレイン
領域でコンタクト不良を起こしやすく、酸化性雰囲気で
は酸化物となって昇華しやすいという欠点を有している
ため、ポリシリコンプラグを用いることが望ましい。ま
た、誘電体キャパシタの下部電極材料としては、耐酸化
性や耐反応性等の点から白金が用いられている。
【0005】
【発明が解決しようとする課題】誘電体キャパシタに用
いられる高誘電体膜或は強誘電体膜の形成プロセスにお
いては、これらを結晶化させて高誘電率或は強誘電性を
得るために500℃〜700℃の高温酸化性雰囲気での
処理が不可欠である。これらの高集積半導体メモリ素子
の実用化に際して、キャパシタの白金下部電極とポリシ
リコンプラグ或はタングステンプラグとが誘電体膜形成
プロセス中の高温時に反応したり、プラグが酸化してコ
ンタクト不良を起こしたり、白金や誘電体膜中の鉛等が
拡散してトランジスタ特性を劣化させる等の問題点があ
った。このため、上記プラグと白金下部電極との間に、
熱的に安定で、且つ酸素や白金、鉛等に対して強力なバ
リア性を有する導電性の拡散バリア層が必要となる。
【0006】例えば、特開平4−85878号公報に
は、拡散バリア層としてITO膜、Ti膜、TiN膜が
用いられているが、ITO膜は500℃以上の高温では
劣化し、特に強誘電体の焼結温度600℃では抵抗値が
上がり、また、Ti膜やTiN膜では600℃で酸素ア
ニールを行った場合、拡散バリア層が酸化され、導電性
の劣化や剥離を引き起こす。
【0007】また、拡散バリア層として、チタンや窒化
チタン膜等が用いる場合、これらは、柱状の結晶構造を
とるため、粒界を伝って酸素や鉛、白金等が拡散しやす
く、十分なバリア特性を得ようとすると少なくとも20
00Å以上の膜厚が必要であり、このため、キャパシタ
領域の段差が大きくなり、高集積化を阻害するという問
題があり、これらが実用化に際しての大きな障害となっ
ていた。
【0008】本発明は、キャパシタ領域の段差の増加を
抑え、ポリシリコンプラグ等との密着性が良好で、顕著
なバリア性を有する半導体メモリ素子を提供することを
目的とする。
【0009】
【課題を解決するための手段】請求項1記載の本発明の
半導体メモリ素子は、下部電極が白金からなるキャパシ
タと、該下部電極と導電性プラグにより接続されたトラ
ンジスタとを備えた半導体メモリ素子において、上記下
部電極と上記導電性プラグとの間に導電性で且つアモル
ファス構造の拡散バリア層を設けたことを特徴とするも
のである。
【0010】また、請求項2記載の本発明の半導体メモ
リ素子は、上部電極と下部電極との間にPbを含む強誘
電体膜又は高誘電体膜を有するキャパシタと、上記下部
電極と導電性プラグにより接続されたトランジスタとを
備えた半導体メモリ素子において、上記下部電極と上記
導電性プラグとの間に導電性で且つアモルファス構造の
拡散バリア層を設けたことを特徴とするものである。
【0011】更に、請求項3記載の本発明の半導体メモ
リ素子は、上記拡散バリア層として、タンタルシリコン
窒化膜又はハフニウムシリコン窒化膜を用いたことを特
徴とする、請求項1又は2記載の記載の半導体メモリ素
子である。
【0012】
【作用】上記構成にすることによって、拡散バリア層は
アモルファス構造であるため、粒界を有せず、酸素や
鉛、白金などに対して顕著な拡散バリア特性を有する。
【0013】
【実施例】以下、一実施例に基づいて本発明について詳
細に説明する。
【0014】図1は本発明の一実施例の半導体メモリ素
子の構造断面図である。
【0015】図1において、1はシリコン基板、2はn
型シリコン基板1の表面に形成された素子分離のための
ロコス酸化膜、3はゲート電極、4はソース/ドレイン
領域、5はシリコン基板1上に層間絶縁膜として形成さ
れた第1のシリコン酸化膜、6はシリコン基板1と白金
下部電極8とのコンタクトと取るために形成されたポリ
シリコンプラグ、7はポリシリコンプラグ6上に拡散バ
リア層として形成されたタンタルシリコン窒化膜、8は
タンタルシリコン窒化膜7上に形成された白金下部電
極、9は白金下部電極8上に形成された強誘電体薄膜で
あるPZT膜、10はPZT膜9上に形成された白金上
部電極、11は層間絶縁膜として形成された第2のシリ
コン酸化膜、12は白金上部電極10とのコンタクトを
取るために形成された第1のアルミニウム引出し電極、
13はn型シリコン基板1とのコンタクトを取るために
形成された第2のアルミニウム引出し電極である。尚、
本実施例においては、n型シリコン基板について述べる
が、本発明はこれに限定されるものではない。
【0016】次に、図1に示す本発明の一実施例の半導
体メモリ素子の製造工程を説明する。
【0017】まず、シリコン基板1の表面に膜厚が約5
000Åのロコス酸化膜2を形成して、素子分離領域を
形成する。次に、ゲート電極3、ソース/ドレイン領域
4等からなる選択トランジスタを形成した後、層間絶縁
膜としてCVD法で第1のシリコン酸化膜5を、500
0Å程度成膜し、続いて、直径0.5μmのコンタクト
ホールを形成する。
【0018】次に、CVD法でポリシリコンを埋め込ん
だ後、CMP法で表面を平坦化しポリシリコンプラグ6
を形成する。
【0019】次に、このポリシリコンプラグ6上に、R
Fマグネトロン反応性スパッタ法で膜厚1000Åのア
モルファス状のタンタルシリコン窒化膜7を成膜した
後、窒素雰囲気中でRTA処理により、タンタルシリコ
ン窒化膜7の安定化を行う。
【0020】形成されたタンタルシリコン窒化膜7の組
成は、TaxSi1-xy、1>x>0.2、1≧y>0
であることが望ましい。このRTA処理は、成膜条件に
よっては、特に必要がない場合もある。尚、アモルファ
スのタンタルシリコン窒化膜7の成膜条件は、Ta
0.625Si0.375合金ターゲットを用い、基板温度を20
0℃、スパッタパワーを1000W、スパッタガス圧を
5mTorr、Ar流量/N2流量は10/1とし、ま
た、RTA処理条件は、純窒素雰囲気中で昇温速度を8
0℃/sec、保持温度を600℃、保持時間を1分間
とした。上記条件の下で形成されたタンタルシリコン窒
化膜7は、X線回折分析によりアモルファス構造である
ことが確認され、更に、オージェ分光分析により組成比
がTa0.62Si0.381.00であることが確認された。
【0021】続いて、DCマグネトロンスパッタ法で膜
厚500Åの白金膜を成膜した後、アモルファスのタン
タルシリコン窒化膜7と白金下部電極8は塩素ガスを用
いたドライエッチング法で、例えば、2μm角の大きさ
に加工する。
【0022】次に、ゾルゲル法を用いて膜厚が2000
ÅのPZT膜9を成膜した。
【0023】上記PZT膜の形成方法は、まず、2−メ
トキシエタノールを溶媒として酢酸鉛、チタン(IV)イ
ソプロポキシド、ジルコニウムイソプロポキシドをそれ
ぞれPb:Ti:Zr=100:52:48となるよう
に溶解してゾルゲル原料溶液とし、この原料溶液をスピ
ンナーを用いて回転数を3000rpmとして塗布し、
大気中で150℃、10分間の乾燥を行った後、大気中
で400℃で30分間の仮焼結を行う。この後、600
〜650℃で30分間、窒素と酸素との混合雰囲気中で
結晶化を行う。この際の窒素と酸素の流量比は、窒素流
量/酸素流量=4/1とする。
【0024】次に、DCマグネトロンスパッタ法で膜厚
500Åの白金膜を成膜した後、PZT膜9はアルゴン
ガスを用いたイオンミリングで、白金上部電極10は塩
素ガスを用いたドライエッチング法で、例えば、2.6
μm角の大きさに加工した。その後、層間絶縁膜とし
て、CVD法を用いて第2のシリコン酸化膜11を成膜
した後、コンタクトホールを形成し、強誘電体キャパシ
タの白金上部電極10からのアルミニウム引出し電極1
2とシリコン基板1からのアルミニウム引出し電極13
をDCマグネトロンスパッタ法にて形成した。
【0025】上述の工程により作成された強誘電体膜を
有するキャパシタの白金上部電極10からのアルミニウ
ム引出し電極12とシリコン基板1からのアルミニウム
引出し電極13との間に三角波を印加することにより、
図2に示すヒステリシスループが得られた。尚、この印
加した三角波は、強度が150kV/cmで周波数は7
5Hzとした。図2に示すように、強誘電体キャパシタ
として用いるのに十分な大きさの強誘電特性が得られて
おり、ヒステリシスループの対称性が崩れていないこと
から、シリコン基板1と白金下部電極8との間のコンタ
クトが十分に取れていることが示されている。更に、断
面構造を電子顕微鏡で観察した結果、各層間で反応して
いる様子は全くなかった。
【0026】また、上述の方法で、PZT膜9を形成し
た後、弗酸を用いて、PZT膜9を除去し、白金下部電
極8からの引出し電極を形成し、シリコン基板1と白金
下部電極8との間のコンタクト抵抗を測定したところ、
PZT膜9形成前と同程度の約10Ωであり、コンタク
ト不良は全く起こっていないことがわかった。
【0027】更に、タンタルシリコン窒化膜7の組成を
変化させるために、スパッタターゲットの組成を変えて
図1に示す構造の半導体メモリ素子を作成した。使用し
たターゲットの組成は、Ta9Si1、Ta7Si3、Ta
5Si5、Ta3Si7、Hf9Si1、Hf7Si3、Hf
0.625Si0.375、Hf5Si5、Hf3Si7の9種類であ
った。これらいずれの組成も拡散バリアとして良好な特
性が得られた。尚、ターゲットにHfxSi1-xを用いた
場合に形成されるハフニウムシリコン窒化膜の組成も、
上述と同様に、HfxSi1-xy、1>x>0、1≧y
>0であることが望ましい。また、ターゲットの組成と
しては、TaxSi1-xまたはHfxSi1-xであり、1>
x>0.2であるものが使用可能である。尚、xが0.
2以下である場合には、シリコンが下部電極材料である
白金等と反応するため、拡散バリアとしての良好な特性
を得ることができない。
【0028】上記本実施例において、誘電体膜の成膜方
法としてゾルゲル法を用いているが、真空蒸着法、反応
性マグネトロンスパッタ法、MOCVD法等の方法を用
いてもよい。また、本実施例において、強誘電体薄膜と
してPZT膜を用いているが、他の強誘電体薄膜とし
て、PbTiO3、(PbxLa1-x)TiO3、(Pbx
La1-x)(ZryTi1-y)O3、Bi4Ti312、Ba
TiO3、BaMgF4、LiNbO3、LiTaO3、S
rBi2Ti29、YMnO3、Sr2Nb27等におい
ても、また、高誘電体薄膜として、(BaxSr1-x)T
iO3、SrBi4Ti415等においても、同様に十分
な拡散バリア効果が得られる。更に、本実施例におい
て、下部電極材料として白金を用いているが、この他の
金属や窒化物や、RuO2、IrO2等の導電性酸化物等
を用いた場合でも同様な効果が得られ、コンタクトプラ
グ材料として、ポリシリコン以外にもタングステン等を
用いた場合でも同様な効果が得られた。
【0029】
【発明の効果】以上、詳細に説明したように本発明を用
いることにより、拡散バリア層はアモルファス構造であ
るため、粒界を有さず、酸素や鉛、白金等に対して顕著
な拡散バリア特性を有する。そのため、拡散バリア層の
厚さを1000Å以下にすることが可能になり、キャパ
シタ領域の段差を低く抑えることができるので、素子の
高集積化に対して極めて有効である。また、ポリシリコ
ンプラグやシリコン酸化膜に対する密着性にも優れてい
るので、剥離等の問題が生じることもない。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体メモリ素子の構造断
面図である。
【図2】図1に示す半導体メモリ素子により得られたヒ
ステリシスループを示す図である。
【図3】従来のスタック型半導体メモリ素子の構造断面
図である。
【符号の説明】
1 シリコン基板 2 ロコス酸化膜 3 ゲート電極 4 ソース/ドレイン領域 5 第1のシリコン酸化膜 6 ポリシリコンプラグ 7 タンタルシリコン窒化膜 8 白金下部電極 9 強誘電体薄膜 10 白金上部電極 11 第2のシリコン酸化膜 12 第1のアルミニウム引出し電極 13 第2のアルミニウム引出し電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 27/10 451 21/8247 29/788 29/792 H01L 29/78 371 (72)発明者 崎山 恵三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 下部電極が白金からなるキャパシタと、
    該下部電極と導電性プラグにより接続されたトランジス
    タとを備えた半導体メモリ素子において、 上記下部電極と上記導電性プラグとの間に導電性で且つ
    アモルファス構造の拡散バリア層を設けたことを特徴と
    する半導体メモリ素子。
  2. 【請求項2】 上部電極と下部電極との間にPbを含む
    強誘電体膜又は高誘電体膜を有するキャパシタと、上記
    下部電極と導電性プラグにより接続されたトランジスタ
    とを備えた半導体メモリ素子において、 上記下部電極と上記導電性プラグとの間に導電性で且つ
    アモルファス構造の拡散バリア層を設けたことを特徴と
    する半導体メモリ素子。
  3. 【請求項3】 上記拡散バリア層として、タンタルシリ
    コン窒化膜又はハフニウムシリコン窒化膜を用いたこと
    を特徴とする、請求項1又は2記載の記載の半導体メモ
    リ素子。
JP06232654A 1994-09-28 1994-09-28 半導体メモリ素子 Expired - Fee Related JP3127086B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06232654A JP3127086B2 (ja) 1994-09-28 1994-09-28 半導体メモリ素子
US08/851,895 US5965942A (en) 1994-09-28 1997-05-06 Semiconductor memory device with amorphous diffusion barrier between capacitor and plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06232654A JP3127086B2 (ja) 1994-09-28 1994-09-28 半導体メモリ素子

Publications (2)

Publication Number Publication Date
JPH0897382A true JPH0897382A (ja) 1996-04-12
JP3127086B2 JP3127086B2 (ja) 2001-01-22

Family

ID=16942697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06232654A Expired - Fee Related JP3127086B2 (ja) 1994-09-28 1994-09-28 半導体メモリ素子

Country Status (1)

Country Link
JP (1) JP3127086B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246082B1 (en) 1997-10-24 2001-06-12 Sharp Kabushiki Kaisha Semiconductor memory device with less characteristic deterioration of dielectric thin film
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6608383B2 (en) 1997-12-24 2003-08-19 Sharp Kabushiki Kaisha Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116032A (ja) * 1994-08-01 1996-05-07 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116032A (ja) * 1994-08-01 1996-05-07 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246082B1 (en) 1997-10-24 2001-06-12 Sharp Kabushiki Kaisha Semiconductor memory device with less characteristic deterioration of dielectric thin film
US6608383B2 (en) 1997-12-24 2003-08-19 Sharp Kabushiki Kaisha Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3127086B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
KR100244933B1 (ko) 전극의 제조방법
JP3452763B2 (ja) 半導体記憶装置および半導体記憶装置の製造方法
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
JP3319994B2 (ja) 半導体記憶素子
KR100306198B1 (ko) 활성 수소에 의한 열화를 방지한 반도체 메모리 소자
US5605858A (en) Method of forming high-dielectric-constant material electrodes comprising conductive sidewall spacers of same material as electrodes
US7057874B2 (en) Ferroelectric capacitor
US6335551B2 (en) Thin film capacitor having an improved bottom electrode and method of forming the same
US6573542B2 (en) Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer
JP3419665B2 (ja) 半導体装置の製造方法
JPH09246490A (ja) 半導体装置及びその製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP4421814B2 (ja) 容量素子の製造方法
JPH11307736A (ja) 半導体メモリ素子の製造方法
JP3173451B2 (ja) 半導体装置及びその製造方法
JPH09129827A (ja) 強誘電体キャパシタ
JP3127086B2 (ja) 半導体メモリ素子
JP2002151654A (ja) 誘電体キャパシタ素子及びその製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
US20010024868A1 (en) Microelectronic structure and method of fabricating it
JP3294214B2 (ja) 薄膜キャパシタ
JP3363091B2 (ja) 誘電体メモリの製造方法
JP2002289809A (ja) 半導体装置およびその製造方法
JP2000236071A (ja) 半導体メモリ素子
JPH10261770A (ja) 半導体メモリ素子の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees