JP2022101060A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2022101060A
JP2022101060A JP2020215422A JP2020215422A JP2022101060A JP 2022101060 A JP2022101060 A JP 2022101060A JP 2020215422 A JP2020215422 A JP 2020215422A JP 2020215422 A JP2020215422 A JP 2020215422A JP 2022101060 A JP2022101060 A JP 2022101060A
Authority
JP
Japan
Prior art keywords
substrate
temperature
etching
substrate processing
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020215422A
Other languages
English (en)
Inventor
佑也 箕浦
Yuya MINOURA
隆 榎本
Takashi Enomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020215422A priority Critical patent/JP2022101060A/ja
Priority to TW110146298A priority patent/TW202230511A/zh
Priority to CN202180085064.4A priority patent/CN116635981A/zh
Priority to KR1020237023797A priority patent/KR20230124008A/ko
Priority to PCT/JP2021/047372 priority patent/WO2022138655A1/ja
Publication of JP2022101060A publication Critical patent/JP2022101060A/ja
Priority to US18/213,700 priority patent/US20230335409A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング工程により堆積した遷移金属を含む反応生成物を除去する。【解決手段】エッチング対象膜と、前記エッチング対象膜の下層に配置された下地層と、前記エッチング対象膜の上層に配置されたマスクとを少なくとも有する積層膜が形成された基板を準備する工程と、プラズマによって前記マスクを通じて前記エッチング対象膜をエッチングする工程と、前記エッチングする工程の後、基板を所望の温度で熱処理する工程と、を有し、前記マスクと前記下地層の少なくとも一方は遷移金属を含有する、基板処理方法が提供される。【選択図】図９

Description

本開示は、基板処理方法及び基板処理装置に関する。
酸化シリコン層と窒化シリコン層とが積層された半導体ウェハに高アスペクト比のホールを低温環境下でエッチングする方法が知られている(例えば、特許文献１参照)。水素含有ガスを用いて窒化シリコンを含有するエッチング対象膜をエッチングする際、反応生成物が発生し、エッチング処理の後にエッチング対象膜の表面や側壁に堆積する。
特開２０１６－２０７８４０号公報
本開示は、エッチング工程により堆積した遷移金属を含む反応生成物を除去可能な基板処理方法及び基板処理装置を提供する。
本開示の一の態様によれば、エッチング対象膜と、前記エッチング対象膜の下層に配置された下地層と、前記エッチング対象膜の上層に配置されたマスクとを少なくとも有する積層膜が形成された基板を準備する工程と、プラズマによって前記マスクを通じて前記エッチング対象膜をエッチングする工程と、前記エッチングする工程の後、基板を所望の温度で熱処理する工程と、を有し、前記マスクと前記下地層の少なくとも一方は遷移金属を含有する、基板処理方法が提供される。
一の側面によれば、エッチング工程により堆積した遷移金属を含む反応生成物を除去することができる。
実施形態に係る基板処理システムの一例を示す図。 実施形態に係る基板処理装置（エッチング及びプラズマアッシング）の一例を示す図。 実施形態に係る基板処理装置（ラジカルアッシング）の一例を示す図。 実施形態に係る基板に形成された膜構造の一例を示す図。 実施形態に係る基板処理方法の一例を示すフローチャート。 実施形態に係る基板処理方法の他の例を示すフローチャート。 実施形態に係る基板温度に対するエッチングレート及びマスク選択比の一例を示す図。 タングステン含有ガスの温度に対する蒸気圧曲線を示す図。 実施形態に係るタングステンの残渣の発生の一例を示す図。 実施形態に係る有機レジスト塗布膜のアッシングレートと、基板温度との関係を示す図。 実施形態に係る基板温度に対するタングステン含有物の残渣、ケイフッ化アンモニウムの残渣、ＣＦポリマーの残渣を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［基板処理システム］
はじめに、実施形態に係る基板処理システム１の一例について、図１を参照しながら説明する。図１は、実施形態に係る基板処理システム１の一例を示す図である。基板処理システム１では、実施形態に係るエッチング工程と熱処理工程を含む基板処理方法が実行される。ただし、これに限られず、基板処理システム１では、エッチング工程とアッシング工程が実行されてもよい。または、エッチング工程と熱処理工程とアッシング工程を含む基板処理方法が実行されてもよい。
基板処理システム１は、処理室２１１～２１４と、真空搬送室２２０と、ロードロック室２３１，２３２と、大気搬送室２４０と、ロードポート２５１～２５３と、ゲートバルブ２６１～２６８と、制御部２７０とを有する。
処理室２１１は、基板Ｗを載置するステージＳＴを有し、ゲートバルブ２６１を介して真空搬送室２２０と接続されている。同様に、処理室２１２は、基板を載置するステージＳＴを有し、ゲートバルブ２６２を介して真空搬送室２２０と接続されている。処理室２１３は、基板を載置するステージＳＴを有し、ゲートバルブ２６３を介して真空搬送室２２０と接続されている。処理室２１４は、基板を載置するステージＳＴを有し、ゲートバルブ２６４を介して真空搬送室２２０と接続されている。処理室２１１～２１４内は、所定の真空雰囲気に減圧され、その内部にて基板に所望の処理（エッチング処理、熱処理、アッシング処理等）を施す。なお、処理室２１１～２１４における処理のための各部の動作は、制御部２７０によって制御される。
真空搬送室２２０内は、所定の真空雰囲気に減圧されている。また、真空搬送室２２０には、搬送機構２２１が設けられている。搬送機構２２１は、処理室２１１～２１４、ロードロック室２３１，２３２に対して、基板を搬送する。なお、搬送機構２２１の動作は、制御部２７０によって制御される。
ロードロック室２３１は、基板を載置するステージ２３１ａを有し、ゲートバルブ２６５を介して真空搬送室２２０と接続され、ゲートバルブ２６７を介して大気搬送室２４０と接続されている。同様に、ロードロック室２３２は、基板を載置するステージ２３２ａを有し、ゲートバルブ２６６を介して真空搬送室２２０と接続され、ゲートバルブ２６８を介して大気搬送室２４０と接続されている。ロードロック室２３１，２３２内は、大気雰囲気と真空雰囲気とを切り替えることができるようになっている。なお、ロードロック室２３１，２３２内の真空雰囲気または大気雰囲気の切り替えは、制御部２７０によって制御される。
大気搬送室２４０内は、大気雰囲気となっており、例えば清浄空気のダウンフローが形成されている。また、大気搬送室２４０には、搬送機構２４１が設けられている。搬送機構２２１は、ロードロック室２３１，２３２、後述するロードポート２５１～２５３のキャリアＣに対して、基板を搬送する。なお、搬送機構２４１の動作は、制御部２７０によって制御される。
ロードポート２５１～２５３は、大気搬送室２４０の長辺の壁面に設けられている。ロードポート２５１～２５３は、基板が収容されたキャリアＣ又は空のキャリアＣが取り付けられる。キャリアＣとしては、例えば、ＦＯＵＰ（Front Opening Unified Pod）等を用いることができる。
ゲートバルブ２６１～２６８は、開閉可能に構成される。なお、ゲートバルブ２６１～２６８の開閉は、制御部２７０によって制御される。
制御部２７０は、処理室２１１～２１４の動作、搬送機構２２１，２４１の動作、ゲートバルブ２６１～２６８の開閉、ロードロック室２３１，２３２内の真空雰囲気または大気雰囲気の切り替え等を行うことにより、基板処理システム１の全体を制御する。
次に、基板処理システム１の動作の一例について説明する。例えば、制御部２７０は、ゲートバルブ２６７を開けるとともに、搬送機構２４１を制御して、例えばロードポート２５１のキャリアＣに収容された基板をロードロック室２３１のステージ２３１ａに搬送させる。制御部２７０は、ゲートバルブ２６７を閉じ、ロードロック室２３１内を真空雰囲気とする。
制御部２７０は、ゲートバルブ２６１，２６５を開けるとともに、搬送機構２２１を制御して、ロードロック室２３１の基板を処理室２１１のステージＳＴに搬送させる。制御部２７０は、ゲートバルブ２６１，２６５を閉じ、処理室２１１を動作させる。これにより、処理室２１１で基板に所定の処理（例えば、エッチング処理等）を施す。
次に、制御部２７０は、ゲートバルブ２６１，２６３を開けるとともに、搬送機構２２１を制御して、処理室２１１にて処理された基板を処理室２１３のステージＳＴに搬送させる。制御部２７０は、ゲートバルブ２６１，２６３を閉じ、処理室２１３を動作させる。これにより、処理室２１３で基板に所定の処理（例えば、後述される熱処理等）を施す。
制御部２７０は、処理室２１１、２１２で処理された基板を処理室２１３、２１４のステージＳＴに搬送してもよい。本実施形態では、処理室２１３及び処理室２１４の動作状態に応じて処理室２１１、２１２で処理された基板を処理室２１３又は処理室２１４に搬送し、アッシング処理を行ってもよい。制御部２７０は、処理室２１３と処理室２１４とを使用して複数の基板に対して並行して所定の処理（例えば、エッチング処理、熱処理等）を行うことができる。これにより、生産性を高めることができる。
制御部２７０は、エッチング処理後に熱処理された基板（又はアッシング処理された基板）を、搬送機構２２１を制御してロードロック室２３１のステージ２３１ａ又はロードロック室２３２のステージ２３２ａに搬送させる。制御部２７０は、ロードロック室２３１又はロードロック室２３２内を大気雰囲気とする。制御部２７０は、ゲートバルブ２６７又はゲートバルブ２６８を開けるとともに、搬送機構２４１を制御して、ロードロック室２３２の基板を例えばロードポート２５３のキャリアＣに搬送して収容させる。
このように、図１に示す基板処理システム１によれば、各処理室によって基板に処理が施される間、基板を大気に曝露することなく、つまり、真空を破らずに基板にエッチング処理、熱処理、アッシング処理等を施すことができる。
［基板処理装置］
次に、処理室２１１～２１４の少なくともいずれかの処理室を実現するための基板処理装置について、図２及び図３を参照しながら説明する。図２及び図３は、実施形態に係る基板処理装置の一例を示す図である。図２の基板処理装置２では、基板Ｗにプラズマによるエッチング工程及び／又はプラズマによるアッシング工程を行う。図３の基板処理装置３では、基板Ｗにベーキング工程もしくはラジカルによるアッシング工程を行う。
ベーキング工程では、基板Ｗを加熱する熱エネルギーによって、ケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む反応生成物を昇華させ、除去する。ケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む反応生成物は、エッチング工程において生成され、エッチング対象膜に堆積する、ケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む反応生成物の一例としては、ケイフッ化アンモニウムが挙げられる。ケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む反応生成物は、第２の反応生成物の一例である。ベーキング工程は、基板Ｗを熱処理する工程の一例である。
第２の反応生成物は、エッチング工程で生成され、エッチング対象膜に堆積する、窒素Ｎと水素Ｈとハロゲンとが含まれる反応生成物を含む。窒素Ｎと水素Ｈとハロゲンとが含まれる反応生成物の一例としては、ハロゲン化アンモニウムが挙げられる。第２の反応生成物は、アンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウムの少なくとも一つを含んでもよい。
プラズマによるアッシング（以下、「プラズマアッシング」ともいう。）工程では、プラズマ中のラジカルの供給及びプラズマからのイオン照射エネルギーを用いて有機膜のマスクを除去する。プラズマアッシング工程では、エッチング工程において生成される炭素Ｃとフッ素Ｆとが含まれる反応生成物も除去する。エッチング工程において生成されるＣＦポリマー等の炭素Ｃとフッ素Ｆとが含まれる反応生成物は、第３の反応生成物の一例である。
ラジカルによるアッシング（以下、「ラジカルアッシング」ともいう。）工程では、プラズマからのイオンを用いず、ラジカルの供給と基板Ｗを加熱する熱エネルギーによって有機膜のマスクを除去する。ラジカルアッシング工程では、エッチング工程において生成される炭素Ｃとフッ素Ｆとが含まれる反応生成物も除去する。
なお、プラズマアッシング工程と、ラジカルアッシング工程とでは、アッシングレートが異なる。プラズマアッシング工程では、ラジカルとイオンを使ってアッシングを行うため、ラジカルを使ってアッシングを行うラジカルエッチング工程よりもアッシングレートが高くなる。また、プラズマアッシング工程とラジカルアッシング工程とでは制御する温度帯が異なる。ラジカルアッシング工程とプラズマアッシング工程は、いずれも基板Ｗに対して温度制御をおこなうため、基板Ｗを熱処理する工程の一例でもある。
（基板処理装置２）
以下、まず、プラズマアッシング工程を実行可能な基板処理装置２について、図２を参照しながら説明する。基板処理装置２は、エッチング（プラズマエッチング）工程を行い、その後、プラズマアッシング工程を行ってもよい。
基板処理装置２は、処理容器１０を有する。処理容器１０は、その中に処理室１０ｓを提供している。処理容器１０は、本体１２を含んでいる。本体１２は、略円筒形状を有している。本体１２は、例えばアルミニウムから形成されている。本体１２の内壁面上には、耐食性を有する膜が設けられている。耐食性を有する膜は、アルミナ（酸化アルミニウム）、酸化イットリウムといったセラミックスから形成され、陽極酸化処理された酸化膜であり得る。
本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、処理室１０ｓと処理容器１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、本体１２の側壁に沿って設けられている。
本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、処理室１０ｓ内で、本体１２の底部から上方に延在している。支持部１３上には、基板の周囲を囲むエッジリング２５（フォーカスリングとも呼ばれる）が設けられている。エッジリング２５は、略円筒形状を有し、シリコン等で形成されてもよい。
基板処理装置２は、ステージＳＴを更に備えている。ステージＳＴは、支持部１３によって支持されている。ステージＳＴは、処理室１０ｓ内に設けられ、基板Ｗを支持するように構成されている。
ステージＳＴは、下部電極１８及び一つの例示的実施形態に係る静電チャック２０を有している。ステージＳＴは、電極プレート１６を更に有し得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。下部電極１８の外周面及び電極プレート１６の外周面は、支持部１３によって囲まれている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。直流電源２０ｐからの電圧が電極に印加されると、静電引力により基板Ｗが静電チャック２０に保持される。静電チャック２０は、基板Ｗ及びエッジリング２５を支持する。電極プレート１６及び下部電極１８は、静電チャック２０を支持する基台の一例である。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、処理容器１０の外部に設けられているチラーユニットから配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置２では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
基板処理装置２には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの下面との間に供給する。
基板処理装置２は、上部電極３０を更に備えている。上部電極３０は、ステージＳＴの上方に設けられている。上部電極３０は、部材３２を介して、本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、処理室１０ｓの側の下面であり、処理室１０ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６には、複数のガス孔３６ｂが形成されている。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、ガスソース群４０、流量制御器群４４及びバルブ群４２を含むガス供給部ＧＳが接続されている。ガスソース群４０は、流量制御器群４４及びバルブ群４２を介して、ガス供給管３８に接続されている。ガスソース群４０は、複数のガスソースを含んでいる。バルブ群４２は、複数の開閉バルブを含んでいる。流量制御器群４４は、複数の流量制御器を含んでいる。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、流量制御器群４４の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。電源７０は、上部電極３０に接続されている。電源７０は処理室１０ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。
基板処理装置２では、本体１２の内壁面に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、本体１２にエッチング副生物等の反応生成物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐食性を有する膜を形成することにより構成される。耐食性を有する膜は、アルミナ又は酸化イットリウムといった酸化膜であり得る。
支持部１３と本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐食性を有する膜を形成することにより構成される。耐食性を有する膜は、アルミナ又は酸化イットリウムといった酸化膜であり得る。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
基板処理装置２は、プラズマ生成用の高周波ＨＦの電力を印加する第１高周波電源６２を備えている。第１高周波電源６２は、処理容器１０内でガスからプラズマを生成するために、高周波ＨＦの電力を発生するように構成されている。高周波ＨＦの周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。
第１高周波電源６２は、整合器６６を介して下部電極１８に電気的に接続されている。整合器６６は、整合回路を有している。整合器６６の整合回路は、第１高周波電源６２の負荷側（下部電極側）のインピーダンスを、第１高周波電源６２の出力インピーダンスに整合させるよう構成されている。別の実施形態では、第１高周波電源６２は、整合器６６を介して上部電極３０に電気的に接続されていてもよい。
基板処理装置２は、イオン引き込み用の高周波ＬＦの電力を印加する第２高周波電源６４を更に備え得る。第２高周波電源６４は、高周波ＬＦの電力を発生するように構成されている。高周波ＬＦは、主としてイオンを基板Ｗに引き込むことに適した周波数を有し、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。或いは、高周波ＬＦは、矩形の波形を有するパルス状の電圧であってもよい。
第２高周波電源６４は、整合器６８を介して下部電極１８に電気的に接続されている。整合器６８は、整合回路を有している。整合器６８の整合回路は、第２高周波電源６４の負荷側（下部電極側）のインピーダンスを、第２高周波電源６４の出力インピーダンスに整合させるよう構成されている。
基板処理装置２は、第２制御部８０を更に備え得る。第２制御部８０は、プロセッサ、メモリといった記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。第２制御部８０は、基板処理装置２の各部を制御する。第２制御部８０では、入力装置を用いて、オペレータが基板処理装置２を管理するためにコマンドの入力操作等を行うことができる。また、第２制御部８０では、表示装置により、基板処理装置２の稼働状況を可視化して表示することができる。さらに、第２制御部８０の記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置２で各種処理を実行するために、第２制御部８０のプロセッサによって実行される。第２制御部８０のプロセッサが、制御プログラムを実行し、レシピデータに従って基板処理装置２の各部を制御することにより、種々のプロセス、例えばプラズマ処理方法が基板処理装置２で実行される。
（基板処理装置３）
次に、ラジカルアッシング工程を実行可能な基板処理装置３について、図３を参照しながら説明する。図３は、基板処理装置３の一例を示す図である。基板処理装置３は、処理容器１０１および制御部１３０を有する。本実施形態における基板処理装置３は、基板Ｗ上に形成された有機膜を、ＩＣＰ（Inductively Coupled Plasma）を用いてラジカルアッシング処理を行う。
基板処理装置３は、例えば内壁面が陽極酸化処理されたアルミニウムによって形成された略円筒形状の気密な処理容器１０１を有する。処理容器１０１は接地されている。処理容器１０１は、上部天板１０２により上下に区画されており、上部天板１０２の上面側が、アンテナ１１３が収容されるアンテナ室１０３となっており、上部天板１０２の下面側が、プラズマが生成される処理室１０４となっている。本実施形態において、上部天板１０２は石英で形成されており、処理室１０４の天井壁を構成する。なお、上部天板１０２は、Ａｌ２Ｏ３等のセラミックスで構成されてもよい。
上部天板１０２の下方には、石英で板状に形成されたイオントラップ１１１が設けられている。イオントラップ１１１は、処理室１０４内の空間を、空間Ｓ１および空間Ｓ２に上下に分割する。イオントラップ１１１は、空間Ｓ１内で生成されたプラズマに含まれるイオンの空間Ｓ２への侵入を抑制する。イオントラップ１１１には、イオントラップ１１１の厚さ方向に貫通する多数の貫通孔１１２が形成されており、空間Ｓ１内で生成されたプラズマに含まれる電子やラジカルは、それぞれの貫通孔１１２を介して空間Ｓ２に侵入することができる。
処理室１０４の側壁１０４ａには、一端が空間Ｓ１に連通し、他端がガス供給機構１２０に連通するガス供給管１２４が設けられている。ガス供給機構１２０から供給されたガスは、ガス供給管１２４を介して、空間Ｓ１内に供給される。ガス供給機構１２０は、ガスソース群１２１、流量制御器群１２２、及びバルブ群１２３を有する。
バルブ群１２３は、複数の開閉バルブを含んでいる。流量制御器群１２２は、複数の流量制御器を含んでいる。流量制御器群１２２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群１２１は酸素含有ガスや不活性などの複数のガスを供給する。酸素含有ガスは例えばＯ２ガスであり、不活性ガスは例えばＡｒやＮ２ガスである。ガスソース群１２１の複数のガスソースの各々は、流量制御器群１２２の対応の流量制御器及びバルブ群１２３の対応の開閉バルブを介して、ガス供給管１２４に接続されている。ガス供給機構１２０は、ガス供給部の一例である。
アンテナ室１０３内には、アンテナ１１３が配設されている。アンテナ１１３は、銅やアルミニウム等の導電性の高い金属により形成されたアンテナ線１１３ａを有する。アンテナ線１１３ａは、環状や渦巻状等の任意の形状に形成される。アンテナ１１３は絶縁性部材で構成されたスペーサ１１７により上部天板１０２から離間している。
アンテナ線１１３ａの端子１１８には、アンテナ室１０３の上方へ延びる給電部材１１６の一端が接続されている。給電部材１１６の他端には、給電線１１９の一端が接続されており、給電線１１９の他端には、整合器１１４を介して高周波電源１１５が接続されている。高周波電源１１５は、整合器１１４、給電線１１９、給電部材１１６、および端子１１８を介して、アンテナ１１３に、例えば１３．５６ＭＨｚの周波数の高周波電力を供給する。これにより、アンテナ１１３の下方にある処理室１０４内の空間Ｓ１に誘導電界が形成され、この誘導電界により、ガス供給管１２４から供給されたガスがプラズマ化され、空間Ｓ１内に誘導結合プラズマが生成される。アンテナ１１３は、プラズマ生成部の一例である。
処理室１０４の底壁には、絶縁性部材により形成されたスペーサ１２６を介して、基板Ｗが載置されるステージＳＴが設けられている。ステージＳＴは、スペーサ１２６の上に設けられた基材１３１と、基材１３１の上に設けられた静電チャック１３２と、絶縁性部材で形成され、基材１３１および静電チャック１３２の側壁を覆う保護部材１３３とを有する。基材１３１および静電チャック１３２は基板Ｗの形状に対応した円形状をなし、ステージＳＴの全体が円筒状に形成されている。スペーサ１２６および保護部材１３３は、アルミナ等の絶縁性セラミックスで構成されている。
静電チャック１３２は、基材１３１の上面に設けられている。静電チャック１３２は、セラミックス溶射膜からなる誘電体層１４５と、誘電体層１４５の内部に埋め込まれた電極１４６とを有する。電極１４６は、例えば板状、膜状、格子状、網状等種々の形態をとることができる。電極１４６には、給電線１４７を介して直流電源１４８が接続されており、直流電源１４８から供給された直流電圧が印加される。直流電源１４８から給電線１４７を介して電極１４６に印加される直流電圧は、スイッチ（図示せず）により制御される。直流電源１４８から印加される直流電圧により、電極１４６にクーロン力やジョンセン・ラーベック力等の静電吸着力が発生し、静電チャック１３２上に載置された基板Ｗが静電チャック１３２の上面に吸着保持される。静電チャック１３２の誘電体層１４５としては、Ａｌ２Ｏ３やＹ２Ｏ３等を用いることができる。
なお、ステージＳＴの基材１３１内には、基板Ｗの温度を制御するための温度調節機構および温度センサ（いずれも図示せず）が設けられている。また、処理室１０４の側壁１０４ａ内にも、処理室１０４内のガスの温度を制御するための温度調節機構および温度センサ（いずれも図示せず）が設けられている。また、処理容器１０１には、ステージＳＴに基板Ｗが載置された状態で、基板ＷとステージＳＴとの間の熱伝達量を調節するための伝熱ガス、例えばＨｅガスを、基板ＷとステージＳＴとの間に供給する伝熱ガス供給機構（図示せず）が設けられている。さらに、ステージＳＴには、基板Ｗの受け渡しを行うための複数の昇降ピン（図示せず）が静電チャック１３２の上面に対して突没可能に設けられている。
処理室１０４の側壁１０４ａには、基板Ｗを処理室１０４内へ搬入し、基板Ｗを処理室１０４内から搬出するための搬入出口１５５が設けられており、搬入出口１５５はゲートバルブＧによって開閉可能となっている。ゲートバルブＧが開状態に制御されることにより、搬入出口１５５を介して基板Ｗの搬入および搬出が可能となる。
処理室１０４の底壁には排気口１５９が形成されており、排気口１５９には排気機構１６０が設けられている。排気機構１６０は、ＡＰＣ（Auto Pressure Controller）バルブ１６２と、排気管１６１を介して処理室１０４内を排気する真空ポンプ１６３とを有する。ＡＰＣバルブ１６２は、排気口１５９に接続された排気管１６１の開度を調整し、処理室１０４内の圧力を制御する。真空ポンプ１６３により処理室１０４内が排気され、プラズマによるエッチング処理中において、ＡＰＣバルブ１６２の開度が調整されることにより、処理室１０４内が所定の真空度に維持される。
制御部１３０は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等のメモリおよびＣＰＵ（Central Processing Unit）等のプロセッサを有する。制御部１３０内のプロセッサは、制御部１３０内のメモリに格納されたプログラムを読み出して実行することにより、処理容器１０１の各部を制御する。
［膜構造］
次に、実施形態に係る基板Ｗに形成された膜構造について、図４を参照しながら説明する。図４は、実施形態に係る基板Ｗに形成された膜構造の一例を示す図である。図４（ａ）に示すように、基板Ｗには、エッチング対象膜の一例として酸化シリコン（ＳｉＯ２）層３００ａと窒化シリコン（ＳｉＮ）層３００ｂを交互に積層したエッチング対象膜３００が形成されている。エッチング対象膜３００の下層には下地層の一例としてタングステン層３０３が配置されている。エッチング対象膜３００の上層にはマスク３０１が配置されている。なお、この膜構造は一例であり、基板Ｗには、エッチング対象膜と、エッチング対象膜の下層に配置された下地層と、エッチング対象膜の上層に配置されたマスクとを少なくとも有する積層膜が形成されていればよい。タングステン層３０３は、タングステン含有膜であってもよい。
例えば、下地層は、タングステン層３０３以外の遷移金属であってもよい。また、これに限られず、マスク３０１と下地層の少なくとも一方が遷移金属を含有していればよい。本実施形態では、マスク３０１に形成されたホールＨの下方のホールＨに対応する位置に、タングステン層３０３が配置されている。
エッチング工程では、遷移金属を下地層としてエッチング対象膜３００をエッチングする。本実施形態では、下地層としてタングステン層３０３を用いてエッチング対象膜３００をエッチングする。基板温度を０℃以下に制御して行うエッチング（以下、「低温エッチング」という。）では、遷移金属を含む反応生成物が生成される。図４（ｂ）には、低温エッチングにてタングステン層３０３が露出するまでエッチングが進んだときの状態の一例を示す。タングステン層３０３上及びエッチング対象膜３００の側壁に、タングステンを含有する反応生成物３０４が堆積している。
マスクに遷移金属を使用した場合にも、低温エッチングにより遷移金属を含有する反応生成物が生成される。低温エッチングによりエッチング対象膜３００及びマスク３０１の少なくともいずれかに堆積する、タングステン等の遷移金属を含む反応生成物は、第１の反応生成物の一例である。第１の反応生成物は、遷移金属のハロゲン化物であってもよい。例えば下地層としてタングステン層３０３が用いられる場合、第１の反応生成物は、タングステンのハロゲン化物であってもよい。
エッチング対象膜３００のエッチングにはＣＦ系ガスを含むガスが使用される。ＣＦ系ガスのプラズマを用いてマスク３０１を通してエッチング対象膜３００をエッチングすることにより、エッチング対象膜３００にホールＨやスリット形状の溝を形成する。ＣＦ系ガスやＣＨＦ系ガスのプラズマを用いて酸化シリコン層３００ａと窒化シリコン層３００ｂをエッチングすると、エッチング工程中にケイフッ化アンモニウム（ＡＦＳ）の反応生成物が発生し、エッチング対象膜３００上に堆積する。ケイフッ化アンモニウムの反応生成物は、窒素Ｎと水素Ｈとハロゲンとが含まれる第２の反応生成物の一例である。
エッチング対象膜に堆積する第２の反応生成物は、ハロゲン化アンモニウムであってもよい。第２の反応生成物は、アンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウムの少なくとも一つが含まれてもよい。
[基板処理方法]
以上の膜構造を有する基板Ｗを処理するための本実施形態に係る基板処理方法の一例について、図５及び図６を参照しながら説明する。図５は、実施形態に係る基板処理方法の一例を示すフローチャートである。図６は、実施形態に係る基板処理方法の他の例を示すフローチャートである。
図５の基板処理方法では、エッチング対象膜３００と、エッチング対象膜３００の下層に配置されたタングステン層３０３と、エッチング対象膜３００の上層に配置されたマスク３０１とを少なくとも有する積層膜が形成された基板Ｗを準備する（ステップＳ１）。次に、例えばラジカルによりマスク３０１を通じてエッチング対象膜３００をエッチングする（ステップＳ２：メインエッチング）。エッチングの後、基板Ｗを所望の温度に制御しながら熱処理し（ステップＳ３）、本処理を終了する。熱処理では、主にケイフッ化アンモニウムの反応生成物を除去する。熱処理は、ラジカルアッシング、ベーキングを含む。
ケイフッ化アンモニウムの反応生成物が堆積した状態で基板Ｗを大気暴露すると、反応生成物が大気中の水分と反応する。大気暴露した時間が長くなるほど窒化シリコン層３００ｂの側面に凹み（サイドエッチ）が生じたり、水分と反応して膨潤した膨潤異物が窒化シリコン層３００ｂの側壁に発生したりする。これにより、積層膜へのダメージやホールＨの閉塞が生じて後工程へ悪影響を及ぼし、歩留まりの低下の原因となる。また、これらの歩留まり低下を最小限に留めるために、エッチングを終了し、次の基板処理工程までの間、基板Ｗが大気暴露される時間が短くなるように管理する必要がある。
従って、基板Ｗを大気に曝露する前にケイフッ化アンモニウムを除去することが重要である。ケイフッ化アンモニウムを除去するために純水や薬液を用いたウェット洗浄を使用することも可能である。しかし、この場合、ウェット洗浄を行うためには、基板Ｗを大気暴露しなければならない。つまり、ウェット洗浄では基板にサイドエッチや膨潤異物が生じ、窒化シリコン層３００ｂにダメージを与える可能性がある。また、ウェット洗浄という追加の工程が発生するため、スループットが低下する懸念がある。
これに対して、本実施形態に係る基板処理システム１では、エッチング工程の後に、基板Ｗを大気暴露することなく熱処理することができる。これにより、ケイフッ化アンモニウムを除去し、積層膜にダメージが生じることを防止できる。
図６に示す基板処理方法では、図５のステップＳ１と同様に積層膜が形成された基板Ｗを準備する（ステップＳ１）。次に、プラズマによりマスク３０１を通じてエッチング対象膜３００をエッチングする（ステップＳ２）。エッチングの後、基板Ｗを所望の温度に制御しながらアッシング処理し（ステップＳ４）、本処理を終了する。アッシング処理では、マスク３０１を除去する。ケイフッ化アンモニウム、ＣＦポリマーが含まれる反応生成物を除去することもできる。ステップＳ４のアッシング処理も熱処理の一例に含まれる。なお、ＣＦポリマーが含まれる反応生成物は、炭素Ｃとフッ素Ｆとが含まれる第３の反応生成物の一例である。第３の反応生成物は、エッチング工程に生成され、エッチング対象膜３００に堆積する。
エッチング工程と熱処理工程（アッシング工程）とは、基板Ｗを大気に曝露することなく実行される。つまり、図５のステップＳ２及びＳ３の処理、及び図６のステップＳ２及びＳ４の処理は、基板Ｗを大気に曝露しない基板処理システム１の処理室２１１～２１４のうちの同一の処理室で行ってもよいし、別の処理室で行ってもよい。
以下、各工程の条件を以下に示す。
（エッチング工程）
ガス条件 Ｈ２ガス／Ｃ４Ｆ８ガス
処理室の圧力 ３０ｍＴｏｒｒ（４．０Ｐａ）
処理中のウェハ温度 ０℃（基板温度）
第１の高周波 ４０Ｍ～１００ＭＨｚ、３ｋＷ、連続波
第２の高周波 ４００ｋ～３ＭＨｚ、６ｋＷ、連続波
（熱処理工程：ベーキング）
ガス条件 Ｏ２ガス／Ｎ２ガス、又はＮ２ガス
処理室の圧力 １．３Ｔｏｒｒ（１７３Ｐａ）
処理中のウェハ温度 ２５０℃（ステージ温度）
（熱処理工程：ラジカルアッシング工程）
ガス条件 Ｏ２ガス／Ｎ２ガス
処理室の圧力 １．３Ｔｏｒｒ
処理中のウェハ温度 ５０～３００℃（ステージ温度）
プラズマ源 ＩＣＰ
（熱処理工程：プラズマアッシング工程）
ガス条件 Ｏ２ガス
処理室の圧力 ４００ｍＴｏｒｒ（５３．３Ｐａ）
処理中のウェハ温度 －３０～５０℃（ステージ温度）
第１の高周波 ４０Ｍ～１００ＭＨｚ、１．５ｋＷ、連続波
［低温エッチング］
低温エッチングの特徴について、図７を参照して説明する。図７は、横軸の基板温度に対して、縦軸に、エッチング対象膜３００（酸化シリコン層３００ａと窒化シリコン層３００ｂの積層膜）のエッチングレート（図７（ａ））、及びマスク選択比（図７（ｂ））を示す図である。マスク選択比は、マスク３０１のエッチングレートに対するエッチング対象膜３００のエッチングレートの比である。
図７（ａ）及び（ｂ）に示すように、エッチング対象膜３００のエッチングレート及びマスク選択比は、基板温度を低温領域（例えば０℃以下）に制御する低温エッチングにより向上させることができる。エッチングレートについては、酸化シリコン層３００ａと窒化シリコン層３００ｂのそれぞれのエッチングレートが増加する。
しかし、低温エッチングでは、基板温度を０℃以下の低温に制御するため、次の熱処理工程（アッシング工程）においてエッチング工程時との温度差が大きく、処理室内を高温にするまでに時間がかかりスループットが低下する課題がある。
また、エッチング工程においてエッチング対象膜３００の下地層にシリコン層３０２を使用している場合（図４（ａ）参照）のラジカルの輸送に関する課題がある。例えば、設定条件（処理室内の圧力＝３０ｍＴ（４．０Ｐａ）、基板温度≦０℃）で下地層がシリコン層３０２の場合、エッチング時に発生するＳｉ－Ｆ系ガスは気化し、ホールＨの底部までＣＦ系のプリカーサを供給できない。その結果、ホールＨの底部にＣを含む保護膜が堆積せず、シリコン層３０２が削られてしまい、下地選択比が確保できない。下地選択比は、下地層（例えばシリコン層３０２）のエッチングレートに対するエッチング対象膜３００のエッチングレートの比である。
下地選択比を確保するために、図５又は図６のステップＳ２のメインエッチング工程の後にオーバーエッチング工程を実行し、基板温度を上げて、ホールＨの底部までカーボンのラジカルを到達させる手法が用いられる場合がある。しかし、オーバーエッチング工程では基板温度を０℃以上に制御するため、低温エッチングで得られるエッチングレートよりも低いエッチングレートになり、スループットが低下し、生産性が下がる。
そこで、本実施形態に係る膜構造では、図４（ａ）に示すように、マスク３０１に形成されたホールＨの下方に下地層としてタングステン層３０３を配置する。これにより、エッチング工程において低温エッチングを行い、エッチング対象膜３００を高いエッチングレートでエッチングする。そして、エッチング対象膜３００のホールＨの底部に下地層が露出したときに、シリコン層３０２ではなく、図４（ｂ）に示すように、タングステン層３０３が露出することで、ホールＨの底部でシリコン層３０２が削られてしまうことを回避できる。
エッチング対象膜３００のホールＨの底部にタングステン層３０３が露出すると、タングステン層３０３が削られる。図８は、ＷＦ５、ＷＦ６、ＷＯＦ４の温度に対する蒸気圧曲線を示す図である。
蒸気圧曲線に示すように、例えば４０℃以下のある温度におけるＷＦ５、ＷＦ６、ＷＯＦ４の曲線により定義される蒸気圧よりも低い蒸気圧にあるとき、ＷＦ５、ＷＦ６、ＷＯＦ４は気化しない。下地層としてタングステン等の下地選択比の高い材料を選ぶと、ホールＨの底部にカーボンのラジカルを供給しなくても、タングステンの反応生成物３０４（図４（ｂ）参照）が気化し難いため、反応生成物３０４により下地選択比を確保できる。
例えば、上記設定条件（処理室内の圧力＝３０ｍＴ（４．０Ｐａ）、基板温度≦４０℃）では、ＷＦ５及びＷＯＦ４は気化せず、タングステン層３０３等のタングステン含有層上に堆積する。図４（ｂ）の例では、タングステン層３０３の上部及びエッチング対象膜３００の側壁に、タングステンを含む反応生成物３０４が堆積している。
この状態で、熱処理（ラジカルアッシング及びプラズマアッシングを含む）を行った。図９（ｂ）は、低温エッチング後に熱処理を行った後、フッ酸洗浄を行った。この場合、エッチング対象膜３００の側壁等にタングステンの反応生成物が酸化したタングステン含有の酸化膜３０６が発生した。タングステン含有の酸化膜３０６は、フッ酸洗浄の前に熱処理を行うことで、フッ酸洗浄では除去できない物質に変化したものであることがわかった。
これと比較して、図９（ａ）は、低温エッチング後に熱処理を行わずにフッ酸洗浄（ＨＦ洗浄）を行った場合の結果である。この場合、エッチング対象膜３００の側壁等にタングステンを含む反応生成物３０４は存在しない。なお、いずれの場合も、フッ酸洗浄は、基板Ｗを大気に暴露した後に行った。
以上から、タングステンを含む反応生成物３０４は、熱処理工程において安定したタングステン含有の酸化膜（ＷＯｘ）となり、フッ酸洗浄によっても除去できない膜となったことがわかった。なお、エッチング工程中に生成されたケイフッ化アンモニウムの反応生成物３０５は、フッ酸洗浄により除去された。
また、図９（ｂ）に示すように、フッ酸洗浄後、タングステン含有の酸化膜３０６は、酸化シリコン層３００ａの側壁に残っており、窒化シリコン層３００ｂの側壁には残っていなかった。
窒化シリコン層３００ｂの側壁にタングステン含有の酸化膜３０６がない理由としては、窒化シリコン層３００ｂ上のタングステンの酸化膜は、窒化シリコン層３００ｂ上に形成されたケイフッ化アンモニウム上に付着する。よって、フッ酸洗浄時にケイフッ化アンモニウムがフッ酸で剥がれる際、タングステン含有の酸化膜３０６も一緒に剥がれて除去されたと考えられる。また、熱処理に酸素ガスを使用しない場合、窒化シリコン層３００ｂに付着するタングステンを含む反応生成物３０４は酸化されていない。よって、熱処理に酸素ガスを使用しない場合、窒化シリコン層３００ｂ上にタングステン含有の酸化膜３０６は形成されない。
一方、酸化シリコン層３００ａの側壁に付着したタングステン含有の酸化膜３０６は、酸化シリコン層３００ａとタングステンを含む反応生成物３０４とが熱処理中に反応したものと考えられる。
タングステンの反応生成物３０４が酸化し、タングステン含有の酸化膜３０６が形成される際に使用される酸素の供給源としては２つが考えられる。１つ目は、酸化シリコン層３００ａであり、２つ目は酸素ガスである。すなわち、エッチング対象膜３００は、酸化シリコン層３００ａを一例とするシリコン酸素含有膜を有するため、タングステンの反応生成物を酸化させる酸素Ｏは、タングステン含有の酸化膜３０６が堆積しているシリコン酸素含有膜から供給してもよい。また、酸素含有ガスを処理容器内に供給することで、タングステンの反応生成物を酸化させる酸素Ｏを酸素含有ガスから供給してもよい。
以上に説明した、低温エッチング時に発生するタングステン含有の反応生成物からタングステン含有の酸化膜３０６を形成させずに、タングステン含有の反応生成物を除去する基板処理及び基板の温度制御について、図１０および図１１を参照しながら説明する。図１０は、実施形態に係る有機膜のマスク３０１の代用として、有機レジスト塗布膜にアッシング処理を行った時のアッシングレートと、基板Ｗの温度との関係を示す図である。図１１は、実施形態に係る基板Ｗに熱処理を行った後、基板Ｗ上の残渣の有無を示す図である。
図１０は、上述したエッチング工程の条件、ラジカルアッシング工程の条件、プラズマアッシング工程の条件に基づき、エッチング工程の後にラジカルアッシング工程及びプラズマアッシング工程を行ったときの基板温度に対するアッシングレートを示す。ラジカルアッシング工程及びプラズマアッシング工程を行ったときの基板の制御温度は異なることがわかる。
ラジカルアッシングの場合、イオンのエネルギーを有しないため、温度が高い、すなわち熱エネルギーが高いと酸素と有機膜のマスクが反応し、気化する。よって、アッシングレートは温度依存性が高く、温度が高いほどアッシングレートが高くなる。
一方、温度を低くするとアッシングレートは低下し、約９０℃でアッシングレートが０に近づく。このため、基板温度が、約９０℃より低い温度では有機膜のマスクを完全に除去できない。よって、ラジカルアッシングでは、有機膜のマスクを完全に除去可能な約９０℃よりも高い温度に基板温度を制御する。
図１１は、上述したエッチング工程の条件、ラジカルアッシング工程の条件、プラズマアッシング工程の条件に基づき、基板Ｗに対してエッチング工程の後にラジカルアッシング工程及びプラズマアッシング工程を行ったのち、基板Ｗのウェハ温度（基板温度）に対する基板Ｗ上のタングステン含有物の残渣の有無、ケイフッ化アンモニウムの残渣の有無、およびＣＦポリマーの残渣の有無を示す。
ラジカルアッシングの場合、ウェハ温度が１１５℃より高い場合、基板Ｗ上にタングステン含有物の残渣（Ｗ残渣）が見られる。これより、約１１５℃以上では、安定したタングステンの酸化膜ができると考えられる。よって、ラジカルアッシング時の基板温度は、約１１５℃よりも低く制御する。したがって、ラジカルアッシングの場合、タングステンの酸化膜を形成せず、有機膜のマスクを完全に除去するために、基板温度を約９０℃～約１１５℃の範囲に制御することが好ましい。
つまり、タングステンを一例とする遷移金属を含む第１の反応生成物は、エッチング工程で生成される。第１の反応生成物が酸素Ｏと反応して、タングステンの酸化膜を一例とする酸化金属を形成する温度より低い値を第１の温度としたとき、熱処理工程は、基板Ｗの所望の温度（基板温度）を、第１の温度より低く設定する。第１の温度の一例は、安定したタングステンの酸化膜ができる約１１５℃温度である。加えて、第１の温度は、更に、エッチング対象膜３００が熱により変形又は変質する温度より低い値であることが好ましい。
プラズマアッシングの場合、ラジカルに加えてイオンのエネルギーによりアッシングが実行されるため、ラジカルアッシング時の基板温度よりも低い基板温度でもアッシングレートが確保できる。しかしながら、ウェハ温度が６０℃より低い場合、ケイフッ化アンモニウム（ＡＦＳ）に起因する残渣が見られる。ケイフッ化アンモニウム（ＡＦＳ）の分解温度が約６０℃である。よって、プラズマアッシングの場合、タングステンの酸化膜を形成せず、ケイフッ化アンモニウムを除去するために、基板温度を約６０℃～約１１５℃の範囲に制御することが好ましい。
つまり、ケイフッ化アンモニウムを一例とするケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む第２の反応生成物は、エッチング工程で生成される。第２の反応生成物が加熱分解される温度以上の値を第２の温度としたとき、熱処理工程は、基板Ｗの所望の温度（基板温度）を、第２の温度以上に設定し、第２の反応生成物を除去してもよい。第２の温度の一例は、ケイフッ化アンモニウム（ＡＦＳ）の分解温度である約６０℃である。エッチング対象膜に堆積する第２の反応生成物は、ケイフッ化アンモニウムを含む。
ラジカルアッシングの場合、ウェハ温度が９０℃より低い場合、ＣＦポリマーの残渣が見られる。プラズマアッシングの場合、ウェハ温度による傾向はなく、ＣＦポリマーの残渣は見られない。これは、アッシングレートの傾向と一致する。すなわち、有機膜のマスクを除去可能な温度に設定することによって、ＣＦポリマーも除去可能となる。ただし、エッチング工程のプロセス条件が変わればアッシング工程においてＣＦポリマーを除去できる温度も変化するため、ＣＦポリマーを除去可能な温度と有機膜のマスクを除去可能な温度が一致することに限定されるものではない。
以上に説明したように、アッシング時にはアッシングレートを高くしたいため、できるだけ高い温度に基板温度を制御したいが、タングステンの酸化膜が形成されると、フッ酸洗浄によっても除去できない。このため、基板Ｗの温度の上限値は、約１１５℃に制御する必要がある。
次に、低温エッチングではケイフッ化アンモニウムが残り易いため、ケイフッ化アンモニウムを完全に除去するために、プラズマアッシング時には基板温度の下限値は、約６０℃に制御することが好ましい。
更に、ラジカルアッシングの場合、有機膜のマスクを完全に除去するために、ラジカルアッシング時には基板Ｗ温度の下限値は、約９０℃に制御することが好ましい。
［変形例］
なお、エッチング工程で生成され、エッチング対象膜３００に堆積する、窒素Ｎと水素Ｈとハロゲンとが含まれる第２の反応生成物が加熱分解される温度以上の値を第２の温度としたとき、熱処理工程は、基板Ｗ温度を、第２の温度以上に設定してもよい。これにより、第２の反応生成物を除去することができる。
また、エッチング工程で発生する反応生成物であるＣＦポリマーが除去できる温度は、マスク除去温度と同じ約９０℃であると考えてよい。よって、基板温度を約９０℃以上に制御することで、ＣＦポリマーを一例とする炭素Ｃとフッ素Ｆとが含まれる第３の反応生成物を除去できる。ただし、エッチング工程のプロセス条件が変わればアッシング工程においてＣＦポリマーを除去できる温度も変化するため、基板温度をＣＦポリマーを除去できる温度に設定することが好ましい。
つまり、アッシング工程によってＣＦポリマー等の第３の反応生成物が除去可能となる温度以上の値を第３の温度としたとき、アッシング工程は、基板温度を、第３の温度以上に設定し、第３の反応生成物を除去してもよい。
マスクが有機膜であるとき、アッシング工程は、有機膜を除去してもよい。第３の温度は、アッシングする工程によって有機膜が除去可能となる温度以上の値であってもよい。
エッチング工程は、基板温度を、遷移金属のハロゲン化物の蒸気圧曲線が示す温度より低い値に設定してもよい。
さらに、下地層にタングステンを使用した場合に限られず、マスクにタングステンを使用する場合にも、基板温度を図１０に示すラジカルアッシング又はプラズマアッシングに応じて設定することで、上記に説明した効果と同様の効果を得ることができる。
エッチング工程は、エッチング対象膜３００がケイ素Ｓｉを含有する場合、窒素Ｎ、水素Ｈ、及びフッ素Ｆを含有するガスのプラズマによってエッチング対象膜３００のエッチングを行ってもよい。
エッチング工程は、エッチング対象膜３００が窒化ケイ素ＳｉＮを含有する場合、水素Ｈ、及びフッ素Ｆを含有するガスのプラズマによってエッチング対象膜３００のエッチングを行ってもよい。
エッチング工程と熱処理工程とは、基板Ｗを大気に曝露することなく実行する。熱処理工程においてケイフッ化アンモニウムを除去した後は、基板Ｗが大気に暴露されてもよい。つまり熱処理工程の後に行うアッシング工程やフッ酸洗浄では、基板Ｗが大気に暴露されてもよい。
ラジカルアッシング工程を行う基板処理装置とプラズマアッシング工程を行う基板処理装置とが別の装置の場合、ラジカルアッシング工程を行う基板処理装置では、基板Ｗ温度の上限値を約１１５℃に制御すれば下限値は問わない。これにより、タングステン含有の酸化膜が形成されず、タングステンの反応生成物を除去できる。また、プラズマアッシング工程を行う基板処理装置では、ケイフッ化アンモニウムを残さないために、基板Ｗ温度の下限値を約６０℃に制御すれば上限値は問わない。
ラジカルアッシング工程を行う基板処理装置とプラズマアッシング工程を行う基板処理装置とが同一の装置の場合、基板温度を約６０℃～約１１５℃の範囲の温度に制御する。
なお、メインエッチング工程で形成されるホールＨ等のエッチング形状に対して、酸素ラジカルアッシング又は酸素プラズマアッシングを行うと、エッチング対象膜３００上のマスク３０１を除去できる。マスク３０１の除去後に測定した、エッチング対象膜３００のホールＨの最も広がった位置のＣＤ（Ｂｏｗ ＣＤ）とホールＨの底部のＣＤ（ＢＴＭ ＣＤ）は、アッシング前後でほぼ変わらなかった。よって、酸素ラジカルアッシング又は酸素プラズマアッシングによりエッチング形状に影響は生じない。
なお、基板処理システム１において同一システム上（Ｉｎ－Ｓｙｓｔｅｍ）でエッチング処理及び熱処理を行うことに限られず、同一処理室（Ｉｎ－ｓｉｔｕ）でエッチング処理及び熱処理を行ってもよい。なお、熱処理を行う処理室は、ステージにヒーターを有し、ステージを高温にして基板を熱処理する。熱処理は、ヒーターを有するステージを持つ処理室又はロードロック室の少なくともいずれかにて行われてもよい。熱処理は、搬送機構２１の基板を保持するアームにヒーターを搭載した真空搬送室２２０にて行われてもよい。また、ランプ等の輻射熱や赤外線加熱などによって基板Ｗを熱処理してもよい。
以上に説明したように、本実施形態の基板処理方法及び基板処理装置によれば、エッチング工程により堆積した遷移金属を含む反応生成物を除去することができる。
今回開示された実施形態に係る基板処理方法及び基板処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の基板処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
１ 基板処理システム
２，３ 基板処理装置
１０ 処理容器
１０１ 処理容器
１０２ 上部天板
１０３ アンテナ室
１０４ 処理室
１１１ イオントラップ
１３０ 制御部
２１１～２１４ 処理室
２２０ 真空搬送室
２３１，２３２ ロードロック室
２４０ 大気搬送室
２５１～２５３ ロードポート
２６１～２６８ ゲートバルブ
２７０ 制御部
３００ エッチング対象膜
３００ａ 酸化シリコン層
３００ｂ 窒化シリコン層
３０１ マスク
３０３ タングステン層
３０５ ケイフッ化アンモニウムの反応生成物
３０６ タングステンの酸化膜
ＳＴ ステージ

Claims (21)

  1. エッチング対象膜と、前記エッチング対象膜の下層に配置された下地層と、前記エッチング対象膜の上層に配置されたマスクとを少なくとも有する積層膜が形成された基板を準備する工程と、
    プラズマによって前記マスクを通じて前記エッチング対象膜をエッチングする工程と、
    前記エッチングする工程の後、基板を所望の温度で熱処理する工程と、
    を有し、
    前記マスクと前記下地層の少なくとも一方は遷移金属を含有する、
    基板処理方法。
  2. 前記エッチングする工程で生成され、前記エッチング対象膜及び前記マスクの少なくともいずれかに堆積する、前記遷移金属を含む第１の反応生成物が酸素Ｏと反応して酸化金属を形成する温度より低い値を第１の温度としたとき、
    前記熱処理する工程は、前記基板の所望の温度を、前記第１の温度より低く設定する、
    請求項１に記載の基板処理方法。
  3. 前記エッチングする工程で生成され、前記エッチング対象膜に堆積する、ケイ素Ｓｉと窒素Ｎとフッ素Ｆとを含む第２の反応生成物が加熱分解される温度以上の値を第２の温度としたとき、
    前記熱処理する工程は、前記基板の所望の温度を、前記第２の温度以上に設定し、前記第２の反応生成物を除去する、
    請求項１又は２に記載の基板処理方法。
  4. 前記エッチング対象膜に堆積する第２の反応生成物は、ケイフッ化アンモニウムを含む、
    請求項３に記載の基板処理方法。
  5. 前記エッチングする工程は、
    前記エッチング対象膜がケイ素Ｓｉを含有するときに、窒素Ｎ、水素Ｈ、及びフッ素Ｆを含有するガスのプラズマによって前記エッチング対象膜のエッチングを行う、
    請求項１～４のいずれか一項に記載の基板処理方法。
  6. 前記エッチングする工程は、
    前記エッチング対象膜が窒化ケイ素ＳｉＮを含有する場合、水素Ｈ、及びフッ素Ｆを含有するガスのプラズマによって前記エッチング対象膜のエッチングを行う、
    請求項１～５のいずれか一項に記載の基板処理方法。
  7. 前記エッチングする工程で生成され、前記エッチング対象膜に堆積する、窒素Ｎと水素Ｈとハロゲンとが含まれる第２の反応生成物が加熱分解される温度以上の値を第２の温度としたとき、
    前記熱処理する工程は、前記基板の所望の温度を、前記第２の温度以上に設定し、前記第２の反応生成物を除去する、
    請求項１又は２に記載の基板処理方法。
  8. 前記エッチング対象膜に堆積する前記第２の反応生成物は、ハロゲン化アンモニウムである、
    請求項７に記載の基板処理方法。
  9. 前記エッチング対象膜に堆積する前記第２の反応生成物は、エッチングする工程で生成されるアンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウムの少なくとも一つが含まれる、
    請求項７又は８に記載の基板処理方法。
  10. 前記エッチング対象膜は、シリコン酸素含有膜を有し、
    前記酸素Ｏは、前記第１の反応生成物が堆積している前記エッチング対象膜のうち前記シリコン酸素含有膜から供給される、
    請求項２に記載の基板処理方法。
  11. 前記基板を準備する処理容器内に酸素含有ガスを供給する工程を有し、
    前記酸素Ｏは前記酸素含有ガスから供給される、
    請求項２又は１０に記載の基板処理方法。
  12. 前記熱処理する工程は、プラズマを用いながら前記基板をアッシングする工程を含む、
    請求項１～１１のいずれか一項に記載の基板処理方法。
  13. 前記アッシングする工程は、前記エッチングする工程において生成される炭素Ｃとフッ素Ｆとが含まれる第３の反応生成物を除去する、
    請求項１２に記載の基板処理方法。
  14. 前記アッシングする工程によって前記第３の反応生成物が除去可能となる温度以上の値を第３の温度としたとき、
    前記アッシングする工程は、前記基板の所望の温度を、前記第３の温度以上に設定し、前記第３の反応生成物を除去する、
    請求項１３に記載の基板処理方法。
  15. 前記第３の温度は、前記アッシングする工程によって有機膜が除去可能となる温度以上の値である、
    請求項１４に記載の基板処理方法。
  16. 前記マスクが有機膜であるとき、前記アッシングする工程は、前記有機膜を除去する、
    請求項１２～１５のいずれか一項に記載の基板処理方法。
  17. 前記第１の温度は、更に、前記エッチング対象膜が熱により変形又は変質する温度より低い値である
    請求項２、１０、１１のいずれか一項に記載の基板処理方法。
  18. 前記エッチングする工程と前記熱処理する工程とは、
    前記基板を大気に曝露することなく実行される、
    請求項１～１７のいずれか一項に記載の基板処理方法。
  19. 前記エッチングする工程は、
    基板の所望の温度を、前記遷移金属のハロゲン化物の蒸気圧曲線が示す温度より低い値に設定する、
    請求項１～１８のいずれか一項に記載の基板処理方法。
  20. 前記遷移金属は、タングステン（Ｗ）である
    請求項１～１９のいずれか一項に記載の基板処理方法。
  21. 処理容器と、基板を載置するステージと、制御部と、を有する基板処理装置であって、
    前記制御部は、
    エッチング対象膜と、前記エッチング対象膜の下層に配置された下地層と、前記エッチング対象膜の上層に配置されたマスクとを少なくとも有する積層膜が形成された基板を準備する工程と、
    プラズマによって前記マスクを通じて前記エッチング対象膜をエッチングする工程と、
    前記エッチングする工程の後、基板を所望の温度で熱処理する工程と、
    を制御し、
    前記マスクと前記下地層の少なくとも一方は遷移金属を含有する、
    基板処理装置。
JP2020215422A 2020-12-24 2020-12-24 基板処理方法及び基板処理装置 Pending JP2022101060A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020215422A JP2022101060A (ja) 2020-12-24 2020-12-24 基板処理方法及び基板処理装置
TW110146298A TW202230511A (zh) 2020-12-24 2021-12-10 基板處理方法及基板處理裝置
CN202180085064.4A CN116635981A (zh) 2020-12-24 2021-12-21 基板处理方法和基板处理装置
KR1020237023797A KR20230124008A (ko) 2020-12-24 2021-12-21 기판 처리 방법 및 기판 처리 장치
PCT/JP2021/047372 WO2022138655A1 (ja) 2020-12-24 2021-12-21 基板処理方法及び基板処理装置
US18/213,700 US20230335409A1 (en) 2020-12-24 2023-06-23 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020215422A JP2022101060A (ja) 2020-12-24 2020-12-24 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2022101060A true JP2022101060A (ja) 2022-07-06

Family

ID=82159780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020215422A Pending JP2022101060A (ja) 2020-12-24 2020-12-24 基板処理方法及び基板処理装置

Country Status (6)

Country Link
US (1) US20230335409A1 (ja)
JP (1) JP2022101060A (ja)
KR (1) KR20230124008A (ja)
CN (1) CN116635981A (ja)
TW (1) TW202230511A (ja)
WO (1) WO2022138655A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117373915B (zh) * 2023-12-08 2024-04-05 合肥晶合集成电路股份有限公司 半导体结构减薄方法及结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11323394A (ja) * 1998-05-14 1999-11-26 Texas Instr Japan Ltd 半導体素子製造用洗浄剤及びそれを用いた半導体素子の製造方法
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
JP2020115498A (ja) * 2019-01-17 2020-07-30 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
US20230335409A1 (en) 2023-10-19
KR20230124008A (ko) 2023-08-24
WO2022138655A1 (ja) 2022-06-30
CN116635981A (zh) 2023-08-22
TW202230511A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
US20020036066A1 (en) Method and apparatus for processing substrates
JP7022651B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
EP0809283A2 (en) Method of treating wafers
CN112640041A (zh) 从室清除SnO2膜的方法
CN111463123B (zh) 蚀刻膜的方法
KR20160041778A (ko) 피처리체를 처리하는 방법
KR20100009625A (ko) 규소 화합물 형성 방법 및 이의 시스템
WO2003026004A1 (fr) Procede de traitement au plasma
TW201933471A (zh) 電漿處理裝置
TWI389737B (zh) Purification method of conductive substrate surface of semiconductor substrate
JP2021082701A (ja) 膜をエッチングする方法及びプラズマ処理装置
US8992689B2 (en) Method for removing halogen-containing residues from substrate
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US11651971B2 (en) Etching method, substrate processing apparatus, and substrate processing system
US11631590B2 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
JP2023551182A (ja) 堆積残留物制御のためのシステム及び方法
TW202230510A (zh) 基板處理方法
CN109494153B (zh) 处理被加工物的方法
US11404282B2 (en) Method of etching film and plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910