JPWO2018193759A1 - 抵抗変化素子の製造方法及び抵抗変化素子 - Google Patents

抵抗変化素子の製造方法及び抵抗変化素子 Download PDF

Info

Publication number
JPWO2018193759A1
JPWO2018193759A1 JP2019513269A JP2019513269A JPWO2018193759A1 JP WO2018193759 A1 JPWO2018193759 A1 JP WO2018193759A1 JP 2019513269 A JP2019513269 A JP 2019513269A JP 2019513269 A JP2019513269 A JP 2019513269A JP WO2018193759 A1 JPWO2018193759 A1 JP WO2018193759A1
Authority
JP
Japan
Prior art keywords
electrode layer
metal oxide
layer
titanium nitride
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019513269A
Other languages
English (en)
Other versions
JP6825085B2 (ja
Inventor
有典 宮口
武人 神保
峻 真仁田
俊平 太田
炯祐 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2018193759A1 publication Critical patent/JPWO2018193759A1/ja
Application granted granted Critical
Publication of JP6825085B2 publication Critical patent/JP6825085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Abstract

【課題】低コストで電気特性に優れた抵抗変化素子の製造。【解決手段】抵抗変化素子の製造方法は、基板上に第１窒化チタン電極層を形成することを含む。上記第１窒化チタン電極層の上には、第１抵抗率を有する第１金属酸化物層が形成される。上記第１金属酸化物層の上に、上記第１抵抗率とは異なる第２抵抗率を有する第２金属酸化物層が形成される。上記基板にバイアス電圧を印加しながら、上記第２金属酸化物層の上に第２窒化チタン電極層がスパッタリング法によって形成される。

Description

本発明は、抵抗変化素子の製造方法及び抵抗変化素子に関する。
半導体メモリには、ＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリとフラッシュメモリ等の不揮発性メモリがある。不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリが主流であるが、２０ｎｍ以降のデザインルールでは微細化の限界とされており、さらに微細化が可能なデバイスとして、ＲｅＲＡＭ（Resistance RAM）が注目されている。
従来のＲｅＲＡＭは、所望の抵抗値を有する金属酸化物層を上部及び下部白金（Ｐｔ）電極層で挟んだ構造であり、上部電極層に電圧を印加し、金属酸化物層の抵抗を変化させることでメモリスイッチングを行う（例えば、特許文献１参照）。
特開２０１３−２０７１３０号公報
しかしながら、電極層の材料として用いられるＰｔは高価な金属であるため、抵抗変化素子のコストを下げ生産性を向上させるためには、低コストで電気特性に優れた電極材料の開発が必要とされている。
以上のような事情に鑑み、本発明の目的は、低コストで電気特性に優れた抵抗変化素子の製造方法及び抵抗変化素子を提供することにある。
上記目的を達成するため、本発明の一形態に係る抵抗変化素子の製造方法は、基板上に第１窒化チタン電極層を形成することを含む。上記第１窒化チタン電極層の上には、第１抵抗率を有する第１金属酸化物層が形成される。上記第１金属酸化物層の上に、上記第１抵抗率とは異なる第２抵抗率を有する第２金属酸化物層が形成される。上記基板にバイアス電圧を印加しながら、上記第２金属酸化物層の上に第２窒化チタン電極層がスパッタリング法によって形成される。
このような抵抗変化素子の製造方法によれば、上記基板にバイアス電圧を印加しながら、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記の抵抗変化素子の製造方法においては、上記第２窒化チタン電極層を形成する工程は、上記基板に０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下のバイアス電力を印加することを含んでもよい。
このような抵抗変化素子の製造方法によれば、上記基板に０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下のバイアス電圧を印加しながら、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記の抵抗変化素子の製造方法においては、上記第２金属酸化物層を３ｎｍ以上１１ｎｍ以下の膜厚で形成する工程を含んでもよい。
このような抵抗変化素子の製造方法によれば、上記第２金属酸化物層が３ｎｍ以上１１ｎｍ以下の膜厚で形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記の抵抗変化素子の製造方法においては、上記第２窒化チタン電極層を形成する工程は、スパッタリングガスとして希ガスと窒素ガスとの混合ガスを用い、上記混合ガスの全流量に対する上記窒素ガスの流量は、１０％以上１００％以下であることを含んでもよい。
このような抵抗変化素子の製造方法によれば、上記基板にバイアス電圧を印加しながら、上記混合ガスの全流量に対する上記窒素ガスの流量が１０％以上１００％以下に調整され、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記の抵抗変化素子の製造方法においては、上記第２窒化チタン電極層を形成する工程は、上記基板の温度を２０℃以上３２０℃以下に調整することを含んでもよい。
このような抵抗変化素子の製造方法によれば、上記基板にバイアス電圧を印加しながら、上記基板の温度が２０℃以上３２０℃以下に調整されるので、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記の抵抗変化素子の製造方法においては、上記混合ガスの圧力を０．１Ｐａ以上１Ｐａ以下に調整してもよい。
このような抵抗変化素子の製造方法によれば、上記基板にバイアス電圧を印加しながら、上記混合ガスの圧力が０．１Ｐａ以上１Ｐａ以下に調整され、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
上記目的を達成するため、本発明の一形態に係る抵抗変化素子は、第１窒化チタン電極層と、第２窒化チタン電極層と、酸化物半導体層とを具備する。上記酸化物半導体層は、上記第１窒化チタン電極層と上記第２窒化チタン電極層との間に設けられる。上記酸化物半導体層は、第１抵抗率を有する第１金属酸化物層と、上記第１抵抗率とは異なる第２抵抗率を有する第２金属酸化物層とを有する。上記第２金属酸化物層は、上記第１金属酸化物層と上記第２窒化チタン電極層との間に設けられる。上記第２窒化チタン電極層は、４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下の密度を有する。
このような抵抗変化素子の製造方法によれば、上記第２金属酸化物層の上に高密度の第２窒化チタン電極層が形成されるので、低コストで電気特性に優れた抵抗変化素子が形成される。
以上述べたように、本発明によれば、低コストで電気特性に優れた抵抗変化素子の製造方法及び抵抗変化素子が提供される。
本実施形態に係る抵抗変化素子の構成を示す概略断面図である。 比較例に係る抵抗変化素子において、上部電極層及び下部電極層にＴｉＮを用いた場合の電流−電圧特性のグラフ図である。 本実施形態に係る抵抗変化素子の電流−電圧特性のグラフ図である。 ＲＦバイアス電力と窒化チタン電極層の密度との関係を示すグラフ図である。 混合ガス流量に対する窒素ガス流量の割合と窒化チタン電極層の密度との関係を示すグラフ図である。 基板温度と窒化チタン電極層の密度との関係を示すグラフ図である。 第２金属酸化物層の膜厚と、上部電極層としてＴｉＮを形成する際のＲＦバイアス電力との電気特性の相関を示す表図である。
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。
図１は、本実施形態に係る抵抗変化素子の構成を示す概略断面図である。
図１に示す抵抗変化素子１は、基板２と、下部電極層３（第１窒化チタン電極層）と、酸化物半導体層４と、上部電極層５（第２窒化チタン電極層）とを具備する。
基板２としては、典型的にはシリコンウェーハ等の半導体基板が用いられるが、これに
限られず、ガラス基板等の絶縁性セラミックス基板が用いられてもよい。
酸化物半導体層４は、下部電極層３と上部電極層５との間に設けられる。酸化物半導体層４は、第１金属酸化物層４１と、第２金属酸化物層４２とを有する。第１金属酸化物層４１及び第２金属酸化物層４２は、それぞれ同種の材料で構成されているが、異種の材料で構成されてもよい。第１金属酸化物層４１の抵抗率（第１抵抗率）は、第２金属酸化物層４２の抵抗率（第２抵抗率）と異なる。
第１金属酸化物層４１及び第２金属酸化物層４２のうち、一方は、化学量論組成に近い酸化物材料（以下「化学量論組成材料」ともいう。）で構成され、他方は、酸素欠損を多数含む酸化物材料（以下「酸素欠損材料」ともいう。）で構成される。本実施形態では、第１金属酸化物層４１が酸素欠損材料で構成され、第２金属酸化物層４２が化学量論組成材料で構成される。
第１金属酸化物層４１は、下部電極層３上に形成され、タンタル（Ｔａ）及び酸素（Ｏ）を含む。例えば、第１金属酸化物層４１は、本実施形態では酸化タンタル（ＴａＯｘ）で形成される。第１金属酸化物層４１に用いられる酸化タンタルは、第２金属酸化物層４２を形成する酸化タンタルよりも酸化度が低く、その抵抗率は、例えば１Ω・ｃｍよりも大きく、１×１０６Ω・ｃｍ以下である。
第１金属酸化物層４１を構成する材料は上記に限られず、例えば、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化イットリウム（ＹＯｘ）、酸化チタン（ＴｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ケイ素（ＳｉＯｘ）、酸化鉄（ＦｅＯｘ）、酸化ニッケル（ＮｉＯｘ）、酸化コバルト（ＣｏＯｘ）、酸化マンガン（ＭｎＯｘ）、酸化錫（ＳｎＯｘ）、酸化亜鉛（ＺｎＯｘ）、酸化バナジウム（ＶＯｘ）、酸化タングステン（ＷＯｘ）、酸化銅（ＣｕＯｘ）、Ｐｒ（Ｃａ，Ｍｎ）Ｏ３、ＬａＡｌＯ３、ＳｒＴｉＯ３、Ｌａ（Ｓｒ，Ｍｎ）Ｏ３等の二元系あるいは三元系以上の酸化物材料が用いられる。
第２金属酸化物層４２は、第１金属酸化物層４１の上に形成され、タンタル（Ｔａ）及び酸素（Ｏ）を含む。例えば、本実施形態では、第２金属酸化物層４２は、酸化タンタル（Ｔａ２Ｏ５）で形成される。第２金属酸化物層４２に用いられる酸化タンタルは、化学量論組成あるいはそれに近い組成を有し、例えば、１×１０６（１Ｅ＋０６）Ω・ｃｍより大きい抵抗率を有する。第２金属酸化物層４２を構成する材料はこれに限られず、上述したような二元系あるいは三元系以上の酸化物材料が適用可能である。
第１金属酸化物層４１及び第２金属酸化物層４２は、例えば、酸素との反応性スパッタリング法によって形成することができる。本実施形態では、酸素が導入された真空チャンバにおいて金属（Ｔａ）ターゲットをスパッタすることで、酸化タンタルからなる金属酸化物層４１，４２を基板２（下部電極層３）上に順次形成する。各金属酸化物層４１，４２の酸化度は、真空チャンバに導入される酸素の流量（分圧）によって制御される。
第２金属酸化物層４２は、第１金属酸化物層４１よりも酸化度が高いため、第２金属酸化物層４２の抵抗率は、第１金属酸化物層４１の抵抗率よりも高い。ここで、上部電極層５に負電圧、下部電極層３に正電圧を印加すると、高抵抗（高酸素密度）である第２金属酸化物層４２中の酸素イオン（Ｏ２−）が低抵抗である第１金属酸化物層４１中に拡散し、第２金属酸化物層４２の抵抗が低下する。この状態が低抵抗状態である。
一方、低抵抗状態から、下部電極層３と上部電極層５とに印加した電圧を反転させて、下部電極層３に負電圧、上部電極層５に正電圧を印加すると、第１金属酸化物層４１から第２金属酸化物層４２へ酸素イオンが拡散し、再び第２金属酸化物層４２の酸化度が高まり、抵抗が高くなる。この状態が高抵抗状態である。
上述のように、酸化物半導体層４は、下部電極層３と上部電極層５との間の電圧を制御することにより、低抵抗状態と高抵抗状態とを可逆的にスイッチングする。さらに、低抵抗状態及び高抵抗状態は、電圧が印加されていなくても保持されるため、高抵抗状態でデータの書き込み、低抵抗状態でデータの読出しというように、抵抗変化素子１は不揮発性メモリ素子として利用可能となる。
抵抗変化素子の上部電極層及び下部電極層には、耐腐食性が高く良導電性を有することからＰｔ等の貴金属が材料に用いられることがある。しかしながら、Ｐｔ等の貴金属は高価であり、またエッチング等の微細加工も難しく大量生産には向いていない。このため、抵抗変化素子のコストを下げ生産性を向上させるためには、低コストで電気特性が良好な電極層が必要となる。
一方、ＴｉＮは、Ｐｔ等の貴金属に比べて安価である。さらに、ＴｉＮは、エッチング等の微細加工も可能であり、大量生産に向いている。しかしながら、酸化物半導体層４は、酸素を含むため、電極層として貴金属以外の金属を用いた場合、電極層に酸化物半導体層４の酸素が拡散する場合がある。
図２は、比較例に係る抵抗変化素子において、上部電極層及び下部電極層にＴｉＮを用いた場合の電流−電圧特性のグラフ図である。図２には、抵抗変化素子に書き込みと消去とを行ったときの電流−電圧曲線が示されている。
ここで、図２の横軸は、上部電極層５に印加される電圧が示され、縦軸は、上部電極層５と下部電極層３との間に流れる電流値が示されている。電流値が低いことは、酸化物半導体層が高抵抗状態にあることを意味し、電流値が高いことは、酸化物半導体層が低抵抗状態にあることを意味する。
ＴｉＮを上部電極層としてスパッタリング法により成膜したところ、窒素プラズマによりＴｉＮ上部電極層と酸化物半導体層との界面に、絶縁性の高い膜（ＴｉＮＯ膜）が形成されることが分かっている。このような絶縁性の高い膜が形成される要因の一つとして、ＴｉＮ上部電極層の密度が充分に高くない場合に、ＴｉＮ上部電極層の粒界に酸素拡散がおきやすくなっていると考えられる。ここで、比較例では、スパッタリング中に基板２にバイアス電圧を印加せずに、ＴｉＮ上部電極層を形成している。
このような絶縁性の高い膜が形成された場合、抵抗変化素子として使用するには、高いスイッチング動作電圧を酸化物半導体層に印加し、絶縁破壊に類似する現象を生じさせる素子初期化処理（フォーミング）が必要となる。フォーミングによりフィラメントと呼ばれる電流パスが酸化物半導体層に生成することで、酸化物半導体層のスイッチ動作を発現させるものと考えられている。
しかし、絶縁性の高い膜が酸化物半導体層中に形成された場合、フォーミングによってフィラメントの大きさ、位置を適切に制御することができなくなるため、フォーミング電圧が高くなる場合がある。さらに、高いフォーミング電圧によって形成されたフィラメントは太くなる傾向があり、フォーミング動作後、酸化物半導体層の抵抗が低くなり、抵抗変化素子のオン・オフ比が良好にならない場合がある。例えば、図２の例では、初期状態（高抵抗状態）の酸化物半導体層にフォーミングを行ったときのフォーミング電圧が約２．５Ｖになっている。
一方、ＴｉＮ上部電極層の密度が高くなれば、ＴｉＮ上部電極層の粒界が減少または粒界が狭くなり、酸化物半導体層からＴｉＮ上部電極層への酸素拡散がおきにくくなると考えられる。そこで本発明者らは、ＴｉＮ上部電極層の密度を制御することにより、酸化物半導体層中の酸素がＴｉＮ上部電極層中に拡散し難い上部電極層５を見出した。
密度の高いＴｉＮ上部電極層を形成する方法としては、例えば、基板２にバイアス電圧を印加しながら、ＲＦスパッタリング法又はパルスＤＣスパッタリング法により形成する方法があげられる。各スパッタリング法におけるターゲットには、チタン（Ｔｉ）ターゲットが用いられ、反応性スパッタリング法により、第２金属酸化物層４２上にＴｉＮ上部電極層が形成される。反応ガスとしては、窒素（Ｎ２）、または窒素（Ｎ２）とアルゴン（Ａｒ）等と混合ガスがあげられる。ＴｉＮ上部電極層を形成する方法の詳細については、後述する抵抗変化素子１の製造方法とともに説明する。
以上の方法で形成されたＴｉＮ上部電極層の密度は、４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下と、比較的高くなる。例えば、ＴｉＮ上部電極層の密度が４．８ｇ／ｃｍ３よりも小さくなると、ＴｉＮ上部電極層の粒界に第２金属酸化物層４２から酸素が拡散しやすくなり、ＴｉＮ上部電極層と酸化物半導体層との界面に、絶縁性の高い膜（ＴｉＮＯ膜）が形成されるので好ましくない。
図３は、本実施形態に係る抵抗変化素子の電流−電圧特性のグラフ図である。
図３に示すように、本実施形態に係る抵抗変化素子１では、フォーミング電圧が比較例に比べて抑えられ、約１．５Ｖになっている。さらに、本実施形態に係る抵抗変化素子では、オン・オフ比も比較例に比べて良好になっている。
このように、本実施形態に係る抵抗変化素子１によれば、上部電極層５がＴｉＮにより構成されているため、上部電極層がＰｔ等の貴金属材料で構成されている場合と比べて、コストの低減を図ることができる。さらに、上部電極層５であるＴｉＮ上部電極層の密度は高く、上部電極層５は酸化物半導体層４中の酸素を透過及び吸収し難くなり、酸化物半導体層４中の酸素の引き抜きが抑制される。これにより、酸化物半導体層４の低抵抗化を防ぐことが可能となる。この結果、抵抗変化素子のスイッチング特性が向上する。
抵抗変化素子１の製造方法について説明する。
まず、ウェーハ状の基板２上に下部電極層３（第１窒化チタン電極層）が形成される。下部電極層３は、後述する上部電極層５（第２窒化チタン電極層）と同じ条件で形成される。下部電極層３の密度は、例えば、上部電極層５の密度と同じである。これにより、下部電極層３と酸化物半導体層４との界面にもＴｉＮＯが形成されにくくなり、良好な電気特性が得られる。上部電極層５の厚みは、特に限定されず、例えば５０ｎｍである。
下部電極層３においては、粒界が制御されるとともに、平坦であることが好ましい。これにより、下部電極層３の上層がより平坦になる。下部電極層３をより平坦に形成するには、例えば、基板２の温度を室温または室温近傍の温度に制御しながら、下部電極層３を形成する。
次に、下部電極層３の上に酸化物半導体層４が形成される。
まず、第１金属酸化物層４１として、化学量論組成より酸素量が少ないタンタル酸化物層が例えば真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより形成される。酸化物半導体層４の厚みは、特に限定されず、例えば２０ｎｍである。本実施形態では、酸素との反応性スパッタリングによって、第１金属酸化物層４１が形成される。
続いて、第１金属酸化物層４１の上に第２金属酸化物層４２が形成される。本実施形態では、第２金属酸化物層４２として、化学量論組成あるいはそれに近い酸素組成比のタンタル酸化物層が成膜される。第２金属酸化物層４２の厚みは、特に限定されず、例えば３ｎｍ以上１１ｎｍ以下である。成膜方法は、特に限定されず、例えば、真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより作製する。本実施形態では、酸素との反応性スパッタリングによって、第２金属酸化物層４２が形成される。
次に、酸化物半導体層４の上に上部電極層５が形成される。本実施形態では、上部電極層５としてＴｉＮ上部電極層がＲＦスパッタリングまたはパルスＤＣスパッタリングにより成膜される。ＴｉＮ上部電極層の厚みは特に限定されず、例えば５０ｎｍである。
ＲＦスパッタリングの条件は、特に限定されず、例えば、以下の条件で実施される。
ガス流量：５０［ｓｃｃｍ］
チタンターゲット投入電力：２［Ｗ／ｃｍ２］
ＲＦ周波数：１３．５６［ＭＨｚ］
パルスＤＣスパッタリングの条件は、特に限定されず、例えば、以下の条件で実施される。
ガス流量：５０［ｓｃｃｍ］
チタンターゲット投入電力：２［Ｗ／ｃｍ２］
パルスＤＣ周波数：２０［ｋＨｚ］
上記各スパッタ法において、基板２として、直径３００ｍｍのシリコンウェーハを用い、ＲＦバイアス電力を０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下、混合ガス流量に対する窒素ガス流量の割合を１０％以上１００％以下、基板温度を２０℃以上３２０℃以下、成膜圧力を０．１Ｐａ以上１Ｐａ以下に制御することで、ＴｉＮ上部電極層の密度が４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下に調整される。これにより、良好なスイッチング特性を有する抵抗変化素子１が製造される。
例えば、図４は、ＲＦバイアス電力と窒化チタン電極層の密度との関係を示すグラフ図である。ここで、混合ガス流量に対する窒素ガス流量の割合は、２６％であり、基板温度は、２０℃であり、成膜圧力は、０．２７Ｐａである。
図４の例では、ＲＦバイアス電力として、２０Ｗ（０．０３Ｗ／ｃｍ２）印加すると、窒化チタン電極層の密度が４．８ｇ／ｃｍ３以上になる。そして、ＲＦバイアス電力をさらに上昇させると、窒化チタン電極層の密度が徐々に上昇し、密度が５．４ｇ／ｃｍ３程度になる。これにより、ＲＦバイアス電力は、０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下の範囲で制御することが好ましく、第２金属酸化物層は３ｎｍ以上１１ｎｍ以下の範囲に設定することが好ましい。
また、図５は、混合ガス流量に対する窒素ガス流量の割合と窒化チタン電極層の密度との関係を示すグラフ図である。ここで、基板温度は、２０℃であり、成膜圧力は、０．２７Ｐａである。
図５の例では、混合ガス流量に対する窒素ガス流量の割合を１０％以上１００％以下で制御することにより、窒化チタン電極層の密度が４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下に調整されている。これにより、混合ガス流量に対する窒素ガス流量の割合は、１０％以上１００％以下で制御することが好ましい。特に、混合ガス流量に対する窒素ガス流量の割合が２６％で、窒化チタン電極層の密度が極大になっている。
また、図６は、基板温度と窒化チタン電極層の密度との関係を示すグラフ図である。ここで、混合ガス流量に対する窒素ガス流量の割合は、２６％であり、成膜圧力は、０．２７Ｐａである。
図６の例では、基板温度を２０℃以上３２０℃以下に制御することにより、窒化チタン電極層の密度が４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下に調整される。これにより、基板温度は、２０℃以上３２０℃以下に制御することが好ましい。但し、基板温度が２７５℃を超えると、窒化チタン電極層の表面が粗くなる傾向あり、基板温度は、２０℃以上２７５℃以下であることが好ましい。
図７は、第２金属酸化物層の膜厚と、上部電極層としてＴｉＮを形成する際のＲＦバイアス電力との電気特性の相関を示す表図である。
ここで、◎は、スイッチングが良好且つフォーミング電圧がほぼ不要であったもの、○は、スイッチング及びフォーミング電圧とも良好であったもの、△は、スイッチングが良好であったもの、×は、スイッチング不良であったものを示す。
つまり、第２金属酸化物層４２の膜厚が３ｎｍ以上１１ｎｍ以下であった場合に、基板バイアス値が０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下であれば、スイッチング及びフォーミング電圧とも良好な特性を得ることができた。さらに、第２金属酸化物層４２の膜厚が５ｎｍ以上１１ｎｍ以下であった場合に、基板バイアス値が０．４３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下であれば、ほぼフォーミングを不要とすることができた。
これは、ＴｉＮ上部電極層の密度が高くなれば、ＴｉＮ上部電極層の粒界が減少または粒界が狭くなり、酸化物半導体層からＴｉＮ上部電極層への酸素拡散がおきにくくなったこととともに、所定の基板バイアスによるイオンボンバーメントにより第２金属酸化物層４２に生成された欠陥によってフィラメントが形成され、フォーミングが不要になったことが推察される。
ウェーハ状の基板２に形成された抵抗変化素子１は、所定の素子サイズに形成される。各層のパターニングには、リソグラフィ及びドライエッチング技術が用いられてもよいし、リソグラフィ及びウェットエッチング技術が用いられてもよいし、レジストマスク等を介して各層の成膜が行われてもよい。エッチング技術を用いる場合、下部配線層と上部配線層との間の層間絶縁膜に、当該抵抗変化素子１が作り込まれてもよい。また、上部電極層５は、高密度に形成されているため、抵抗変化素子の製造プロセスでは、上部電極層５をマスクにも適用できる。
上記製造方法によれば、上部電極層５と第２金属酸化物層４２との界面に絶縁性の高い膜が形成されないため、フォーミングに必要な電圧を下げることができるか、もしくはフォーミングが不要となる。これにより、素子の動作電流上昇を防ぐことが可能となる。また、上部電極層５が、酸素を透過及び吸収し難いため、酸化物半導体層４中の酸素の引き抜きが抑制され、酸化物半導体層４の低抵抗化を防ぐことが可能となる。従って、電極層に貴金属を用いた場合と比べてコストが低く、良好なスイッチング特性を有する抵抗変化素子を製造することが可能となる。
なお、上部電極層５の材料として、ＤＬＣ（ダイヤモンド状炭素）を用いる方法がある。本実施形態では、上部電極層５としてＴｉＮを用いることにより、ＤＬＣに比べて、発塵が抑制され、さらに低抵抗の上部電極層が形成される。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
１…抵抗変化素子
２…基板
３…下部電極層
４…酸化物半導体層
４１…第１金属酸化物層
４２…第２金属酸化物層
５…上部電極

Claims (7)

  1. 基板上に第１窒化チタン電極層を形成し、
    前記第１窒化チタン電極層の上に、第１抵抗率を有する第１金属酸化物層を形成し、
    前記第１金属酸化物層の上に、前記第１抵抗率とは異なる第２抵抗率を有する第２金属酸化物層を形成し、
    前記基板にバイアス電圧を印加しながら、前記第２金属酸化物層の上に第２窒化チタン電極層をスパッタリング法によって形成する
    抵抗変化素子の製造方法。
  2. 請求項１に記載の抵抗変化素子の製造方法であって、
    前記第２窒化チタン電極層を形成する工程は、前記基板に０．０３Ｗ／ｃｍ２以上０．６２Ｗ／ｃｍ２以下のバイアス電力を印加することを含む
    抵抗変化素子の製造方法。
  3. 請求項１または２に記載の抵抗変化素子の製造方法であって、
    前記第２窒化チタン電極層を形成する工程は、前記第２金属酸化物層を３ｎｍ以上１１ｎｍ以下の膜厚で形成する工程を含む
    抵抗変化素子の製造方法。
  4. 請求項１〜３のいずれか１つに記載の抵抗変化素子の製造方法であって、
    前記第２窒化チタン電極層を形成する工程は、スパッタリングガスとして希ガスと窒素ガスとの混合ガスを用い、前記混合ガスの全流量に対する前記窒素ガスの流量は、１０％以上１００％以下であることを含む
    抵抗変化素子の製造方法。
  5. 請求項１〜４のいずれか１つに記載の抵抗変化素子の製造方法であって、
    前記第２窒化チタン電極層を形成する工程は、前記基板の温度を２０℃以上３２０℃以下に調整することを含む
    抵抗変化素子の製造方法。
  6. 請求項４または５に記載の抵抗変化素子の製造方法であって、
    前記混合ガスの圧力を０．１Ｐａ以上１Ｐａ以下に調整することを含む
    抵抗変化素子の製造方法。
  7. 第１窒化チタン電極層と、
    第２窒化チタン電極層と、
    前記第１窒化チタン電極層と前記第２窒化チタン電極層との間に設けられ、第１抵抗率を有する第１金属酸化物層と、前記第１金属酸化物層と前記第２窒化チタン電極層との間に設けられ、前記第１抵抗率とは異なる第２抵抗率を有する第２金属酸化物層とを有する酸化物半導体層と
    を具備し、
    前記第２窒化チタン電極層は、４．８ｇ／ｃｍ３以上５．５ｇ／ｃｍ３以下の密度を有する抵抗変化素子。
JP2019513269A 2017-04-18 2018-03-14 抵抗変化素子の製造方法及び抵抗変化素子 Active JP6825085B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017082101 2017-04-18
JP2017082101 2017-04-18
PCT/JP2018/009978 WO2018193759A1 (ja) 2017-04-18 2018-03-14 抵抗変化素子の製造方法及び抵抗変化素子

Publications (2)

Publication Number Publication Date
JPWO2018193759A1 true JPWO2018193759A1 (ja) 2019-11-07
JP6825085B2 JP6825085B2 (ja) 2021-02-03

Family

ID=63856699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513269A Active JP6825085B2 (ja) 2017-04-18 2018-03-14 抵抗変化素子の製造方法及び抵抗変化素子

Country Status (5)

Country Link
JP (1) JP6825085B2 (ja)
KR (1) KR102228548B1 (ja)
CN (1) CN110537255A (ja)
TW (1) TWI775833B (ja)
WO (1) WO2018193759A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2012059995A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 半導体装置及びその製造方法
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2013058691A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
JP2015065240A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 電流制御素子およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054515A1 (ja) * 2011-10-12 2013-04-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
CN103907187B (zh) * 2012-09-05 2016-04-13 株式会社爱发科 电阻转变元件及其制作方法
CN106030800A (zh) * 2014-02-24 2016-10-12 株式会社爱发科 电阻可变元件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2011052354A1 (ja) * 2009-10-27 2011-05-05 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2012059995A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 半導体装置及びその製造方法
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP2013058691A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
JP2015065240A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 電流制御素子およびその製造方法

Also Published As

Publication number Publication date
JP6825085B2 (ja) 2021-02-03
TWI775833B (zh) 2022-09-01
CN110537255A (zh) 2019-12-03
TW201842554A (zh) 2018-12-01
KR102228548B1 (ko) 2021-03-16
KR20190137875A (ko) 2019-12-11
WO2018193759A1 (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
US8927331B2 (en) Method of manufacturing nonvolatile memory device
CN102449763B (zh) 非易失性存储元件以及其制造方法
US9281477B2 (en) Resistance change element and method for producing the same
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
TW201539814A (zh) 電阻式隨機存取記憶體及其製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP6230203B2 (ja) 抵抗変化素子及びその製造方法
JP2017034223A (ja) 抵抗変化型メモリ
CN112909159A (zh) 电阻式随机存取存储器
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
US9142773B2 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
JP2013207131A (ja) 抵抗変化素子及びその製造方法
JP2011238696A (ja) 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
TWI483394B (zh) 電阻式隨機存取記憶體及其製作方法
JP5785660B2 (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210113

R150 Certificate of patent or registration of utility model

Ref document number: 6825085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250