KR101815799B1 - 저항 변화 소자 및 그 제조 방법 - Google Patents

저항 변화 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101815799B1
KR101815799B1 KR1020167020660A KR20167020660A KR101815799B1 KR 101815799 B1 KR101815799 B1 KR 101815799B1 KR 1020167020660 A KR1020167020660 A KR 1020167020660A KR 20167020660 A KR20167020660 A KR 20167020660A KR 101815799 B1 KR101815799 B1 KR 101815799B1
Authority
KR
South Korea
Prior art keywords
layer
metal oxide
electrode layer
resistance
oxide layer
Prior art date
Application number
KR1020167020660A
Other languages
English (en)
Other versions
KR20160104666A (ko
Inventor
나츠키 후쿠다
카즈노리 후쿠주
유스케 미야구치
유타카 니시오카
코우코우 수우
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20160104666A publication Critical patent/KR20160104666A/ko
Application granted granted Critical
Publication of KR101815799B1 publication Critical patent/KR101815799B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H01L45/14
    • H01L45/08
    • H01L45/1253
    • H01L45/146
    • H01L45/148
    • H01L45/1608
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[과제] 저비용인 저항 변화 소자 및 그 제조 방법을 제공하는 것. [해결 수단] 본 발명의 일 실시형태와 관련되는 저항 변화 소자(1)는 하부 전극층(3), 상부 전극층(5), 산화물 반도체층(4)을 구비한다. 상부 전극층(5)은 탄소 재료로 형성된다. 산화물 반도체층(4)은 제1금속 산화물층(41), 제2금속 산화물층(42)을 가진다. 제1금속 산화물층(41)은 하부 전극층(3), 상부 전극층(5)의 사이에 형성되고, 제1저항률을 가진다. 제2금속 산화물층(42)은 제1금속 산화물층(41)과 상부 전극층(5)의 사이에 형성되고, 제1저항률과는 다른 제2저항률을 가진다.

Description

저항 변화 소자 및 그 제조 방법{VARIABLE-RESISTANCE ELEMENT AND METHOD FOR PRODUCING SAME}
본 발명은 불휘발성 메모리 등으로서 사용되는 저항 변화 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리에는, DRAM(Dynamic Random Access Memory) 등의 휘발성 메모리와 플래시 메모리 등의 불휘발성 메모리가 있다. 불휘발성 메모리로서 NAND형 플래시 메모리가 주류이지만, 20 nm 이후의 디자인 룰에서는 미세화의 한계로 여겨지고 있어, 더욱 미세화가 가능한 디바이스로서 ReRAM(Resistance RAM)이 주목받고 있다.
종래의 ReRAM은 소망한 저항값을 가지는 금속 산화물층을 상부 및 하부 백금(Pt) 전극층에 샌드위칭된 구조이며, 상부 전극층에 전압을 인가해, 금속 산화물층의 저항을 변화시킴으로써 메모리 스위칭을 실시한다(하기 특허문헌 1 참조).
일본 특허공개 제2013-207130호 공보
그렇지만, 전극층의 재료로서 이용되는 Pt는 고가의 금속이기 때문에, 저항 변화 소자의 비용을 내리고 생산성을 향상시키기 위해서는, 비귀금속 전극 재료의 개발이 요구되고 있다.
 
이상과 같은 사정을 감안하여, 본 발명의 목적은 저비용인 저항 변화 소자 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 일 형태와 관련되는 저항 변화 소자는 제1전극층, 제2전극층, 산화물 반도체층을 구비한다.
상기 제2전극층은 탄소 재료로 형성된다.
상기 산화물 반도체층은 제1금속 산화물층, 제2금속 산화물층을 가진다. 상기 제1금속 산화물층은 상기 제1전극층과 상기 제2전극층의 사이에 형성되고, 제1저항률을 가진다. 상기 제2금속 산화물층은 상기 제1금속 산화물층과 상기 제2전극층의 사이에 형성되고, 상기 제1저항률과는 다른 제2저항률을 가진다.
도 1은 본 발명의 일 실시형태와 관련되는 저항 변화 소자의 구성을 나타내는 개략 측 단면도이다.
도 2는 실험에서 제작한 저항 변화 소자의 전류-전압 특성을 나타내는 도이다.
도 3은 실험에서 제작한 저항 변화 소자의 전류-전압 특성을 나타내는 도이다.
도 4는 본 발명의 일 실시형태와 관련되는 저항 변화 소자의 전류-전압 특성을 나타내는 도이다.
도 5는 본 발명의 일 실시형태와 관련되는 저항 변화 소자의 전류-전압 특성을 나타내는 도이다.
본 발명의 일 실시형태와 관련되는 저항 변화 소자는 제1전극층, 제2전극층, 산화물 반도체층을 구비한다.
상기 제2전극층은 탄소 재료로 형성된다.
상기 산화물 반도체층은 제1금속 산화물층, 제2금속 산화물층을 가진다. 상기 제1금속 산화물층은 상기 제1전극층과 상기 제2전극층의 사이에 형성되고, 제1저항률을 가진다. 상기 제2금속 산화물층은 상기 제1금속 산화물층과 상기 제2전극층의 사이에 형성되고, 상기 제1저항률과는 다른 제2저항률을 가진다.
상기 저항 변화 소자에서, 제2전극층은 탄소 재료로 형성되어 있다. 탄소 재료는 Pt 등의 귀금속과 비교해서 염가이고, 이것에 의해 비용의 저감을 도모할 수 있다.
 
상기 탄소 재료는, 다이아몬드 라이크 카본(DLC)이어도 좋다.
 
DLC는, 다이아몬드가 가지는 sp3 혼성궤도, 흑연(그래파이트)이 가지는 sp2 혼성궤도를 가지고, 비정질(아몰퍼스) 구조를 채택하고 있어, 내마모성·내약품성·내흡습성·내산소투과성 등이 우수한 탄소 재료이다. 이 구성에 의하면, 산소를 투과 및 흡수하기 어려운 전극층이 되기 때문에, 산화물 반도체층 중 산소의 빠짐을 억제하고, 산화물 반도체층의 저저항화를 막는 것이 가능해진다. 이것에 의해, 저항 변화 소자의 스위칭 특성을 향상시키는 것이 가능해진다.
 
상기 DLC의 밀도의 값은 2.3g/㎤ 이상 2.6g/㎤ 이하의 범위이어도 좋다.
 
DLC는 상기의 밀도 범위에서 고밀도 및 저저항률을 가지기 때문에, 제2전극층의 재료에 상기의 밀도 범위의 DLC를 이용함으로써, 보다 산화물 반도체층의 산소를 흡수하기 어렵고 도전성이 우수한 전극층으로 하는 것이 가능해진다.
본 발명의 일 실시형태와 관련되는 저항 변화 소자의 제조 방법은, 기판 상에 제1전극층을 형성하는 것을 포함한다.
상기 제1전극층 상에, 제1저항률을 가지는 제1금속 산화물층이 형성된다.
상기 제1금속 산화물층 상에, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속 산화물층이 형성된다.
상기 제2금속 산화물층 상에, DLC로 구성된 제2전극층이, RF 스퍼터링 또는 펄스 DC 스퍼터링에 의해서 형성된다.
 
이 제조 방법에 의하면, 전극에 귀금속을 이용했을 경우와 비교해서 비용이 낮고, 양호한 스위칭 특성을 가지는 저항 변화 소자를 제조하는 것이 가능해진다.
 
이하, 도면을 참조하면서, 본 발명의 실시형태를 설명한다.
 
<제1의 실시형태>
도 1은, 본 발명의 일 실시형태와 관련되는 저항 변화 소자의 구성을 나타내는 개략 단면도이다. 본 실시형태의 저항 변화 소자(1)는 기판(2), 하부 전극층(3)(제1전극층), 산화물 반도체층(4), 상부 전극층(5)(제2전극층)을 가진다.
기판(2)으로서는, 전형적으로는 실리콘 웨이퍼 등의 반도체 기판이 이용되지만, 이것에 한정되지 않고, 글래스 기판 등의 절연성 세라믹스 기판이 이용되어도 좋다.
산화물 반도체층(4)은 제1금속 산화물층(41), 제2금속 산화물층(42)을 가진다. 제1금속 산화물층(41) 및 제2금속 산화물층(42)은 각각 동종의 재료로 구성되어 있지만, 이종의 재료로 구성되어도 좋다. 제1금속 산화물층(41) 및 제2금속 산화물층(42) 중, 한쪽은 화학량론 조성에 가까운 산화물 재료(이하 「화학량론 조성 재료」라고도 함)로 구성되고, 다른 한쪽은 산소 결손을 다수 포함하는 산화물 재료(이하 「산소 결손 재료」라고도 함)로 구성된다. 본 실시형태에서는, 제1금속 산화물층(41)이 산소 결손 재료로 구성되고, 제2금속 산화물층(42)이 화학량론 조성 재료로 구성된다.
 
제1금속 산화물층(41)은 하부 전극층(3) 상에 형성되고, 본 실시형태에서는 산화 탄탈륨(TaOx)으로 형성된다. 제1금속 산화물층(41)에 이용되는 산화 탄탈륨은 제2금속 산화물층(42)을 형성하는 산화 탄탈륨보다 산화도가 낮고, 그 저항률은, 예를 들면 1 Ω·㎝보다 크고, 1×106 Ω·㎝ 이하이다.
제1금속 산화물층(41)을 구성하는 재료는 상기에 한정되지 않고, 예를 들면, 산화 지르코늄(ZrOx), 산화 하프늄(HfOx), 산화 티탄(TiOx), 산화알루미늄(AlOx), 산화 규소(SiOx), 산화 철(FeOx), 산화 니켈(NiOx), 산화 코발트(CoOx), 산화 망간(MnOx), 산화 주석(SnOx), 산화 아연(ZnOx), 산화 바나듐(VOx), 산화 텅스텐(WOx), 산화구리(CuOx), Pr(Ca, Mn)O3, LaAlO3, SrTiO3, La(Sr, Mn)O3 등의 2원계 혹은 3원 계 이상의 산화물 재료가 이용된다.
 
제2금속 산화물층(42)은 제1금속 산화물층(41) 상에 형성되고, 본 실시형태에서는 산화 탄탈륨(Ta2O5)으로 형성된다. 제2금속 산화물층(42)에 이용되는 산화 탄탈륨은, 화학량론 조성 혹은 그에 가까운 조성을 가지고, 예를 들면, 1×106(1 E+06) Ω·㎝보다 큰 저항률을 가진다. 제2금속 산화물층(42)을 구성하는 재료는 이것에 한정되지 않고, 상술하는 바와 같은 2원계 혹은 3원계 이상의 산화물 재료가 적용 가능하다.
 
제1금속 산화물층(41) 및 제2금속 산화물층(42)은, 예를 들면, 산소와의 반응성 스퍼터링법에 따라 형성할 수 있다. 본 실시형태에서는, 산소가 도입된 진공 챔버에서 금속(Ta) 타겟을 스퍼터 함으로써, 산화 탄탈륨으로 이루어지는 금속 산화물층(41,42)을 기판(2)(하부 전극층(3)) 상에 순차로 형성한다. 각 금속 산화물층(41,42)의 산화도는, 진공 챔버에 도입되는 산소의 유량(분압)에 의해서 제어된다.
 
저항 변화 소자(1)의 제2금속 산화물층(42)은 제1금속 산화물층(41)보다 산화도가 높기 때문에, 제1금속 산화물층(41)보다 높은 저항률을 가진다. 여기서, 상부 전극층(5)에 정 전압, 하부 전극층(3)에 부 전압을 각각 더하면, 고저항인 제2금속 산화물층(42) 중의 산소이온(O2-)이 저저항인 제1금속 산화물층(41) 중에 확산되어, 제2금속 산화물층(42)의 저항이 저하된다(저저항 상태). 한편, 하부 전극층(3)에 정(正) 전압, 상부 전극층(5)에 부(負) 전압을 각각 더하면, 제1금속 산화물층(41)으로부터 제2금속 산화물층(42)에 산소 이온이 확산되고, 다시 제2금속 산화물층(42)의 산화도가 높아져, 저항이 높아진다(고저항 상태).
 
상술한 바와 같이, 산화물 반도체층(4)은 하부 전극층(3)과 상부 전극층(5)의 사이의 전압을 제어함으로써, 저저항 상태와 고저항 상태를 가역적으로 스위칭한다. 게다가 저저항 상태 및 고저항 상태는, 전압이 인가되어 있지 않아도 보지(保持)되기 때문에, 고저항 상태에서 데이터의 입력, 저저항 상태에서 데이터의 읽기와 같이, 저항 변화 소자(1)은 불휘발성 메모리 소자로서 이용 가능해진다.
 
종래의 저항 변화 소자의 상부 전극층 및 하부 전극층에는, 내부식성이 높고 양도전성을 가지므로 Pt 등의 귀금속이 재료로 이용되고 있다. 그렇지만, Pt 등의 귀금속은 고가이고, 에칭 등의 미세 가공도 어렵고 대량 생산에 적합하지 않다. 이 때문에, 저항 변화 소자의 비용을 내리고 생산성을 향상시키기 위해서는, 비귀금속 재료에 의한 전극층의 개발이 필요하다.
 
도 2는, 상부 전극층에 Pt, 하부 전극층에 TiN을 이용한 저항 변화 소자의 전류-전압 특성을 나타내는 1 실험 결과이고, 횡축은 전압, 종축은 전류를 나타내고 있다. 도 2에 나타낸 바와 같이, 본 발명자 등은, 대표적인 비귀금속 전극 재료로서 배리어 메탈 등에 이용되는 TiN을 하부 전극층으로서 이용했는데, Pt 하부 전극층과 동등한 스위칭 특성을 확인했다.
 
한편, 도 3은, 상부 및 하부 전극층에 TiN을 이용한 저항 변화 소자의 전류-전압 특성을 나타내는 1 실험결과이다. TiN을 상부 전극층으로서 스퍼터법에 의해 성막한 결과, 질소 플라즈마에 의해 TiN 상부 전극층과 산화물 반도체층의 계면에, 절연성이 높은 막(TaNO막)이 형성되었다. 이 경우, 저항 변화 소자로서 사용하려면, 도 3에 나타낸 바와 같이 스위칭 동작 전압 이상이 높은 전압을 산화물 반도체층에 인가해, 절연 파괴와 유사한 현상을 일으키게 하는 포밍으로 불리는 소자 초기화 처리가 필요하다. 포밍에 의해 필라멘트로 불리는 전류 패스가 산화물 반도체층에 생성함으로써, 산화물 반도체층의 스위치 동작을 발현시키는 것이라고 생각되고 있다. 그런데, 포밍은 필라멘트의 크기나 위치를 적절히 제어할 수 없기 때문에 동작 전류를 저감하지 못하고, 소자의 동작 전류가 높아진다고 하는 문제가 있다.
 
게다가 TiN(구체적으로는 TiN 중의 Ti)는 산화물 반도체층 중의 산소와 반응하기 쉽기 때문에, TiN이 산화물 반도체층 중의 산소를 뽑아내, 산화물 반도체층의 절연성을 낮추어 버려, 소자의 저전압 저전류 구동의 양호한 스위칭을 얻을 수 없을 우려가 있다.
 
그래서, 본 발명자 등은 성막에 질소 플라즈마를 필요로 하지 않고, 산화물 반도체층 중의 산소와 반응하기 어려운 비귀금속 전극 재료로서 DLC를 찾아냈다.
 
DLC는 내마모성·내약품성·내흡습성·내산소 투과성 등이 우수한 탄소 재료이며, 이러한 성질로부터, 예를 들면, 절삭 공구나 패트병의 코팅재로서 이용되고 있다. 또한, DLC는 다이아몬드를 구성하는 탄소가 가지는 sp3 혼성궤도, 그래파이트를 구성하는 탄소가 가지는 sp2 혼성궤도를 가지고, 아몰퍼스 구조를 취하고 있다. 이것에 의해, DLC는 고밀도 및 도전성을 가진다.
 
상부 전극층(5)은 탄소 재료로 구성된다. 상부 전극층(5)에 이용되는 탄소 재료는, 도전성을 가지는 것이면 특별히 한정되지 않고, 예를 들면, 그래파이트, DLC 등이 이용된다. 이들 탄소 재료는, Pt 등의 귀금속에 비해 염가이며, 이것에 의해 소자의 비용 저감을 도모할 수 있다.
 
본 실시형태에서는, 상부 전극층(5)은 DLC로 구성된다. 이것에 의해, 상부 전극층(5)은 산화물 반도체층(4)(주로 제2금속 산화물(42)) 중의 산소를 투과 및 흡수하기 어려워져, 산화물 반도체층(4)으로부터의 산소의 빠짐이 억제되기 때문에, 산화물 반도체층(4)의 저저항화를 막는 것이 가능해진다.
 
상부 전극층(5)으로서 DLC층을 형성하는 방법으로서는, 예를 들면, 스퍼터법이나 CVD(Chemical Vapor Deposition)법 등에 의해서 형성할 수 있다. 본 실시형태에서는, RF 스퍼터링 또는 펄스 DC 스퍼터링에 의해, DLC 층이 제2금속 산화물층(42) 상에 형성된다. 상기의 각 스퍼터법에서의 타겟으로는, 고순도로 고밀도의 그래파이트가 이용된다.
 
DLC 층의 밀도는, 온도(20~300℃), RF 바이어스(0 W~300 W)에 의해서 제어되고, 그 값의 범위는 1.0g/㎤ 이상 3.0g/㎤ 이하가 된다. 동일한 값(同値)이 1.9g/㎤ 이상 2.6g/㎤ 이하의 범위에서는, 내산소 투과성이 높고, 저저항이기 때문에 전극으로서 적합하다. 게다가, 동일한 값이 2.3g/㎤ 이상 2.6g/㎤ 이하의 범위에서는, 보다 내산소 투과성이 높고, 보다 저저항이 되기 때문에 전극으로서 적합하다. 동일한 값이 1.0g/㎤ 이상 1.9g/㎤ 미만의 범위에서는, 내산소 투과성이 약간 저하되지만 저저항이며, 전극으로서의 이용이 가능하다. 한편, 동일한 값이 2.6g/㎤보다 고밀도의 범위에서는, 내산소 투과성은 높지만 저항이 상승하기 때문에, 전극으로서의 이용에는 적합하지 않다.
 
하부 전극층(3)을 구성하는 재료는, 특별히 한정되지 않고, 상부 전극층(5)과 동종의 재료가 이용되어도 좋고, 이종의 재료가 이용되어도 좋다. 본 실시형태에서는, 하부 전극층(3)은 TiN으로 구성된다.
 
이상과 같이, 본 실시형태와 관련되는 저항 변화 소자(1)에 의하면, 상부 전극층(5)이 탄소 재료인 DLC에 의해 구성되어 있기 때문에, 상부 전극층이 Pt 등의 귀금속 재료로 구성되어 있는 경우와 비교해서, 비용의 저감을 도모할 수 있다. 게다가 DLC는 내산소 투과성을 가지는 탄소 재료이므로, 상부 전극층(5)은 산화물 반도체층(4) 중의 산소를 투과 및 흡수하기 어려워져, 산화물 반도체층(4) 중의 산소의 빠짐이 억제되기 때문에, 산화물 반도체층(4)의 저저항화를 막는 것이 가능해진다. 이것에 의해, 저항 변화 소자의 스위칭 특성을 향상시키는 것이 가능해진다.
 
다음으로, 도 1에 나타내는 저항 변화 소자(1)의 제조 방법에 대해 설명한다.
 
우선, 기판(2) 상에 하부 전극층(3)이 형성된다. 하부 전극층(3)은, 진공증착법, 스퍼터법, CVD법, ALD(Atomic Layer Deposition)법 등의 각종 성막 방법을 이용해 형성할 수 있다. 하부 전극층(3)은 입계가 없고, 평탄한 것이 바람직하다.
 
본 실시형태에서는, 질소와 아르곤 분위기에서의 Ti 타겟의 반응성 스퍼터법에 의해, 하부 전극층(3)으로서 질화티탄(TiN)이 형성된다. 두께는 특히 한정되지 않고, 예를 들면 50 nm이다.
 
다음으로, 하부 전극층(3) 상에 산화물 반도체층(4)이 형성된다. 우선, 제1금속 산화물층(41)으로서 화학량론 조성보다 산소량이 적은 탄탈륨 산화물층을 예를 들면 진공증착법, 스퍼터법, CVD법, ALD법 등에 의해 제작한다. 두께는 특히 한정되지 않고, 예를 들면 20 nm이다. 본 실시형태에서는, 산소와의 반응성 스퍼터링에 의해서, 제1금속 산화물층(41)이 형성된다.
 
계속해서, 제1금속 산화물층(41) 상에 제2금속 산화물층(42)이 형성된다. 본 실시형태에서는, 제2금속 산화물층(42)으로서 화학량론 조성 혹은 그에 가까운 산소 조성비의 탄탈륨 산화물층이 성막된다. 두께는 특히 한정되지 않고, 예를 들면 10 nm이다. 성막 방법은 특히 한정되지 않고, 예를 들면, 진공증착법, 스퍼터법, CVD법, ALD법 등에 의해 제작한다. 본 실시형태에서는, 산소와의 반응성 스퍼터링에 의해서, 제2금속 산화물층(42)이 형성된다.
 
다음으로, 산화물 반도체층(4) 상에 상부 전극층(5)이 형성된다. 본 실시형태에서는, 상부 전극층(5)으로서 DLC 층이, RF 스퍼터링 또는 펄스 DC 스퍼터링에 의해 성막된다.
 
RF 스퍼터링의 조건은 특히 한정되지 않고, 예를 들면 이하의 조건으로 실시된다.
 가스(Ar) 유량:50[sccm]
 RF 파워:2000[W]
 RF 주파수:13.56[MHz]
 
또한, 펄스 DC 스퍼터링의 조건은 특히 한정되지 않고, 예를 들면 이하의 조건으로 실시된다.
 가스(Ar) 유량:50[sccm]
 펄스 DC 파워:2000[W]
 펄스 DC 주파수:20[kHz]
 
여기서, 상기 각 스퍼터법에 대해 성막 온도를 20~300℃, RF 바이어스를 0 W~300 W로 제어함으로써, DLC층의 밀도의 값을 1.9g/㎤ 이상 2.8g/㎤ 이하의 범위로 조정할 수 있다. DLC층의 두께는 특히 한정되지 않고, 예를 들면 50 nm이다.
 
저항 변화 소자(1)는 소정의 소자 사이즈로 형성된다. 각층의 패터닝에는, 리소그래피 및 드라이 에칭 기술이 이용되어도 좋고, 리소그래피 및 웨트 에칭 기술이 이용되어도 좋고, 레지스트 마스크 등을 개재시켜 각층의 성막을 해도 좋다. 에칭 기술을 이용하는 경우, 하부 배선층과 상부 배선층의 사이의 층간 절연막에, 해당 저항 변화 소자(1)가 형성되어도 좋다.
 
상기 제조 방법에 의하면, 상부 전극층(5)의 성막에 질소 플라즈마를 이용하지 않고, 제2금속 산화물층(42) 중에 절연성이 높은 막이 형성되지 않기 때문에, 포밍에 필요한 전압을 내릴 수 있거나 혹은 포밍이 불필요해진다. 이것에 의해, 소자의 동작 전류 상승을 막는 것이 가능해진다. 또한, 상부 전극층(5)이 산소를 투과 및 흡수하기 어려운 탄소 재료인 DLC로 구성되어 있기 때문에, 산화물 반도체층(4) 중의 산소의 빠짐이 억제되어 산화물 반도체층(4)의 저저항화를 막는 것이 가능해진다. 따라서, 전극층에 귀금속을 이용했을 경우와 비교해서 비용이 낮고, 양호한 스위칭 특성을 가지는 저항 변화 소자를 제조하는 것이 가능해진다.
 
<실험예>
상술한 저항 변화 소자(1)의 제조 방법에 의해서, 밀도가 다른 4매의 DLC 막을 스퍼터법에 의해 열산화막이 부착된 Si 기판 상에 성막했다. 실험예 1 및 실험예 2는 펄스 DC 스퍼터링에 의해 성막하고, 실험예 3 및 실험예 4는 RF 스퍼터링에 의해 성막했다. DLC 막의 두께는 50 nm, 펄스 DC 스퍼터링에서의 전원 주파수는 20 kHz, RF 스퍼터링에서의 전원 주파수는 13.56 MHz로 했다. 그 후, 성막한 4매의 DLC 막의 밀도 d(g/㎤) 및 저항률 ρ( Ω·㎝)을 측정했다.
 
표 1은 실험예에서 성막된 DLC 막과 그 밀도 및 저항률을 나타내는 표이다. 또한, 표 1에 기재된 참고예는, 밀도 2.8g/㎤의 DLC 막의 참고값이다.
 
Figure 112016073179187-pct00001
표 1에 나타낸 바와 같이, 실험예 1에서는 d=1.9, ρ=0.21, 실험예 2에서는 d=2.2, ρ=0.07이며, 펄스 DC 스퍼터링에 의해 성막된 DLC 막은, 고밀도 및 저저항률이 되었다. 또한, 실험예 3에서는 d=2.4, ρ=0.055, 실험예 4에서는 d=2.5, ρ=0.03이며, RF 스퍼터링에 의해 성막된 DLC 막은, 보다 고밀도 및 저저항률이 되었다. 한편, 참고예의 d=2.8의 DLC 막은,ρ=8.00E+06이며, 고저항률이었다.
 
또한, 밀도는, X선 반사율법(XRR)에 의해 구했다. 또한, 저항률은, 4 단자법에 의해 측정한 시트 저항값과 막후(膜厚)의 곱으로부터 구했다.
 
이상의 결과로부터, DLC 막은, 밀도의 값이 1.9g/㎤ 이상 2.5g/㎤ 이하의 범위에서는, 내산소 투과성이 높고, 저저항이기 때문에, 저항 변화 소자의 전극으로서 적합하다고 생각될 수 있다. 게다가 동일한 값이 2.4g/㎤ 이상 2.5g/㎤ 이하의 범위에서는, 보다 내산소 투과성이 높고, 보다 저저항이 되기 때문에, 저항 변화 소자의 전극으로서 적합하다고 생각될 수 있다. 한편, 동일한 값이 2.8g/㎤ 이상의 고밀도의 DLC 막은, 내산소 투과성은 높지만 저항이 상승하기 때문에, 전극으로서의 이용에는 적합하지 않는 것을 알 수 있었다.
 
도 4 및 도 5는 상술한 저항 변화 소자(1)의 제조 방법에 따라 얻어지는 저항 변화 소자(1a) 및 저항 변화 소자(1b)의 전류-전압 특성을 나타내는 도이다. 저항 변화 소자(1a) 및 저항 변화 소자(1b)는, 상부 전극층(5)만 다른 구조가 되어 있다. 즉, 도 4에 나타내는 전류-전압 특성을 가지는 저항 변화 소자(1a)는, 펄스 DC 스퍼터링에 의해 성막된 밀도 1.9g/㎤의 DLC층을 상부 전극층(5)로서 가지고, 도 5에 나타내는 전류-전압 특성을 가지는 저항 변화 소자(1b)는, RF 스퍼터링에 의해 성막된 밀도 2.4g/㎤의 DLC층을 상부 전극층(5)으로서 가진다.
 
도 4 및 도 5에 나타낸 바와 같이, 저항 변화 소자(1a) 및 저항 변화 소자(1b)는 양호한 스위칭 특성을 가지는 것을 알 수 있었다. 특히, 저항 변화 소자(1b)는, OFF 전류가 낮고, 또 구동 전압도 낮으므로, 저전압 저전류 구동의 양호한 스위칭 특성을 가지는 것을 알 수 있다. 이 결과로부터, 저항 변화 소자(1b)는, 저항 변화 소자(1a)와 비교해서 보다 고밀도의 DLC층을 가지므로 내산소 투과성이 향상해, 제2금속 산화물층(42) 중의 산소의 빠짐이 억제되기 때문에, 산화물 반도체층(4)의 저저항화가 방지되어 양호한 스위칭 특성을 얻을 수 있다고 생각될 수 있다.
 
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상술의 실시형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러 가지 변경을 더할 수 있는 것은 물론이다.
 
예를 들면 이상의 실시형태에서는, 산화물 반도체층(4)를 구성하는 제1 및 제2금속 산화물층(41,42)에 관해서, 제2금속 산화물층(42)은 제1금속 산화물층(41)보다 고저항의 금속 산화물층으로 구성되었지만, 이것을 대신하여 제1금속 산화물층(41)이 제2금속 산화물층(42)보다 고저항의 금속 산화물층으로 구성되어도 좋다.
 
이상의 실시형태에서는, 하부 전극층(3)은 TiN로 구성되었지만, DLC로 구성되어도 좋다. 이 경우, 하부 전극층(3)이 산화물 반도체층(4) 중의 산소를 투과 및 흡수하기 어려워져, 소자의 저저항화를 보다 막을 수 있다.
 
이상의 실시형태에서는, 상부 전극층(5) 전체가 탄소 재료에 의해 구성되었지만, 상부 전극층(5)의 제2금속 산화물(42)과의 계면만 탄소 재료로 해도 좋다. 이 구성에 의해서, 상술한 실시형태와 마찬가지의 작용 효과를 얻을 수 있다. 이 경우, 예를 들면 상부 전극층(5)은 탄소 재료로 형성된 박막, 해당 박막 상에 형성된 전극층으로 구성된 것으로 할 수 있고, 전극층으로는 임의의 전극 재료를 이용할 수 있다.
1…저항 변화 소자
2…기판
3…하부 전극층(제1전극층)
4…산화물 반도체층
5…상부 전극층(제2전극층)
41…제1금속 산화물층
42…제2금속 산화물층

Claims (4)

  1. 제1전극층,
    탄소만으로 이루어지고, 밀도가 2.3g/㎤ 이상 2.6g/㎤ 이하인 다이아몬드 라이크 카본으로 형성된 제2전극층,
    상기 제1전극층과 상기 제2전극층의 사이에 형성되고 제1저항률을 가지는 제1금속 산화물층, 상기 제1금속 산화물층과 상기 제2전극층의 사이에 형성되고 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속 산화물층을 가지는 산화물 반도체층,
    을 구비하는 저항 변화 소자.
  2. 제1항에 있어서,
    상기 제1전극층, 상기 제1금속 산화물층, 상기 제2금속 산화물층, 및 상기 제2전극층이 차례로 형성되며,
    상기 제1금속 산화물층은 화학량론 조성보다 산소량이 적은 조성을 가지고,
    상기 제2금속 산화물층은 화학량론 조성을 가지는,
    저항 변화 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제2전극층 상에 형성되고, 상기 다이아몬드 라이크 카본과 재료가 다른 전극재료를 더 구비하는,
    저항 변화 소자.
  4. 기판 상에 제1전극층을 형성하고,
    상기 제1전극층 상에, 제1저항률을 가지는 제1금속 산화물층을 형성하고,
    상기 제1금속 산화물층 상에, 상기 제1저항률과는 다른 제2저항률을 가지는 제2금속 산화물층을 형성하고,
    상기 제2금속 산화물층 상에, 탄소만으로 이루어지고, 밀도가 2.3g/㎤ 이상 2.6g/㎤ 이하인 다이아몬드 라이크 카본으로 구성되는 제2전극층을 RF 스퍼터링 또는 펄스 DC 스퍼터링에 의해서 형성하는,
    저항 변화 소자의 제조 방법.
KR1020167020660A 2014-02-24 2015-02-13 저항 변화 소자 및 그 제조 방법 KR101815799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-032520 2014-02-24
JP2014032520 2014-02-24
PCT/JP2015/000680 WO2015125449A1 (ja) 2014-02-24 2015-02-13 抵抗変化素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160104666A KR20160104666A (ko) 2016-09-05
KR101815799B1 true KR101815799B1 (ko) 2018-01-05

Family

ID=53877972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020660A KR101815799B1 (ko) 2014-02-24 2015-02-13 저항 변화 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20170012197A1 (ko)
JP (1) JP6230203B2 (ko)
KR (1) KR101815799B1 (ko)
CN (1) CN106030800A (ko)
TW (1) TWI637485B (ko)
WO (1) WO2015125449A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064764B2 (en) * 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6825085B2 (ja) * 2017-04-18 2021-02-03 株式会社アルバック 抵抗変化素子の製造方法及び抵抗変化素子
CN113380948A (zh) * 2021-06-10 2021-09-10 西交利物浦大学 具有多级存储功能的突触忆阻器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321706A1 (en) * 2008-06-25 2009-12-31 Qimonda Ag Resistive Memory Devices with Improved Resistive Changing Elements
JP2011111648A (ja) * 2009-11-26 2011-06-09 Dainippon Printing Co Ltd 導電性基材の製造方法及び製造装置
WO2013111548A1 (ja) * 2012-01-23 2013-08-01 パナソニック株式会社 不揮発性記憶素子及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991230B2 (ja) * 2004-02-12 2007-10-17 セイコーエプソン株式会社 強誘電体キャパシタ及びその形成方法、ならびに強誘電体メモリ
WO2007119733A1 (ja) * 2006-04-13 2007-10-25 Ulvac, Inc. 抵抗変化素子の製造方法
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
JP2013207130A (ja) 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321706A1 (en) * 2008-06-25 2009-12-31 Qimonda Ag Resistive Memory Devices with Improved Resistive Changing Elements
JP2011111648A (ja) * 2009-11-26 2011-06-09 Dainippon Printing Co Ltd 導電性基材の製造方法及び製造装置
WO2013111548A1 (ja) * 2012-01-23 2013-08-01 パナソニック株式会社 不揮発性記憶素子及びその製造方法

Also Published As

Publication number Publication date
WO2015125449A1 (ja) 2015-08-27
TW201547006A (zh) 2015-12-16
KR20160104666A (ko) 2016-09-05
US20170012197A1 (en) 2017-01-12
CN106030800A (zh) 2016-10-12
JP6230203B2 (ja) 2017-11-15
JPWO2015125449A1 (ja) 2017-03-30
TWI637485B (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
US8350244B2 (en) Variable resistance device, method for manufacturing variable resistance device, and semiconductor storage device using variable resistance device
US10985318B2 (en) Memristor device and a method of fabrication thereof
US9281477B2 (en) Resistance change element and method for producing the same
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
US8487289B2 (en) Electrically actuated device
TW201314981A (zh) 基於氮化物的憶阻器
KR101815799B1 (ko) 저항 변화 소자 및 그 제조 방법
JP2016131216A (ja) 抵抗変化型素子およびその製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US9735201B2 (en) Memory device
KR20170107453A (ko) 음의 저항 온도 계수 재료를 갖는 저항 메모리 어레이
TWI775833B (zh) 電阻變化元件的製造方法
KR102072091B1 (ko) 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
JP2013207131A (ja) 抵抗変化素子及びその製造方法
KR20210002833A (ko) 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right