JP2016131216A - 抵抗変化型素子およびその製造方法 - Google Patents

抵抗変化型素子およびその製造方法 Download PDF

Info

Publication number
JP2016131216A
JP2016131216A JP2015005464A JP2015005464A JP2016131216A JP 2016131216 A JP2016131216 A JP 2016131216A JP 2015005464 A JP2015005464 A JP 2015005464A JP 2015005464 A JP2015005464 A JP 2015005464A JP 2016131216 A JP2016131216 A JP 2016131216A
Authority
JP
Japan
Prior art keywords
film
oxide
variable element
resistance variable
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015005464A
Other languages
English (en)
Other versions
JP6544555B2 (ja
Inventor
生田目　俊秀
Toshihide Namatame
俊秀 生田目
忠昭 長尾
Tadaaki Nagao
忠昭 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2015005464A priority Critical patent/JP6544555B2/ja
Priority to EP16737382.8A priority patent/EP3246947B1/en
Priority to PCT/JP2016/050853 priority patent/WO2016114311A1/ja
Priority to US15/536,150 priority patent/US10290802B2/en
Publication of JP2016131216A publication Critical patent/JP2016131216A/ja
Application granted granted Critical
Publication of JP6544555B2 publication Critical patent/JP6544555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Abstract

【課題】非揮発性メモリ等に利用される抵抗変化型素子のフォーミング電圧を低下させ、また繰り返し特性を向上させる。【解決手段】下部電極１１と上部電極１４との間に金属酸化物膜１２が挟まれた素子構造で、非晶質酸化アルミニウムまたは酸炭化アルミニウム１３の島状／粒子状領域を金属酸化物膜１２上に形成する。抵抗変化素子のオン／オフ動作を実現するフィラメントの核となる酸素欠損が島状または粒子状の酸化アルミニウム等の下に当初より形成されているので、フォーミング初期の高電圧印加による酸素欠損生成が不要となる。このような領域はわずかのサイクル数のＡＬＤ処理により作製できる。【選択図】図１

Description

本発明は、不揮発性メモリ等に使用できる抵抗変化型素子およびその製造法に関するものである。
代表的な不揮発性メモリの一つに、電圧を印可することにより上下電極間に設けられた絶縁膜の抵抗変化を利用した抵抗変化型メモリ（Resistive random access memory：ＲｅＲＡＭ）が挙げられ、高性能化、高信頼性および低コスト化の観点から活発に研究・開発されている。
ＲｅＲＡＭとは単純なＭＩＭ（Metal-insulator-metal）構造であり、しかもプロセス温度も低く、相補性金属酸化膜半導体（Complementary metal-oxide-semiconductor：ＣＭＯＳ）ロジックへの混載にも適している。ＲｅＲＡＭのメモリ動作としては、大きく分けて二つの方法が提案されている。一つは電極材料が電圧印可によって絶縁膜へ拡散して上下電極間で繋がる伝導パス（フィラメント）を形成するメカニズムであり、代表的な電極材料としてＣｕおよびＰｔが検討されている。もう一方は、絶縁膜にイオン性金属酸化物を用いて、還元反応によって膜中に酸素欠損が導入されて上下電極間でフィラメントを形成するメカニズムであり、代表的なイオン性金属酸化物として酸化ニッケル（ＮｉＯ）、酸化ハフニウム（ＨｆＯ２）、酸化チタン（ＴｉＯ２）及び酸化タンタル（ＴａＯｘ）が検討されている。電圧の印可方向を変えることで、フィラメントが繋がった低抵抗状態と繋がりがなくなった高抵抗状態を利用してメモリ動作が行われる（たとえば、非特許文献１および２）。
ＲｅＲＡＭでは、フィラメントを形成させるための初期動作として、フォーミングと呼ばれる疑似絶縁破壊が必要になる。フィラメントがランダムに形成されることが原因の高いフォーミング電圧を低下させるために、絶縁膜として多結晶酸化物層と、この多結晶酸化物層よりも厚いアモルファス層とを積層化させて、多結晶酸化物層のバウンダリ起因のフィラメントを用いることが開示されている（たとえば、特許文献１）。また、絶縁層に酸素欠損を導入するために、酸素引き抜き物質を電極と絶縁膜との界面に分散配置することが開示されている（たとえば、特許文献２）。
しかしながら、上記特許文献に記載された多結晶酸化物層のバウンダリ起因のフィラメント形成は、バウンダリの数および物性が多結晶層の形成条件に大きく影響され、フォーミング電圧のばらつきを引き起こさせる問題を含んでいた。また、分散される酸素引き抜きの物質がＴｉＯｘに表されるように酸素欠損の酸化物である必要があり、絶縁膜からの酸素の引き抜き量を決める酸素欠損の量を調整できず、フィラメントの形成を制御しづらい問題があった。
また、ＳｒＴｉＯ３単結晶の最表面のＯ−Ｔｉ結合の酸素と原子層堆積（Atomic layer deposition：ＡＬＤ）法による酸化アルミニウム（Ａｌ２Ｏ３）膜の成膜で用いられるトリメチルアルミニウム（trimethylaluminium：ＴＭＡ、Ａｌ（ＣＨ３）３）原料とが反応して、ＳｒＴｉＯ３最表面から酸素を除去して酸素欠損を導入し、結果として２次元電子ガスを作製することが報告されている（たとえば、非特許文献３）。しかしながら、上記非特許文献に記載された最表面からの酸素の除去は、単結晶基板によるオーダーリングしたＯ−Ｔｉ結合にのみ触れられており、非晶質および多結晶から構成された酸化チタン(ＴｉＯ２)の場合のＴＭＡとＯ−Ｔｉ結合の酸素との反応およびそれに基づく酸素欠損の導入についてはまったく触れられていない問題がある。
さらに、ＴＭＡ原料を用いたＡＬＤ法による酸化アルミニウム（Ａｌ２Ｏ３）膜の生成段階で、ＧａＡｓ基板上に生成した自然酸化物（例えば、ＧａＯｘおよびＡｓＯｘ）の酸素とＴＭＡとが反応して、自然酸化物膜を除去できることが報告されている（たとえば、非特許文献４）。しかしながら、上記非特許文献に記載された自然酸化物は化学量論比から酸素プアーな酸化物であるためにＴＭＡとの酸素の反応はしやすく、化学量論組成比あるいはそれ以上の酸素リッチな酸化物において、酸素との反応およびそれに基づく酸素欠損の導入についてはまったく触れられていない問題がある。
本発明は、このような事情に鑑みてなされたものであって、上記の問題の酸素欠損の量を酸化物に均一分散させたＲｅＲＡＭ等の抵抗変化型素子およびその製造方法を提供することを目的とする。
本発明の一側面によれば、第１の電極と第２の電極との間に設けられた金属酸化物膜を有する抵抗変化型素子であって、前記第１の電極と前記金属酸化物膜の間に非晶質な酸化アルミニウムまたは酸化炭化アルミニウムの島状または粒子状物が分散されている抵抗変化型素子が与えられる。
ここで、前記島状または粒子状物の平均粒径は、０．１ｎｍ以上０．６ｎｍ以下であってよい。
また、前記金属酸化物を構成する少なくとも１つの元素の酸化物生成自由エネルギーが、０℃から４００℃の温度範囲内の少なくとも一部の範囲内で酸化アルミニウムの酸化物生成自由エネルギーより低いものであってよい。
また、前記金属酸化物は、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、ジルコニウム（Ｚｒ）、およびハフニウム（Ｈｆ）からなる群から選択された少なくとも一つを含んでよい。
本発明の他の側面によれば、前記島状または粒子状物は、前記第１の電極に酸化アルミニウムまたは酸炭化アルミニウムを堆積させるとともに、堆積により当初前記第１の電極上に互いに孤立して形成された酸化アルミニウムまたは酸炭化アルミニウムの領域が連続した膜状に連結される前に堆積を打ち切ることにより形成する、上記何れかの抵抗変化型素子の製造方法が与えられる。
ここで、前記堆積は原子層堆積（ＡＬＤ）法により行ってよい。
また、前記ＡＬＤ法による堆積におけるＡＬＤサイクルは３サイクル以下であってよい。
また、前記ＡＬＤ法による堆積はトリメチルアルミニウムを使用して行われてよい。
また、前記ＡＬＤ法による堆積は０℃以上４００℃以下で行われてよい。
また、前記ＡＬＤ法による堆積は２２℃以上３００℃以下で行われてよい。
本発明によれば、低くしかも安定したフォーミング電圧を有するとともに、抵抗変化特性に優れたＲｅＲＡＭ等の抵抗変化型素子を提供することができる。
本発明の実施形態に係る抵抗変化型素子の概略断面図。 本発明の実施形態に係る１Ｔ−１Ｒ型の抵抗変化型素子の概略断面図。 本発明の実施形態に係る抵抗変化型素子の作製工程図。 本発明の実施例に係るＡＬＤ法の成膜温度に対するＴｉＯ２膜の比抵抗の変化の結果を示す図。 本発明の実施例に係るＡＬＤサイクルに対するＴｉＯ２膜の比抵抗の変化の結果を示す図。 本発明の実施形態に係るＡＬＤ法の３サイクル以内の場合と４サイクル以上の場合との酸素欠損および電子生成のメカニズムの違いを説明する模式図。 本発明の実施形態に係る非晶質な酸化アルミニウムによるフィラメント形成の模式図。 本発明の実施例に係るフォーミング電圧の素子間のばらつき特性を示す図。 本発明の実施例に係る非晶質な酸化アルミニウム無の抵抗変化型メモリの電圧サイクル数に対する抵抗変化の信頼性を示す図。
以下、図を参照しながら、本発明の実施形態に係る抵抗変化型素子および抵抗変化型素子の製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。また、以下の説明では抵抗変化型素子の代表的な用途である抵抗変化型メモリについてもっぱら説明するが、当然ながら一般性を失うものではない。
図１は、本発明の実施形態に係る抵抗変化型メモリ１０の概略構成図である。前記抵抗変化型メモリ１０は、上部電極１４と下部電極１１との間に設けられた金属酸化物膜１２を含む。前記上部電極１４と前記金属酸化物膜１２の間に、平均粒径は、０．１ｎｍ以上０．６ｎｍ以下の非晶質な酸化アルミニウムまたは酸炭化アルミニウム１３が島状または粒子状に分散されている。
また、図２は本実施形態に係る１Ｔ−１Ｒ型の抵抗変化型メモリ１０の断面模式図である。素子分離１６で分割されたシリコン基板１５上へ、通常のＣＭＯＳプロセスでソース（Ｓ）およびドレイン（Ｄ）を有するトランジスタ１７が形成されている。前記Ｓ上に層間絶縁膜１８に形成されたコンタクトプラグ１９上に接地線２０が形成され、前記Ｄ上に層間絶縁膜１８に形成されたコンタクトプラグ１９上に中継配線２１が形成される。前記中継配線２１上に層間絶縁膜２２に形成されたコンタクトプラグ２３上に、抵抗変化型メモリ１０の下部電極１１が形成される。前述のように形成した抵抗変化型メモリ１０の上部電極１４上に層間絶縁膜２４を貫通してコンタクトプラグ２５が形成され、前記コンタクトプラグ２５上へビット線２６が形成される。
図３は抵抗型変化メモリの製造工程図である。図３（ａ）において、層間絶縁膜２２に形成されたコンタクトプラグ２３上へ形成された下部電極１１を形成する。下部電極１１は密着層／導電層の積層構造で構成され、Ｔｉおよびクロム（Ｃｒ）などの密着層が用いられ、導電層には通常知られた材料で形成されたものを用いることができる。これらの導電層の形成材料としては、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、Ｔａ、タングステン（Ｗ）などの金属材料やこれらの合金、インジウムスズ酸化物（Indium Tin Oxide、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの導電層は、例えば表面を金属材料でめっきすることにより２層以上の積層構造を形成していてもよい。
次に、図３（ｂ）に示すように、金属酸化物膜１２を形成する。金属酸化物膜１２は、構成する少なくとも１つの元素の酸化物生成自由エネルギーが、０℃から４００℃の温度範囲内の少なくとも一部の部分温度範囲内でＡｌ２Ｏ３の酸化物生成自由エネルギーより大きい材料を用いて形成する（表１）。なお、当然のことではあるが、フォーミングは上記大小関係、すなわち
［金属酸化物生成自由エネルギー（金属酸化物膜１２中の少なくとも一つの元素）］＞［金属酸化物生成自由エネルギー（Ａｌ２Ｏ３）］
が成立する（つまり、金属酸化物膜１２上に酸素欠損が生成される）温度範囲内でフォーミングを行う。
金属酸化物膜１２は、Ｔｉ、Ｔａ、Ｎｂ、Ｚｒ、およびＨｆからなる群から選択された少なくとも一つを含んだ材料で形成してもよい。これらの金属酸化物膜１２は作製条件によっては優れた絶縁性の特性を示すために容易に酸素欠損を形成しづらく、酸素欠損に起因したフォーミングを形成するには高いフォーミング電圧を印可する必要があった。また、フォーミング形成する個所はランダムにしかもメモリ毎に大きなばらつきを生じた。
本願発明者らはこの問題を解決すべく検討を重ねた結果、ガラス基板へ形成した膜厚が１０ｎｍのルチル構造のＴｉＯ２膜上にＴＭＡ原料とＨ２Ｏガスを用いたＡＬＤ法によってアルミニウム酸化物膜を堆積させていくと、堆積の比較的初期段階でこのＴｉＯ２膜が絶縁体から導体へ変わることを見出した。図４は、ＡＬＤ法の成膜温度に対するルチル構造のＴｉＯ２膜の比抵抗の変化を示す。ＡＬＤサイクルは５０サイクル一定とした。比抵抗はホール測定によって求められた。全ての温度域で、比抵抗値は１０−２から１０−１Ωｃｍオーダーと小さくなり、ＴｉＯ２膜が絶縁体から導体へ変わることが分かった。また、ＡＬＤ成膜温度を３００℃一定として、ＡＬＤサイクルに対するＴｉＯ２膜の比抵抗の変化を図５に示す。ＡＬＤサイクルが３サイクルまでは、比抵抗値が測定限界の絶縁性を示したが、４サイクルで急激に比抵抗値が１０−１Ωｃｍまで低下して導体へ変わったことが分かった。４サイクル以上は１０−２から１０−１Ωｃｍオーダーであり、導体を維持していることが分かった。
この３サイクルと４サイクル以上との違いについて、図６を用いて説明する。ＡＬＤ法では、ＴＭＡ原料とＨ２Ｏガスを交互に供給するサイクル数を変えることで、Ａｌ２Ｏ３膜の膜厚を制御できる。成膜速度は、０．０８〜０．１５ｎｍ／ｃｙｃｌｅであり、図６（ａ）に示すように３サイクルまでは島状および粒子状に分散形成するが、図６（ｂ）に示すように４サイクル以上になると膜状に変わる。しかし、島状および粒子状の場合にでも、ＴｉＯ２膜に酸素欠損が導入されて、電子が生成する。このメカニズムは以下のとおりであると考えられる。ＴＭＡ原料が、ＴｉＯ２膜の表面に付着すると、ＴｉＯ２膜の最表面の酸素とＴＭＡ原料のＡｌ元素およびＣＨ３基とが反応して、Ａｌ２Ｏ３およびＣＯ２ガスが生成する。この生成に伴って、ＴｉＯ２膜に酸素欠損が生成する。この反応をまとめたのが（１）式である。この反応は、非特許文献３でも示されている。
２Ａｌ（ＣＨ３）３+１０ＴｉＯ2 → Ａｌ２Ｏ３+５Ｔｉ２Ｏ３+３ＣＨ４（ｇ）+Ｃ２Ｈ４（ｇ）+ＣＯ２（ｇ）+Ｈ２（ｇ） ― （１）
３サイクルまでは隣接する酸素欠損の間の距離が離れているために電子は流れないが、４サイクル以上になると酸素欠損同士の距離間は電子が流れる範囲内まで近づくために、電子が流れる。ここで、上記の（１）式は、２種類の金属酸化物が接した場合の酸化物生成自由エネルギーの差による酸素の移動によく類似している。よって、ＡＬＤの成膜温度の０℃から４００℃の温度域、例えば２２℃で、Ａｌ２Ｏ３の酸化物生成自由エネルギーは−１０６０ｋＪ/ｍｏｌであり、ルチル構造のＴｉＯ２の酸化物生成自由エネルギー−８８８ｋＪ/ｍｏｌに比べて小さな値であるために、ＴｉＯ２の酸素をうばいやすい。金属酸化物の酸化物生成自由エネルギーをまとめた表１に示すように、他に、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化ニオビウム（ＮｂＯ）、酸化タンタル（Ｔａ２Ｏ５）をＡＬＤ法で成膜した場合でも、酸素欠損の生成についてはＡｌ２Ｏ３膜の場合と同じ現象が起こる。
また、０℃〜４００℃の温度範囲でＡＬＤ法により作製したＡｌ２Ｏ３の構造は非晶質であった。なお、結晶化には９００℃以上での熱処理が必要なことは当業者にとっては技術常識である。特に、２２℃〜３００℃のＡＬＤ成膜温度範囲が低欠陥で高品質なＡｌ２Ｏ３を安定して形成できてよい。この条件を外れた場合には、不純物を含んだ酸化アルミニウムになることもある。さらに、Ｈ２Ｏガスの供給が不十分な場合や無い場合には、非晶質な酸炭化アルミニウムが同じく３サイクルまでは島状または粒子状に形成された。
また、非晶質な酸化アルミニウムおよび酸炭化アルミニウムの平均粒径は、０．１ｎｍ以上０．６ｎｍ以下であることが好ましい。ラフネスが大きすぎると上部電極とのコンタクトが不十分になりやすい。
抵抗変化型メモリでは、その動作原理上、下部電極１１と上部電極１４との間に挟まれた酸化物膜１２は絶縁体である必要があるため、導体化した金属酸化物膜をここに使用することはできない。しかし、上述したように、酸化アルミニウムまたは酸炭化アルミニウムの堆積の初期段階では酸素欠陥が堆積物の下に存在するにもかかわらず金属酸化物膜は絶縁性を維持することを利用すれば、上述したところの酸化アルミニウムまたは酸炭化アルミニウムの下に形成される酸素欠損をフォーミングの際のフィラメント成長の核として利用できる抵抗変化型メモリが実現可能である。本発明者らはこのような着想に基づいて本発明を完成させるに至ったものである。
上述の着想に基づいて、図３（ｃ）に示すように、金属酸化物膜１２の上に上記条件を満足するように島状または粒子状の酸化アルミニウム１３を３サイクル以下のＡＬＤ法によって形成する。次に、図３（ｄ）に示すように、上部電極１４を形成する。上部電極１４には通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、Ａｌ、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｍｏ、Ｔａ、Ｗなどの金属材料やこれらの合金、ＩＴＯ、ＺｎＯなどの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより２層以上の積層構造を形成していてもよい。
次に、図３（ｅ）に示すように、通常のフォトリソグラフィプロセスによって、サイズに合わせたレジストパターン２７を形成する。続いて、エッチングプロセスで下部電極１１まで加工した後に、レジスト膜を剥離して、図３（ｆ）に示すように、抵抗変化型メモリを作製する。
図７は、非晶質な酸化アルミニウムの（ａ）有および（ｂ）無の場合の、酸素欠損のフィラメント形成を示す断面模式図である。（ｂ）の場合、大きなフォーミング電圧を印可することで酸素欠損を導入するために、ランダムに酸素欠損が生成して、この酸素欠損を起因としたフィラメント形成のために、結果としてメモリ毎のばらつきが大きくなる。すなわち、この構成（ｂ）でフォーミング電圧が高くなるのは、フォーミング過程の最初でフィラメントの核となる酸素欠損を酸化物層表面に形成するために必要な電圧が高く、またこの酸素欠損の形成のために必要な電圧がこの表面の膜質、ひいてはその製造条件のわずかな違いに大きく左右されるのでチップ間のばらつきが大きくなるからである。一方、（ａ）の場合、酸化アルミニウムの面するＴｉＯ２膜の表面に酸素欠損を分散して形成できているために、低いフォーミング電圧でよく、しかもメモリ毎のばらつきも小さくなることを見出した。言い換えれば、本発明の構成（ａ）では酸化アルミニウムを酸化物層表面に形成した時には既に酸素欠損が形成されているので、フォーミング過程の当初に従来必要だった高い電圧が不要になり、またフォーミング電圧への膜質の影響が排除されるためにばらつきも減少するのである。
なお、上述した島状または粒子状の酸化アルミニウムまたは酸炭化アルミニウムを実現する方法としてＡＬＤ法を挙げたが、この実現方法は必ずしもＡＬＤ法に限定されるわけではない。形成された酸化アルミニウムまたは酸炭化アルミニウムの島状または粒子状領域が成長しすぎて連結することにより連続した膜上になる前に成長プロセスを停止できるように制御可能な方法であれば採用できる。例えば、ＴＭＡガスを供給しながらＭＯＣＶＤ法により上述した成長制御を行なうことも可能である。
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例においては、図１に示した抵抗変化型メモリ１０と同様の構成を酸化シリコン（ＳｉＯ２）（１００ｎｍ）上に形成した。
実施例の抵抗型変化メモリは、Ｓｉ基板を用い、表面を酸化することでＳｉＯ２層を１００ｎｍ形成した後、密着層としてのＴｉ膜を、ＤＣスパッタリング法を用いて、室温において、Ａｒガスで０．１Ｐａ、スパッタリングパワー２００Ｗの条件で膜厚１０ｎｍ形成した。続いて、Ｔｉ膜上へ導電性としてＰｔ膜を、ＤＣスパッタリング法を用いて、室温において、Ａｒガスで０．１Ｐａ、スパッタリングパワー２００Ｗの条件で膜厚１００ｎｍ形成して、下部電極１１を作製した。
次に、金属酸化物膜１２としてのＴｉＯ２膜を、Ｐｔ膜上へ、ＡＬＤ装置を用い、テトラキシジメチルアミドチタニウム（Tetrakis-dimethlamido-titanium：ＴＤＭＡＴ）原料→Ａｒパージガス→Ｈ２Ｏ酸化ガス→Ａｒパージガスの供給で１サイクルとしたシーケンスで、ＴＤＭＡＴ原料容器の温度１００℃、Ｈ２Ｏ容器の温度２０℃、真空度１０Ｐａ、成長温度３００℃、２００サイクルで約１０ｎｍ形成した。このＴｉＯ２膜は非晶質構造であった。アナターゼおよびルチル構造は、この非晶質構造の膜を各々酸素雰囲気で５００℃および窒素雰囲気で８００℃で熱処理することで作製した。以下では、ルチル構造のＴｉＯ２膜を用いた例を示す。
次に、非晶質な酸化アルミニウム１３は、ルチル構造のＴｉＯ２膜上へ、ＡＬＤ装置を用い、ＴＭＡ原料→Ａｒパージガス→Ｈ２Ｏ酸化ガス→Ａｒパージガスの供給で１サイクルとしたシーケンスで、ＴＭＡ原料容器の温度０〜２０℃、Ｈ２Ｏ容器の温度０〜２０℃、真空度１０Ｐａ、成長温度０〜４００℃およびサイクル数を１〜１００と変えて成膜した。以下では、成膜温度３００℃、３サイクルで成膜した例を示す。
次に、上部電極１４としては、直径１００μｍの孔の開いたステンシルマスクを通して、Ｐｔ膜を、ＤＣスパッタリング法を用いて、室温で、Ａｒガスで０．１Ｐａ、スパッタリングパワー２００Ｗの条件で膜厚１００ｎｍ形成したものを使用した。
このようにして作製した抵抗変化型メモリ１０の特性は、評価環境を２５℃、暗所、真空中として測定した。図８および図９は抵抗変化型メモリ１０の特性を測定した結果を示すグラフであり、図８はフォーミング電圧の素子間のばらつき特性、図９は信頼性の特性を示す。
図８はフォーミング電圧の素子間のばらつき特性であり、比較的小さなチェス盤状のパターンを持つ棒グラフで表されるところの本実施例の抵抗変化型メモリ１０の測定結果に加えて、比較対象としての非晶質な酸化アルミニウム無のデータ（細かな点を分散させたパターンの棒グラフ）もプロットされている。非晶質な酸化アルミニウム無の抵抗変化型メモリのフォーミング電圧の分布範囲は１．８〜４．５Ｖと幅広く分散しているので、素子を確実にフォーミングするためには高電圧領域までフォーミング電圧を印可する必要がある。一方、本実施例の非晶質な酸化アルミニウム有の抵抗変化型メモリは、約７５％のメモリが２．５Ｖのフォーミング電圧に集中しており、また分布の広がりも比較対象のデータに比べて非常に狭い。すなわち、本実施例ではフォーミング電圧のばらつきを小さくできる効果が現われている。
図９は、フォーミング後の非晶質な酸化アルミニウム無の抵抗変化型メモリの電圧サイクル数に対する抵抗変化の信頼性の特性である。絶対値は０．３Ｖだがその極性を１０ｍ秒ごとに反転させた矩形波電圧を１００サイクル印加した。当該繰り返し試験の最初から１００サイクルの繰り返しが終了するまで、低抵抗領域は１Ｅ＋３オーダーで、高抵抗領域は１Ｅ＋８オーダーと、特性で重要な抵抗差（高抵抗と低抵抗との比の値）は５桁の良好な特性であった。また、この５桁は１００サイクル後でも維持するなど信頼性も高いことが分かった。一方、図８に示した従来の酸化アルミニウムなしのキャパシタは、上と同じサイクル試験を行ったところ、サイクル数が６０回を超えると、低抵抗値が徐々に大きくなり、高抵抗と低抵抗の比の値が５桁よりも減少する傾向を示した。また、キャパシタによっては、高抵抗値と低抵抗値が同じになるキャパシタの破壊も認められた。
以上の結果から、本発明の抵抗変化型メモリの動作確認ができ、本発明の有用性が確かめられた。
以上説明したように、本発明によれば、抵抗変化型メモリに代表される抵抗変化型素子の性能向上に大いに貢献することが可能である。
特許第５３０９６１５号 特開２０１４−２２６６０号公報
B. J. Choi et al., "Resistive switching mechanism of TiO2 thin films grown by atomic-layer deposition", J. Appl. Phys. 98, 033715(2005). S. Seo et al., "Reproducible resistance switching in polycrystalline NiO films", Appl. Phys. Lett., 85, 5655(2004). S. W. Lee et al., Nano Lett., 12, 4775(2012). H. D. Lee et al., Appl. Phys. Lett., 94, 222108(2009).
１０---抵抗変化型メモリ
１１---下部電極
１２---金属酸化物膜
１３---非晶質な酸化アルミニウムまたは酸炭化アルミニウム
１４---上部電極
１５---シリコン基板
１６---素子分離
１７---トランジスタ
１８、２２、２４---層間絶縁膜
１９、２３、２５---コンタクトプラグ
２０---接地線
２１---中継配線
２６---ビット線

Claims (10)

  1. 第１の電極と第２の電極との間に設けられた金属酸化物膜を有する抵抗変化型素子であって、
    前記第１の電極と前記金属酸化物膜の間に非晶質な酸化アルミニウムまたは酸化炭化アルミニウムの島状または粒子状物が分散されている抵抗変化型素子。
  2. 前記島状または粒子状物の平均粒径は、０．１ｎｍ以上０．６ｎｍ以下である、請求項１に記載の抵抗変化型素子。
  3. 前記金属酸化物を構成する少なくとも１つの元素の酸化物生成自由エネルギーが、０℃から４００℃の温度範囲内の少なくとも一部の範囲内で酸化アルミニウムの酸化物生成自由エネルギーより低い、請求項１または２に記載の抵抗変化型素子。
  4. 前記金属酸化物は、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、ジルコニウム（Ｚｒ）、およびハフニウム（Ｈｆ）からなる群から選択された少なくとも一つを含む、請求項１から３の何れかに記載の抵抗変化型素子。
  5. 前記島状または粒子状物は、前記第１の電極に酸化アルミニウムまたは酸炭化アルミニウムを堆積させるとともに、堆積により当初前記第１の電極上に互いに孤立して形成された酸化アルミニウムまたは酸炭化アルミニウムの領域が連続した膜状に連結される前に堆積を打ち切ることにより形成する、請求項１から４の何れかに記載の抵抗変化型素子
    の製造方法。
  6. 前記堆積は原子層堆積（ＡＬＤ）法により行う、請求項５に記載の抵抗変化型素子の製造方法。
  7. 前記ＡＬＤ法による堆積におけるＡＬＤサイクルは３サイクル以下である、請求項６に記載の抵抗変化型素子の製造方法。
  8. 前記ＡＬＤ法による堆積はトリメチルアルミニウムを使用して行われる、請求項６または７に記載の抵抗変化型素子の製造方法。
  9. 前記ＡＬＤ法による堆積は０℃以上４００℃以下で行われる、請求項８に記載の抵抗変化型素子の製造方法。
  10. 前記ＡＬＤ法による堆積は２２℃以上３００℃以下で行われる、請求項９に記載の抵抗変化型素子の製造方法。
JP2015005464A 2015-01-15 2015-01-15 抵抗変化型素子の製造方法 Active JP6544555B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015005464A JP6544555B2 (ja) 2015-01-15 2015-01-15 抵抗変化型素子の製造方法
EP16737382.8A EP3246947B1 (en) 2015-01-15 2016-01-13 Resistance change element and method for manufacturing same
PCT/JP2016/050853 WO2016114311A1 (ja) 2015-01-15 2016-01-13 抵抗変化型素子およびその製造方法
US15/536,150 US10290802B2 (en) 2015-01-15 2016-01-13 Variable resistance device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015005464A JP6544555B2 (ja) 2015-01-15 2015-01-15 抵抗変化型素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016131216A true JP2016131216A (ja) 2016-07-21
JP6544555B2 JP6544555B2 (ja) 2019-07-17

Family

ID=56405852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015005464A Active JP6544555B2 (ja) 2015-01-15 2015-01-15 抵抗変化型素子の製造方法

Country Status (4)

Country Link
US (1) US10290802B2 (ja)
EP (1) EP3246947B1 (ja)
JP (1) JP6544555B2 (ja)
WO (1) WO2016114311A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2653399C2 (ru) * 2016-09-15 2018-05-08 Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук (ИЭФ УрО РАН) Способ нанесения покрытия из аморфного оксида алюминия реактивным испарением алюминия в разряде низкого давления
CN109461812A (zh) * 2018-09-27 2019-03-12 西交利物浦大学 基于铝氧化物的rram及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610733B (zh) * 2017-08-31 2020-05-19 华中科技大学 一种降低阻变存储器形成电压的电形成方法
CN110317061B (zh) * 2018-03-28 2021-06-15 山东理工大学 一种制备Al4O4C纳米纤维的方法
JP2020043240A (ja) 2018-09-11 2020-03-19 キオクシア株式会社 記憶装置
CN110676374B (zh) * 2019-05-22 2020-06-09 集美大学 一种阻变存储器及其制备方法
US11527712B2 (en) * 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210354A1 (en) * 2006-03-10 2007-09-13 Renesas Technology Corp. Semiconductor device and semiconductor device manufacturing method
US20080318442A1 (en) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
JP2009021560A (ja) * 2007-06-15 2009-01-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US20120064689A1 (en) * 2010-09-10 2012-03-15 Elpida Memory, Inc. Method for manufacturing semiconductor device
US20130168632A1 (en) * 2011-12-29 2013-07-04 Ji-Won Moon Resistance variable memory device and method for fabricating the same
JP2014022660A (ja) * 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745807B2 (en) * 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
JP5309615B2 (ja) 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
KR101491623B1 (ko) * 2008-09-24 2015-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5390715B2 (ja) 2010-12-01 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
EP2699884B1 (en) * 2011-04-19 2017-01-04 Porex Corporation Liquid sampling, storage, transfer and delivery device
TW201304561A (zh) * 2011-07-11 2013-01-16 Hannstar Display Corp 平面顯示器的揚聲器結構
US8866121B2 (en) * 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
JP5874905B2 (ja) * 2011-10-18 2016-03-02 国立研究開発法人物質・材料研究機構 アルミナ抵抗変化型メモリ素子の製造方法
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
KR20130126325A (ko) * 2012-05-11 2013-11-20 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9012298B2 (en) * 2012-12-31 2015-04-21 Intermolecular, Inc. Methods for reproducible flash layer deposition
US9368722B2 (en) * 2013-09-06 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210354A1 (en) * 2006-03-10 2007-09-13 Renesas Technology Corp. Semiconductor device and semiconductor device manufacturing method
JP2007243009A (ja) * 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
US20080318442A1 (en) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
JP2009021560A (ja) * 2007-06-15 2009-01-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US20120064689A1 (en) * 2010-09-10 2012-03-15 Elpida Memory, Inc. Method for manufacturing semiconductor device
JP2012080094A (ja) * 2010-09-10 2012-04-19 Elpida Memory Inc 半導体記憶装置及びその製造方法
US20130168632A1 (en) * 2011-12-29 2013-07-04 Ji-Won Moon Resistance variable memory device and method for fabricating the same
JP2014022660A (ja) * 2012-07-20 2014-02-03 Sharp Corp 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2653399C2 (ru) * 2016-09-15 2018-05-08 Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук (ИЭФ УрО РАН) Способ нанесения покрытия из аморфного оксида алюминия реактивным испарением алюминия в разряде низкого давления
CN109461812A (zh) * 2018-09-27 2019-03-12 西交利物浦大学 基于铝氧化物的rram及其制备方法
CN109461812B (zh) * 2018-09-27 2022-07-29 西交利物浦大学 基于铝氧化物的rram及其制备方法

Also Published As

Publication number Publication date
WO2016114311A1 (ja) 2016-07-21
EP3246947B1 (en) 2020-04-01
US10290802B2 (en) 2019-05-14
EP3246947A1 (en) 2017-11-22
EP3246947A4 (en) 2018-10-31
JP6544555B2 (ja) 2019-07-17
US20170346006A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6544555B2 (ja) 抵抗変化型素子の製造方法
TWI553923B (zh) 以混合－金屬－價化合物為基礎之憶阻器及其製備方法與操作方法
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
AU2016361453B2 (en) A memristor device and a method of fabrication thereof
JP2007227922A (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
TWI497693B (zh) 記憶胞及其製程
US20100258778A1 (en) Resistive memory device and method for manufacturing the same
US9281477B2 (en) Resistance change element and method for producing the same
TW201717442A (zh) 導電橋接式隨機存取記憶體
TWI501356B (zh) 具有混合式氧化物相結構之憶阻器
US11283014B2 (en) RRAM crossbar array circuits with specialized interface layers for low current operation
JP2017034223A (ja) 抵抗変化型メモリ
TWI637485B (zh) 電阻變化元件及其製造方法
US11985911B2 (en) Methods for fabricating resistive random-access memory stacks
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
Cao et al. Resistive switching characteristics in TiO 2/LaAlO 3 heterostructures sandwiched in Pt electrodes
Kita et al. Resistive switching in NiO bilayer films with different crystallinity layers
KR20130014004A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190605

R150 Certificate of patent or registration of utility model

Ref document number: 6544555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250