CN110676374B - 一种阻变存储器及其制备方法 - Google Patents

一种阻变存储器及其制备方法 Download PDF

Info

Publication number
CN110676374B
CN110676374B CN201910428920.6A CN201910428920A CN110676374B CN 110676374 B CN110676374 B CN 110676374B CN 201910428920 A CN201910428920 A CN 201910428920A CN 110676374 B CN110676374 B CN 110676374B
Authority
CN
China
Prior art keywords
layer
resistive random
random access
access memory
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910428920.6A
Other languages
English (en)
Other versions
CN110676374A (zh
Inventor
徐文彬
李明逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jimei University
Original Assignee
Jimei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jimei University filed Critical Jimei University
Priority to CN201910428920.6A priority Critical patent/CN110676374B/zh
Publication of CN110676374A publication Critical patent/CN110676374A/zh
Application granted granted Critical
Publication of CN110676374B publication Critical patent/CN110676374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于存储器技术领域，具体涉及一种阻变存储器及其制备方法。本发明提供的制备方法，包括以下步骤：在底电极上沉积阻变材料，形成非晶态阻变层；在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层；对形成所述屏蔽层的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区；去除所述屏蔽层，并在所述高结晶阵列区的表面制备顶电极，得到阻变存储器。实施例结果表明，本发明提供的阻变存储器稳定性得到显著改善，500次阻变循环后，存储窗口大小的最大变化约为‑1.7％，3000次阻变循环后，存储窗口大小的最大变化约为‑6.3％，显示了较好的稳定性。

Description

一种阻变存储器及其制备方法
技术领域
本发明属于存储器技术领域，具体涉及一种阻变存储器及其制备方法。
背景技术
存储器在如今的信息时代无疑占据着非常重要的地位。随着半导体技术水平的不断进步，阻变存储器(Resistance random access memory，RRAM)正得到越来越广泛的关注。RRAM具有制备工艺简单、密度高、集成度大、编程速度快、性能可靠稳定、能耗低以及操作电压低等技术优势，而最关键的就是RRAM与CMOS(互补金属氧化物半导体)工艺兼容，因此，RRAM已经成为下一代存储器最有力的竞争者之一。
阻变存储器的核心是一个金属/介质/金属(MIM)结构，依赖中间介质层的阻变效应实现存储功能，具体存储原理是：具有阻变效应的介质层在外加电场作用下会在高阻态和低阻态之间发生相互转换，从而形成“0”态和“1”态的二进制信息存储。阻变存储器的存储性能的评价标准有多种，其中最主要的是开关阻值比和稳定性，若存储器的开关阻值比和稳定性差，可能会导致存储信息的误读、误写，降低存储数据的可靠性。因此，提高开关阻值比与改善稳定性已成为阻变存储器研究的焦点。
发明内容
本发明的目的在于提供一种阻变存储器及其制备方法，本发明提供的制备方法能够制备得到开关阻值比和稳定性较高的阻变存储器。
为实现上述目的，本发明提供如下技术方案：
本发明提供了一种阻变存储器的制备方法，包括以下步骤：
在底电极上沉积阻变材料，形成非晶态阻变层；
在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层；
对形成所述屏蔽层的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区；
去除所述屏蔽层，并在所述高结晶阵列区的表面制备顶电极，得到阻变存储器。
优选的，所述阻变材料的材质为金属氧化物。
优选的，所述非晶态阻变层的厚度为80～120nm。
优选的，所述纳米管阵列的孔洞直径为40～100nm，孔洞间距为20～60nm。
优选的，所述氧气等离子强化退火处理中，氧气的流量为2.0～4.0sccm，氧气压力为1～2Pa，温度为100～200℃，功率为150～300W，保温时间为30～60min。
优选的，所述高结晶阵列区中，高结晶区的深度为30～100nm。
优选的，去除所述屏蔽层后，还包括对去除所述屏蔽层后的整体结构进行退火。
优选的，所述退火的温度为200～300℃，保温时间为30～60min，所述退火在氮气气氛下进行。
优选的，所述底电极和顶电极为依次层叠的Cr层、Cu层和Cr层。
本发明提供了上述技术方案所述制备方法制备得到的阻变存储器。
本发明提供的制备方法包括以下步骤：在底电极上沉积阻变材料，形成非晶态阻变层；在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层；对形成所述屏蔽层的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区；去除所述屏蔽层，并在所述高结晶阵列区的表面制备顶电极，得到阻变存储器。本发明通过在阻变材料形成的非晶态阻变层上设置纳米管阵列式的屏蔽层，使后续的氧气等离子退火处理仅对局部的阻变材料产生作用，进而形成高结晶区；未经氧气等离子退火处理的阻变材料仍保持原生高密度氧空位缺陷，作为导电细丝形成基础；由于高结晶区呈阵列式分布，使导电区域呈规则式分布，缩短了导电路径，降低启动电压并提高导电稳定度和阻变开关阻值比，最终达到提高存储器稳定性的目的。实施例结果表明，本发明提供的阻变存储器稳定性得到显著改善，500次阻变循环后，存储窗口大小的最大变化约-1.7％(下降幅度)，3000次阻变循环后，存储窗口大小的最大变化为约-6.3％(下降幅度)，显示了较好的稳定性。
附图说明
图1为本发明提供的阻变存储器制备方法的流程示意图；图中，1为底电极，2为非晶态阻变层，3为屏蔽层，4为纳米管阵列的孔洞区，5为等离子退火时引入的离子束，6为高结晶区，7为导电细丝，8为顶电极；
图2为实施例1和对比例1～2所得阻变存储器的漏电曲线。
具体实施方式
本发明提供了一种阻变存储器的制备方法，包括以下步骤：
在底电极上沉积阻变材料，形成非晶态阻变层；
在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层；
对形成所述屏蔽层的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区；
去除所述屏蔽层，并在所述高结晶阵列区的表面制备顶电极，得到阻变存储器。
为清楚说明本发明的方案，以下具体实施方式参照图1所示的流程示意图进行说明：
本发明在底电极1上沉积阻变材料，形成非晶态阻变层2。在本发明中，所述底电极优选包括层叠的Cr层、Cu层和Cr层，单个Cr层的厚度优选为10～20nm，更优选为12～18nm，再优选为13～15nm；所述Cu的厚度优选为10～20nm，更优选为12～18nm，再优选为13～15nm。
在本发明中，所述底电极优选沉积在基底材料上，所述基底材料优选包括硅基底(图1中未表示出)。本发明对所述底电极的形成方式没有特殊要求，优选通过沉积的方式得到，更优选通过直流溅射法沉积得到。本发明对所述沉积的具体参数没有特殊要求，能得到上述组分和厚度的底电极即可。
在本发明中，所述阻变材料的材质优选为金属氧化物，具体如二氧化钛(TiO2)；所述阻变材料优选通过直流溅射的方式沉积在底电极上，形成非晶态阻变层。本发明所述非晶态阻变层指将阻变材料沉积至一定厚度，未经过其他处理的材料层。在本发明中，所述非晶态阻变层的厚度优选为80～120nm，更优选为85～115nm，再优选为90～110nm。在本发明具体实施例中，沉积二氧化钛时，优选以二氧化钛靶材为溅射靶材，沉积工艺参数优选控制在如下条件：基底温度优选不超过100℃，溅射功率优选为200～300W，更优选为200W；溅射时间优选为0.5～1.5h，更优选为1h。
形成非晶态阻变层2后，本发明在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层3；屏蔽层3有若干纳米管孔洞4，形成纳米管阵列，所述纳米管孔洞的直径优选为40～100nm，更优选为45～90nm，再优选为50～80nm；孔间距优选为20～60nm，更优选为25～55nm，再优选为30～50nm。本发明对所述单位面积的孔洞个数没有特殊要求，可通过孔洞直径、孔洞间距的调整进行控制。
在本发明中，所述纳米管阵列优选为氧化铝纳米管阵列，所述氧化铝纳米管阵列优选通过两次阳极氧化法制备得到。在本发明中，所述两次阳极氧化法优选包括以下步骤：
在所述非晶态阻变层上沉积铝层，然后以硫酸和草酸的混合液为电解液，进行两次阳极氧化，得到氧化铝纳米阵列。
在本发明中，所述铝层的厚度优选为45～55nm，更优选为47～53nm，再优选为50nm；沉积铝层时，优选以铝靶材作为溅射靶材，沉积工艺参数优选控制在如下条件：基底温度优选不超过100℃，溅射功率优选为100～200W，更优选为100W；溅射时间优选为1～5min，更优选为3min。
在本发明中，两次阳极氧化过程中，所用电解液优选为硫酸和草酸的混合液；所述混合液中硫酸的浓度优选为2～8mol/L，更优选为3～6mol/L；草酸的浓度优选为0.1～0.9mol/L，更优选为0.2～0.6mol/L；所述混合液的温度优选为5～60℃，更优选为5～15℃，再优选为10℃。在本发明中，所述两次阳极氧化过程中，电压独立地优选控制在15～40V，更优选为20～35V；第一次阳极氧化的时间优选为1～4h，更优选为2～3h；第二次阳极氧化的时间优选为2～6h，更优选为2.5～3.5h；且第二次阳极氧化的时间长于第一次阳极氧化的时间。
在本发明中，第一次阳极氧化后，本发明优选对第一次阳极氧化后的材料层进行清洗处理，所述清洗用清洗液优选为铬酸和磷酸的混合液。本发明对所述混合液中铬酸和磷酸的浓度没有特殊要求，能使第一次阳极氧化后材料层表面的氧化铝去除即可。在本发明具体实施过程中，所述混合液中铬酸的浓度优选为0.1～0.3mol/L，所述磷酸的浓度优选为0.3～0.5mol/L。
第二次阳极氧化后，本发明优选对第二次阳极氧化后的材料表面进行清洗和干燥，所述清洗优选用去离子水冲洗；所述干燥的方式优选为烘干；本发明对所述烘干的温度和时间没有特殊要求，能使材料表面的去离子水充分去除即可。经过清洗和干燥后，得到结构清晰的氧化铝纳米阵列，形成屏蔽层。
形成屏蔽层3后，本发明对形成所述屏蔽层3的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区。在本发明中，所述整体结构包括基底、底电极1、非晶态阻变层2和屏蔽层3。在本发明中，所述氧气等离子强化退火处理中，氧气的流量优选为2.0～4.0sccm，更优选为3.0～4.0sccm；氧气压力优选为1～2Pa，更优选为1.2～1.7Pa，再优选为1.5Pa；温度优选为100～200℃，更优选为120～180℃，再优选为125～175℃；等离子体源的输出功率优选为150～300W，更优选为155～280W，再优选为160～270W；保温时间优选为30～60min，再优选为35～55min，更优选为40～50min。本发明采用上述范围的输出功率，能够对离子束强度进行控制，输出功率越高，参与轰击作用的离子越多，离子束轰击强度越大，对非晶态阻变层的作用越明显。
本发明先对阻变材料进行屏蔽，由于屏蔽采用的是纳米管阵列结构，使部分阻变材料被屏蔽，部分阻变材料露出，在进行氧气等离子强化退火处理时，露出部分的阻变材料在氧气等离子和中温退火双重作用下(等同于图1中等离子退火引入离子束5)，结晶程度提高，形成高结晶区6，而被屏蔽部分则仍保持原有的非结晶状态，起到导电细丝7的作用，因此，形成高结晶区和非结晶区交替分布的状态，即高结晶阵列区。在本发明中，所述高结晶阵列区的阵列排布方式由屏蔽层分布的纳米管孔洞决定。本发明优选在上述条件下对非晶态阻变层进行处理，能使高结晶区的深度达到30～100nm，对得到较短的导电路径，改善阻变存储器的开关阻值比和稳定性有利。
形成高结晶阵列区后，本发明去除所述屏蔽层3，并在所述高结晶阵列区的表面制备顶电极8，得到阻变存储器。在本发明中，所述屏蔽层优选通过氢氟酸(HF)和盐酸(HCl)的混合液去除，所述混合液中，HF的浓度优选为3～8mol/L，更优选为4～6mol/L；HCl的浓度优选为1～6mol/L，更优选为2～4mol/L。
去除所述屏蔽层后，制备顶电极前，本发明优选对去除所述屏蔽层的整体结构进行退火，提高阻变层高阻态阻值和开关阻值比，以改善结构的整体性能。在本发明中，所述退火优选在氮气气氛中进行，所述退火的温度优选为150～450℃，更优选为200～300℃；保温时间优选为10～60min，再优选为20～40min。
退火后，本发明优选在所述退火后的高结晶阵列区的表面制备顶电极。在本发明中，所述顶电极的材质和厚度优选与上述技术方案所述底电极的材质和厚度一致，此处不再重复。
本发明另提供了上述技术方案所述制备方法制备得到的阻变存储器，所述阻变存储器的结构依次包括底电极、阻变层和顶电极，所述底电极优选包括层叠的Cr层、Cu层和Cr层，以Cr/Cu/Cr表示；所述阻变层由高结晶区阻变材料和非结晶区阻变材料在竖直方向交替排列形成，所述高结晶区的深度优选为阻变层厚度的20～100％，更优选为50～100％；所述阻变层的材质优选包括TiO2；所述顶电极与所述底电极的组成结构一致。
为了进一步说明本发明，下面结合附图和实施例对本发明提供的阻变存储器及其制备方法进行详细地描述，但不能将它们理解为对本发明保护范围的限定。
实施例1
按照图1所示流程示意图制备阻变存储器，具体步骤如下：
在硅基底表面以直流溅射法制备Cr/Cu/Cr金属膜系作为阻变存储器底电极；沉积时，控制沉积工艺参数分别为：以铬靶作溅射靶材，基底温度不超过100℃(控制在90℃，以下各步骤的基底温度同)，溅射功率100W，溅射时间3min以及以铜靶作溅射靶材，基底温度100℃以下，溅射功率100W，溅射时间2min；沉积后得到Cr/Cu/Cr底电极，其中，单层Cr的厚度为10nm，Cu的厚度为10nm；
在Cr/Cu/Cr上继续用射频磁控溅射法制备一层100nm左右的TiO2薄膜作为阻变材料层；沉积时，控制沉积工艺参数为：以氧化钛靶作溅射靶材，基底温度不超过100℃，溅射功率200W，溅射时间1h；
采用直流溅射工艺在TiO2阻变层上沉积一层高纯度的金属铝，厚度为50nm；沉积铝时，控制沉积工艺参数为：以铝靶作溅射靶材，基底温度不超过100℃，溅射功率100W，溅射时间3min；
对新沉积的Al层在硫酸和草酸混合的电解液中使用直流电压进行电化学反应，得到氧化铝阵列层；第一次阳极氧化时，混合液中硫酸的浓度为4mol/L，草酸的浓度为0.5mol/L，电压25V，时间2.5h，得到孔径50nm，孔间距40nm的氧化铝阵列结构；
将反应后的材料层浸入在铬酸及磷酸的混合液中(混合液中，铬酸浓度为0.23mol/L，磷酸浓度为0.41mol/L)，移除表层的阳极氧化铝；
进行第二次的阳极氧化时，电解液与第一次阳极氧化所用溶液相同，电压为30V、时间为3h；处理后形成规则的阳极氧化铝纳米管矩阵模板，形成屏蔽层；
在150℃的温控条件下，对屏蔽层进行功率为150W、时间为30min的氧气等离子强化退火处理；处理时，氧气流量控制在2.0～4.0sccm范围内，维持1.5Pa；
用HF酸和HCl酸的混合溶液清洗去除氧化铝纳米管屏蔽层，剩下TiO2阻变材料；所用混合液中，HF的浓度为5.1mol/L，盐酸的浓度为2.9mol/L；
将整体结构进行退火；退火在氮气气氛、2.0～4.0sccm条件下进行，维持氮气压力为1.0Pa；退火时温度为250℃，时间为30min；
在TiO2阻变层表面继续进行Cr/Cu/Cr金属膜系制备作为阻变存储器顶电极，沉积参数同底电极的制备，整体流程完成，得到阻变存储器。
实施例2～3
按照实施例1的方式制备阻变存储器，不同之处在于沉积的各材料层的厚度、退火工艺参数不同，具体列于表1中。
实施例4
按照实施例1的方式制备阻变存储器，不同之处在于去除所述屏蔽层后，不进行退火处理，直接制备顶电极。
对比例1
采用单一遮蔽阵等离子处理方案制备阻变存储器，开始步骤与实施例1相同，不同之处(具体见表1，2)在于形成遮蔽层后，仅对遮蔽层进行功率为150W、时间为30min的氩气等离子处理形成深度约为10nm的人工缺陷区，之后去除遮蔽层，沉积顶电极完成存储器制备的流程与实施例1相同。
对比例2
采用双遮蔽阵等离子处理方案制备阻变存储器，开始步骤与对比例1相同，不同之处(具体见表1，2)在于采用双遮蔽层流程，且遮蔽层孔径均为80nm，孔径间距为30nm；第一遮蔽层厚度为50nm，完成第一遮蔽层制备后继续进行功率为150W、时间为30min的氩气等离子处理在第一阻变层中形成深度约为10nm的人工缺陷区；去除第一遮蔽层后继续形成厚度同为50nm的TiO2第二阻变层和第二遮蔽层；完成遮蔽层制备后继续进行功率为150W、时间为30min的氩气等离子处理在第二阻变层中形成深度约为30nm的人工缺陷区，之后去除遮蔽层，沉积顶电极完成存储器制备的流程与实施例1相同。
表1实施例和对比例制备阻变存储器的工艺参数
Figure BDA0002068359170000081
表2实施例和对比例所得阻变存储器的结构参数
Figure BDA0002068359170000082
Figure BDA0002068359170000091
性能表征及结果
采用I-V漏电流测试方法测试实施例1～4和对比例1～2所得阻变存储器的性能，其中实施例1、对比例1～2的漏电测试结果见图2，图2中三条漏电曲线分别对应单一遮蔽层等离子处理方案(对应对比例1的方案)、双遮蔽层等离子处理方案(对应对比例2的方案)及带遮蔽层的等离子退火处理方案(对应本申请实施例1的方案)，所测漏电曲线均表现出典型的阻变存储窗口特征。在进入阻变工作状态后，由于导电细丝在工作过程中会产生变化，随着阻变循环次数的增加，阻变低阻态阻值随之升高，高低阻值比随之降低，存储窗口随之减小，且稳定性随之降低。所测漏电流是各方案下制备得到的结构在经过500次阻变循环后测试所得，因而500次阻变循环后所测存储窗口越大，说明对应方案得到的结构稳定性越好。具体而言，对比例2比对比例1存储窗口增大一倍，而实施例1比对比例1存储窗口增大近十倍，可见对比例2所得产品(双遮蔽层等离子处理方案)稳定性优于对比例1所得产品(单一遮蔽层等离子处理方案)，而本发明所得产品(带遮蔽层的等离子退火处理方案)稳定性又优于对比例1，2所得产品。而同初始状态相比，对实施例1方案所得结构在500次阻变循环后测试得到的存储窗口大小最大变化为下降约1.7％。显示了较好的稳定性。
实施例2～4所得阻变存储器的测试结果与实施例1相近，说明本方案制备得到了具有较高开关阻值比和良好稳定性的阻变存储器。
由以上实施例说明，本发明提供的制备方法能够对阻变材料层进行优化，优化后的阻变材料层的导电路径由无序转为有序，路径明显缩短，提高了存储器的开关阻值比和稳定性。
尽管上述实施例对本发明做出了详尽的描述，但它仅仅是本发明一部分实施例，而不是全部实施例，人们还可以根据本实施例在不经创造性前提下获得其他实施例，这些实施例都属于本发明保护范围。

Claims (7)

1.一种阻变存储器的制备方法，包括以下步骤：
在底电极上沉积阻变材料，形成非晶态阻变层；所述非晶态阻变层的厚度为80～120nm；
在所述非晶态阻变层上制备纳米管阵列，形成屏蔽层；所述纳米管阵列的孔洞直径为40～100nm，孔洞间距为20～60nm；
对形成所述屏蔽层的整体结构进行氧气等离子强化退火处理，将所述非晶态阻变层转为高结晶阵列区；所述高结晶阵列区中，高结晶区的深度为30～100nm；
去除所述屏蔽层，并在所述高结晶阵列区的表面制备顶电极，得到阻变存储器。
2.如权利要求1所述的制备方法，其特征在于，所述阻变材料的材质为金属氧化物。
3.如权利要求1～2任一项所述的制备方法，其特征在于，所述氧气等离子强化退火处理中，氧气的流量为2.0～4.0sccm，氧气压力为1～2Pa，温度为100～200℃，功率为150～300W，保温时间为30～60min。
4.如权利要求1所述的制备方法，其特征在于，去除所述屏蔽层后，还包括对去除所述屏蔽层后的整体结构进行退火。
5.如权利要求4所述的制备方法，其特征在于，所述退火的温度为200～300℃，保温时间为30～60min，所述退火在氮气气氛下进行。
6.如权利要求1所述的制备方法，其特征在于，所述底电极和顶电极为依次层叠的Cr层、Cu层和Cr层。
7.权利要求1～6任一项所述制备方法制备得到的阻变存储器。
CN201910428920.6A 2019-05-22 2019-05-22 一种阻变存储器及其制备方法 Active CN110676374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910428920.6A CN110676374B (zh) 2019-05-22 2019-05-22 一种阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910428920.6A CN110676374B (zh) 2019-05-22 2019-05-22 一种阻变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110676374A CN110676374A (zh) 2020-01-10
CN110676374B true CN110676374B (zh) 2020-06-09

Family

ID=69068648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910428920.6A Active CN110676374B (zh) 2019-05-22 2019-05-22 一种阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110676374B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306004A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
WO2016111724A1 (en) * 2015-01-05 2016-07-14 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
CN108565337B (zh) * 2018-04-03 2021-05-18 集美大学 以纳米遮蔽层进行定位等离子处理的阻变存储器制备方法
CN108389964B (zh) * 2018-04-03 2021-05-25 集美大学 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法

Also Published As

Publication number Publication date
CN110676374A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN108389964B (zh) 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
CN102856430B (zh) 一种铁酸铋纳米线太阳能电池的制备方法
CN105552236A (zh) 一种钙钛矿太阳电池及其制备方法
CN108565337B (zh) 以纳米遮蔽层进行定位等离子处理的阻变存储器制备方法
WO2022227882A1 (zh) 一种单通道忆阻器及其制备方法
CN107768467B (zh) 一种硅基太阳能电池及其制备方法
JP5830882B2 (ja) 酸化亜鉛系透明導電膜、その製造方法及びその用途
CN104528887B (zh) 用于污水深度处理的Ti/SnO2‑Sb薄膜电极的制备方法
CN110676374B (zh) 一种阻变存储器及其制备方法
CN101996775B (zh) 一种固态超级电容器的制备方法
CN110444402B (zh) 一种提高BiVO4光阳极光电化学性能的方法
CN113206194B (zh) 一种自整流忆阻器、制备方法及其应用
CN109037390B (zh) 一种锡酸镉基透明导电膜、其生产工艺及太阳能电池
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
TWI385118B (zh) Heterogeneous surface nanowire structure and its manufacturing method
CN109536904B (zh) 一种掺杂TiO2阻挡层薄膜及其制备方法
CN112310282A (zh) 基于二维窄带隙铋碲硒材料的光电阻变存储器及其制备方法和应用
TWI447917B (zh) 薄膜太陽能電池及其前電極層之製作方法
CN105261703A (zh) 一种以Cu:CrOx薄膜作为空穴传输层的钙钛矿光伏电池及其制备方法
CN110993706A (zh) 一种铁酸铋纳米线太阳能电池的制备方法
CN110295355A (zh) 一种实现连续光解水的钨酸亚锡薄膜的制备方法
CN113314355B (zh) 一种制备过渡金属氧化物超级电容器电极的方法
CN111146341A (zh) 具有空间限制作用阻变存储器的制备方法
TWI492399B (zh) 薄膜太陽能電池晶片的製作方法
CN107134530A (zh) 一种无掺杂钙钛矿太阳电池及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant