TWI385118B - Heterogeneous surface nanowire structure and its manufacturing method - Google Patents

Description

異質接面奈米線結構及其製造方法

本發明是有關於一種奈米線結構及其製造方法，特別是指一種用於製作異質接面的氧化物奈米線結構及其製造方法。

習知半導體光電元件之基本結構，一般有金屬-半導體接面(metal-semiconductor,MS)、半導體同質p-n接面(homojunction)或異質接面(heterojunction)、半導體p-n-p雙載子電晶體(p-n-p bipolar transistor)與金屬-氧化物-半導體(metal-oxide-semiconductor,MOS)等結構。以往半導體光電元件之金屬層或p-n接面結構，都是利用化學或物理氣相沈積薄膜或結合雜質摻雜技術製作，屬於二維或三維的平面式(planar)元件。其中，在異質接面結構方面，目前主要的二維或三維異質接面結構，在光電特性與縮小尺寸上無法作更大的突破，而且薄膜磊晶或長晶製程昂貴，造成成本高之缺失。因此，為了提升元件之光電特性，以及因應元件尺寸微型化之需求，有必要發展一維的異質接面奈米線結構，利用此種創新奈米線異質接面之量子效應，可以提升元件的光電特性。

然而，如果要應用以往碳奈米線製備方式來成長異質接面奈米線，又會產生其它問題，因為習知碳奈米線合成方法主要有電弧放電法、雷射閃蒸法、及化學氣相沈積法等，上述製備方法除了涉及特殊之製程設備外，還必須使用觸媒材料，而觸媒材料之熱裂解控制、及大面積成長均勻性等問題上較為繁雜困難，不利於直立排列之一維異質接面奈米線之成長。

因此，本發明之目的，即在提供一種光電特性良好的一維異質接面奈米線結構。

本發明之另一目的，在於提供一種製程簡單、製作成本低的異質接面奈米線結構之製造方法。

於是，本發明異質接面奈米線結構，包含：一基板單元，以及數條彼此間隔地設置在該基板單元之表面的氧化物奈米線。該等氧化物奈米線都包括一連接該基板單元的第一線段，以及一連接該第一線段且材料不同於第一線段的第二線段，所述第一線段與第二線段之材料是選自下列材料的氧化物：鎳(Ni)、鋅(Zn)、錫(Sn)、銀(Ag)、鈦(Ti)、銅(Cu)、鈷(Co)、鎵(Ga)、鋁(Al)，或上述之任一組合，所述任一組合例如SnAgCu之合金。在本發明實施例中，第一、二線段之具體例分別為NiO與ZnO。

上述基板單元包括一個位於底部的基板，以及一設置在該基板的表面並連接氧化物奈米線之第一線段的導電層。所述基板例如：n型或p型的半導體基板、透明導電玻璃基板(例如氧化銦錫基板)、陶瓷基板或可導電的金屬基板。導電層的材料例如：金(Au)、鋁(Al)、其它金屬材料，或可導電的材料。上述氧化物奈米線之長度為0.1μm~60μm，徑長為30nm~200nm。

本發明異質接面奈米線結構之製造方法，包含：(A)準備該基板單元；(B)在該基板單元的表面製備一個具有數個間隔排列之奈米孔洞的模板；(C)在該模板之奈米孔洞中製作金屬奈米線，所述金屬奈米線包含至少二線段，其係分別為不同金屬所形成的線段；(D)移除模板；及(E)將金屬奈米線氧化處理以形成具有異質接面的氧化物奈米線。

其中，步驟(B)之模板可以使用陽極氧化鋁模板(anodic aluminium oxide template，簡稱AAOT)，也可以利用其它具有奈米孔洞之模板，如多孔矽(Si)模板、高分子模板、或是其他利用奈米蝕刻技術，如e-beam writer、focus ion beam製作之非導電性或絕緣體之模板，例如Si₃ N₄ ,SiO₂ 模板等，只要該模板具有奈米尺寸範圍之孔洞即可。本發明實施例是以AAOT為例，利用其自我組構的特性成長孔洞，形成高密度堆積的孔洞結構，具有高度的孔洞大小均一性，而且其孔洞直徑易於調控，可以依需求來改變製程參數而獲得所須孔洞大小，並且易於製成大面積的奈米孔洞陣列，因此具有製程簡單、成本低之優點。

步驟(E)是將形成有奈米線之基板單元進行退火氧化處理，於氧氣氛圍下，退火溫度為300~500℃，退火時間為2~8小時。當退火溫度低於300℃時，因為低溫不易 造成金屬氧化，因此需要更長的退火氧化時間(≧8小時)以獲得金屬氧化物奈米線，所以退火溫度大於或等於300℃較佳；此外，因為金屬Zn的熔點約為419℃，當退火溫度大於500℃，金屬Zn會熔化成液態Zn，不利於異質接面的氧化物奈米線之製作。再者，當退火時間少於2小時，因為短時間之退火只會造成表面氧化，奈米線內部並未完全氧化成金屬氧化物奈米線；當退火時間多於8小時，對於已經形成氧化物奈米線的結構不會有太大之改變，因此本發明限定退火氧化時間為2~8小時，使金屬奈米線可以完整的氧化成金屬氧化物奈米線。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1，本發明異質接面氧化物奈米線結構之第一較佳實施例，包含：一基板單元1、數個彼此間隔地直立設置在該基板單元1的上表面的氧化物奈米線2，以及一片水平設置在該等氧化物奈米線2的頂部的電極層3。

所述基板單元1包括一個位於底部的基板11，以及一設置在該基板11的上表面的導電層12。本實施例之基板11為矽基板，該導電層12為一層金(Au)製成的金屬薄膜，其厚度可以為100~500 nm。

該等氧化物奈米線2皆包括一個底端連接該導電層12 的第一線段21，以及一個連接在第一線段21與電極層3間的第二線段22。本實施例之第一線段21的材料為氧化鎳(NiO)，第二線段22的材料為氧化鋅(ZnO)，由於第一、二線段21、22為不同材料製成，因而形成異質接面。該等氧化物奈米線2之平均長度約為3 μm，平均線徑約為100 nm，其中，NiO第一線段21的長度約為2.3 μm，ZnO第二線段22的長度約為0.7μ m。本實施例之電極層3的材料為氧化銦錫(ITO)，其厚度約為100~500 nm。

需要說明的是，本實施例之基板11為矽基板，其導電性較差，因此需要在矽基板上設置該導電層12，是為了使基板單元1具有導電功能並與該電極層3配合，使電流可通入該等氧化物奈米線2。但是實施時，如果選用具有良好導電性的基板11，就不需要另外設置該導電層12，該等氧化物奈米線2直接設置於基板11的表面即可。

參閱圖1、2、3，本發明異質接面奈米線結構之製造方法的第一較佳實施例，包含以下步驟：

(1)進行步驟61：準備該基板單元1，首先取一矽基板並清洗之，分別利用去離子水(DI water)、硫酸/雙氧水(H₂ O₂ )混合溶液、氫氧化銨(NH₄ OH)/雙氧水混合溶液…等液體，多次清洗基板11，再使用氮氣吹乾該基板11。

接著在該基板11的表面沉積Au製成的導電層12，可以利用真空濺鍍或蒸鍍等方式沉積，本實施例是以蒸鍍方式沉積，真空條件為5×10^-6 torr，並於腔體內通入氬氣(Ar₂ )，其流量為24 sccm，通入電流為150 mA以將氬氣離 子化，薄膜沈積速率為0.4 Å/sec。

(2)進行步驟62：在該基板單元1的上表面製作一模板4，本實施例之模板4材料為氧化鋁，一般稱為陽極氧化鋁模板(anodic aluminium oxide template，簡稱AAOT)，該模板4具有數個間隔排列之奈米孔洞41，每一奈米孔洞41之徑長可以為30~200 nm，本實施例約為100nm左右。而該模板4之製作方式包括下列製程：

(2-1)沉積一層鋁薄膜40：由於本實施例之模板4選用氧化鋁，所以先利用蒸鍍或濺鍍等方式，在該基板單元1的上表面沉積鋁薄膜40，本實施例之沉積條件為：沉積速率1 Å/sec、真空條件8×10^-6 torr、厚度約為60 μm。

(2-2)拋光：將上述沉積有鋁薄膜40的試片浸泡於一拋光溶液中，拋光溶液係以濃度85%的磷酸、96%的硫酸，以及去離子水以1：1：1之比例調配而成，將拋光溶液加熱至40℃，以試片為陽極，取一石墨棒作為陰極，外加電壓20 V進行10分鐘之試片電化學拋光，藉此使鋁薄膜40的表面平整，以利於AAOT後續製程的進行。

(2-3)第一次陽極處理：將拋光後的試片浸泡到一第一處理溶液中，所述第一處理溶液可以為草酸、磷酸或硫酸，本實施例使用0.3 M的草酸溶液。該試片作為陽極，石墨棒作為陰極，第一處理溶液之溫度為15-25℃，操作電壓為60 V，並持續180分鐘的電化學氧化反應以進行鋁薄膜40之氧化處理。此步驟將鋁薄膜40氧化，並使鋁薄膜40內部產生數個間隔排的奈米孔洞41，進而成為該 模板4的初步結構，此時該等奈米孔洞41之尺寸與形狀較不規則，所以須要繼續進行下列步驟。

(2-4)第二次陽極處理：將經過第一次陽極處理的試片浸泡於一個第二處理溶液，此步驟用於移除第一次陽極處理所產生的不規則孔洞，所述第二處理溶液可以為磷酸或氫氧化鈉，第二處理溶液之溫度為70℃，操作時間為1~4小時。

再將經過第二處理溶液浸泡後之試片，浸泡於一個第三處理溶液，所述第三處理溶液可以為草酸、磷酸或硫酸，本實施例之第三處理溶液為0.3 M的磷酸溶液。該試片作為陽極，石墨棒作為陰極，溶液之溫度為15-25℃，操作電壓為60 V並持續180分鐘的電化學氧化處理。此步驟可以使模板4中的奈米孔洞41之大小及形狀更均勻，且排列更加規則，孔洞徑長與排列會隨著電化學反應時間增加而變大與均勻。因此，為了使奈米孔洞41之排列、大小及形狀較為均勻，可以重覆實施多次的陽極處理。

陽極處理製程依溶液種類、溶液濃度、操作電壓、工作溫度以及反應時間之不同，可形成不同奈米孔徑以及厚度不同之AAOT，視需求可調變上述參數，因此本發明不須限定上述參數。

(3)進行步驟63：在該模板4的每一個奈米孔洞41中，電鍍沉積兩種不同的金屬，進而使每一孔洞內形成一異質接面的金屬奈米線5，本實施例選用之兩種金屬為鎳(Ni)與鋅(Zn)。

首先進行金屬Ni的電鍍製程：取一鎳塊作為陽極，上述形成有AAOT之基板單元1的試片為陰極，電鍍電流密度設定為18 A/cm² ，電鍍液成分為NiSO₄ ．6H₂ O及NiCl₂ ．6H₂ O，其PH值約為4.2，溶液溫度為55℃，電鍍時間為30分鐘。經由此電鍍製程，金屬Ni形成於該等奈米孔洞41中，並且成為金屬奈米線5之第一金屬線段51。

接著進行金屬Zn的電鍍製程：取一鋅塊作為陽極，試片作為陰極，電鍍電流密度設定為20 A/cm² ，電鍍液成分為ZnSO₄ ．7H₂ O，其PH值約為3.3，電鍍液溫度為30°C，電鍍時間為30分鐘。經由此電鍍製程，金屬Zn形成於該等奈米孔洞41中並位於金屬Ni上方，進而成為金屬奈米線5之第二金屬線段52。

上述第一、二金屬線段51、52之製成長度可調整，只要改變電鍍時間即可。本實施例僅沉積兩種不同金屬而形成一個異質接面，但是在實施時，亦可以沉積三層，或三層以上的金屬，例如Ni/Zn/Ni，或Ni/Zn/Ni/Zn等多層堆疊之結構。

(4)進行步驟64：利用蝕刻製程來移除模板4，本實施例之蝕刻溶液為氫氧化鈉(NaOH)，溶液溫度範圍約為：30~70℃，浸泡時間約為1~2小時，即可移除模板。

(5)進行步驟65：製作異質接面的氧化物奈米線2，利用氧化製程將前述金屬奈米線5氧化成異質接面的氧化物奈米線2，此步驟是將試片置放到一退火爐中，退火環境可以充入氧氣(O₂ )或O₂ 與N₂ 之混合氣體，本實施例 之退火溫度為400℃，退火時間為4小時，亦即由400℃降溫到室溫共歷時4小時。將前述金屬奈米線5經過此退火氧化處理後，即氧化成氧化物奈米線2，其第一線段21為p型的NiO(p-NiO)半導體材料，第二線段22為n型的ZnO(n-ZnO)半導體材料。

(6)進行步驟66：製作電極層3，利用濺鍍或蒸鍍方式，於該等氧化物奈米線2的頂部沉積該電極層3，本實施例是使用蒸鍍方式製作該ITO電極層3，其沉積條件如下：功率為150 W、沈積速率為0.4 Å/sec、真空條件為5×10^-6 torr、氬氣流量為24 sccm。

參閱圖4、5、6，圖4顯示金屬Ni電鍍形成於該模板4之奈米孔洞41底部，進而形成第一金屬線段51，圖5顯示金屬Zn電鍍形成於金屬Ni上方，進而形成第二金屬線段52，圖6顯示Ni/Zn異質接面金屬奈米線5的局部放大圖。由圖4~6可清楚觀察到本發明之金屬奈米線5除了具有高筆直性之外，由於其製程上的長寬比、均勻度或是密度等方面均較容易獲得控制，使金屬奈米線5形成均勻而規則的排列與分布，因此後續經由氧化製程得到的氧化物奈米線亦會有良好的筆直性、高排列均勻度與徑長均勻度。

參閱圖7、8，為本發明最後製作得到的奈米線結構的光電特性量測結果。利用照光(光源為波長366nm的UV光)與不照光(dark)的量測轉變，可以明顯發現本發明製作出的異質接面奈米線結構，對於UV入射光線具有很 明顯的光電流變化，顯示該元件具有非常好的光電感測效應，因此本實施例製作出的奈米線結構，在光電感測元件或是太陽能等光電轉換元件之應用有極大助益。其中，圖8同樣為電流-電壓曲線，只是其縱軸之電流已取對數座標，藉此可以更清楚觀察到其光電特性。

將電流-電壓特性經過計算可得到元件之啟動電壓及漏電流之數值，由於其計算方式為一般已知分析方式，故在此不詳細說明，所述啟動電壓/漏電流在照光與不照光下分別為0.4 V/0.9 mA及0.7 V/0.1 mA，因此在照光之後，藉由較小之啟動電壓(0.4V)即可驅動元件，其啟動電壓改善量約為(0.7-0.4)×100%/0.7=43%，反向漏電流增大約(0.9-0.1)×100%/0.1=800%，照光後的反向漏電流增加，有利於光感測器、光電晶體等光電元件之應用。

綜上所述，本發明乃藉由一維結構的氧化物奈米線2的異質接面量子效應，提升元件之光電響應能力，藉此可縮小元件尺寸，達到元件微型化之優點，並改良傳統二維或三維的平面式元件之缺失。而且由上述量測結果可知，本發明結構筆直、排列均勻，並且具有良好的光電感測效應，因此該氧化物奈米線結構不僅為創新設計，還有助於應用在光電元件、半導體元件上。

而本發明之製造方法是在具有奈米孔洞41的模板4中電鍍沉積至少二種以上不同的金屬，並配合氧化製程將該等異質接面之Ni/Zn金屬氧化，進而形成異質接面之p-NiO/n-ZnO氧化物奈米線2。該方法不須傳統昂貴之磊 晶或是長晶製程，也不需要用到一般成長奈米結構所需的觸媒，氧化處理亦僅需要使用一般爐管設備在常壓下進行即可，改善習知奈米線的合成方法之缺失。因此本發明具有製程簡單、成本低、奈米線長度易於調控等優點。

參閱圖9，本發明異質接面氧化物奈米線結構之第二較佳實施例，與該第一較佳實施例之結構大致相同，不同之處在於：本實施例之每一條氧化物奈米線2更包括一個設置在該第二線段22與電極層3間的第三線段23，所述第三線段23之材料為NiO，因此本實施例之氧化物奈米線2為p-NiO/n-ZnO/p-NiO之雙重異質接面結構。當然，本發明之第一、三線段21、23不限於NiO，第二線段22亦不限於ZnO，只要使第二線段22不同於第一、三線段21、23以形成異質接面即可。

而本實施例之製造方法，在形成金屬氧化物奈米線2時，必須依序電鍍形成位於底端的金屬Ni、位於中間的金屬Zn，以及位於上方的金屬Ni，經過氧化製程即可形成上述p-NiO/n-ZnO/p-NiO之氧化物奈米線2，此結構乃為一種p-n-p半導體，可以取代傳統電子元件而成為p-n-p雙載子電晶體奈米結構。另外，亦可以製作成多重異質接面，例如NiO/ZnO/NiO/ZnO四層或是四層以上，亦即製作成多重異質接面或量子井結構的量子線，可以更有效的提升光電元件之光電轉換特性，因此本發明於光偵測器(photo detector)、太陽能電池(solar cell)與發光二極體(LED)等方面皆具有相當高的應用價值。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

1．．．基板單元

11．．．基板

12．．．導電層

2．．．氧化物奈米線

21．．．第一線段

22．．．第二線段

23．．．第三線段

3．．．電極層

4．．．模板

40．．．鋁薄膜

41．．．奈米孔洞

5．．．金屬奈米線

51．．．第一金屬線段

52．．．第二金屬線段

61~66．．．步驟

圖1是本發明異質接面奈米線結構之一第一較佳實施例的側視示意圖；圖2是本發明製造方法之第一較佳實施例的流程方塊圖，用於製造圖1之奈米線結構；圖3是該製造方法之各步驟的示意圖；圖4是掃描式電子顯微鏡(SEM)拍下的照片，顯示本發明製造過程中，於一模板之奈米孔洞內部形成第一金屬線段；圖5是一類似圖4的照片，顯示本發明製造過程中，第二金屬線段形成於第一金屬線段的上方；圖6是本發明製造過程中產生的金屬奈米線的SEM放大照片；圖7是一電流-電壓特性曲線圖，顯示該第一較佳實施例之結構的光電特性；圖8是一類似圖7的曲線圖，圖中縱座標已取對數座標；及圖9是本發明異質接面奈米線結構之一第二較佳實施例的側視示意圖。

1．．．基板單元

11．．．基板

12．．．導電層

2．．．氧化物奈米線

21．．．第一線段

22．．．第二線段

3．．．電極層

Claims (16)

1. 一種異質接面奈米線結構，包含：一基板單元；及數條氧化物奈米線，彼此間隔地設置在該基板單元之表面，該等氧化物奈米線都包括一連接該基板單元的第一線段，以及一連接該第一線段且材料不同於第一線段的第二線段，所述第一線段與第二線段之材料是選自下列材料的氧化物：Ni、Zn、Sn、Ag、Ti、Cu、Co、Ga、Al，或上述之任一組合。
2. 依據申請專利範圍第1項所述之異質接面奈米線結構，更包含一與該基板單元上下間隔並連接在該等氧化物奈米線之一端的電極層。
3. 依據申請專利範圍第1項所述之異質接面奈米線結構，其中，所述基板單元包括一個位於底部的基板，以及一設置在該基板的表面並連接氧化物奈米線之第一線段的導電層。
4. 依據申請專利範圍第3項所述之異質接面奈米線結構，其中，所述基板為半導體材料製成之基板。
5. 依據申請專利範圍第1項所述之異質接面奈米線結構，其中，該基板單元包括一基板，所述基板為透明導電玻璃基板或金屬基板。
6. 依據申請專利範圍第2項所述之異質接面奈米線結構，其中，該等氧化物奈米線皆更包括一設置在第二線段與電極層之間的第三線段，所述第三線段之材料不同於第二線段之材料。
7. 依據申請專利範圍第1至6項中任一項所述之異質接面奈米線結構，其中，所述氧化物奈米線之長度為0.1 μm~60 μm，徑長為30 nm~200 nm。
8. 一種異質接面奈米線結構之製造方法，包含：(A)準備一基板單元；(B)在該基板單元的表面製備一個具有數個間隔排列之奈米孔洞的模板；(C)在該模板之奈米孔洞中製作金屬奈米線，所述金屬奈米線包含至少二線段，其係分別為不同金屬所形成的線段；(D)移除模板；及(E)將金屬奈米線氧化處理以形成具有異質接面的氧化物奈米線。
9. 依據申請專利範圍第8項所述之異質接面奈米線結構之製造方法，其中，步驟(C)之金屬材料是選自下列材料：Ni、Zn、Sn、Ag、Ti、Cu、Co、Ga、Al，或上述之任一組合。
10. 依據申請專利範圍第8項所述之異質接面奈米線結構之製造方法，其中，步驟(B)之模板的材料是選自下列材料：高分子材料、氧化鋁、Si、Si₃ N₄ ，或是SiO₂ 。
11. 依據申請專利範圍第8項所述之異質接面奈米線結構之製造方法，其中，步驟(B)之模板為氧化鋁模板。
12. 依據申請專利範圍第8項所述之異質接面奈米線結構之 製造方法，其中，步驟(B)包括一步驟(b1)，於基板單元的表面沉積一層鋁薄膜，以及一步驟(b2)，將該基板單元浸泡在一處理溶液中，並以該基板單元作為陽極，取一石墨棒作為陰極，進行電化學氧化反應來將鋁薄膜氧化，所述處理溶液為草酸、磷酸或硫酸溶液。
13. 依據申請專利範圍第8項所述之異質接面奈米線結構之製造方法，其中，步驟(C)是利用電鍍方式沉積金屬。
14. 依據申請專利範圍第8項所述之異質接面奈米線結構之製造方法，其中，步驟(E)是將形成有金屬奈米線之基板單元進行退火氧化處理以得到氧化物奈米線，其退火溫度為300~500℃，退火時間為2~8小時。
15. 依據申請專利範圍第8至14項中任一項所述之異質接面奈米線結構之製造方法，更包含一步驟(F)，在該等氧化物奈米線的頂部披覆一層電極層。
16. 依據申請專利範圍第15項所述之異質接面奈米線結構之製造方法，其中，所述基板單元包括一基板，以及一設置在該基板的表面的導電層，步驟(A)是在該基板之表面披覆該導電層，步驟(B)是在導電層的表面製備模板。