CN111146341A - 具有空间限制作用阻变存储器的制备方法 - Google Patents

具有空间限制作用阻变存储器的制备方法 Download PDF

Info

Publication number
CN111146341A
CN111146341A CN202010001634.4A CN202010001634A CN111146341A CN 111146341 A CN111146341 A CN 111146341A CN 202010001634 A CN202010001634 A CN 202010001634A CN 111146341 A CN111146341 A CN 111146341A
Authority
CN
China
Prior art keywords
layer
resistive random
access memory
random access
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010001634.4A
Other languages
English (en)
Inventor
李明逵
徐文彬
吴梦春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jimei University
Original Assignee
Jimei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jimei University filed Critical Jimei University
Priority to CN202010001634.4A priority Critical patent/CN111146341A/zh
Publication of CN111146341A publication Critical patent/CN111146341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种具有空间限制作用阻变存储器的制备方法,该制备方法将阻变材料形成工艺遮蔽层的纳米孔隙中,纳米孔隙定位了阻变材料的生长,消除导电细丝分布的随机性,纳米孔隙的深度决定了阻变材料层的高度,即导电路径长度,进而决定了开态低阻态阻值,再借助氧气及后金属退火处理工艺,降低阻变材料层中氧空位浓度,提高了开关阻值比和改善阻变存储器稳定性。

Description

具有空间限制作用阻变存储器的制备方法
技术领域
本发明涉及阻变存储器领域,具体是涉及具有空间限制作用并提高开关阻值比、稳定性阻变存储器的制备方法。
背景技术
存储器在信息时代无疑占据着非常重要的地位,各类存储器中,阻变存储器(Resistance random access memory,RRAM)具有制备工艺简单、密度高、集成度大、编程速度快、性能可靠稳定、能耗低、操作电压低、与CMOS工艺兼容等技术优势,因此,RRAM已经成为下一代存储器最有力的竞争者之一。
阻变存储器是一个金属/介质/金属(MIM)结构,依赖中间介质层的阻变效应实现存储功能。具有阻变效应的介质层在外加电压作用下发生电阻状态(高阻态和低阻态)间的相互转换,形成“0”态和“1”态的二进制信息存储。阻变存储器性能优劣的主要评价指标包括了开关阻值比、稳定性等。开关阻值比低及稳定性差可导致存储器信息误读、误写以及数据可靠性的降低。因此,提高开关阻值比与改善稳定性已成为阻变存储器的研究焦点。
包括金属氧化物在内的许多材料都有显著的阻变性能,阻变机理以氧空位等缺陷的聚集形成导电细丝为基础,氧空位是金属氧化物阻变材料中主要的缺陷,与开关阻值比及稳定性均有密切关系。开关阻值比不高的主要原因在于阻变材料本身缺陷过多,导致其关态漏电流大,因此关态高阻值不够高;阻变材料层中缺陷的随机分布,导致导电路径也随机分布,即每次开态时导电路径不同且长短不一,因此开态低阻值较高且不稳定;缺陷过多及导电路径长短随机分布造成每次开关阻值比不同,因此稳定性不足。
在提高阻变存储器开关阻值比方面,以氧气及后金属退火处理[1,2],减少氧空位缺陷密度,减小漏电流,即提高关态高阻态阻值。此外,缺陷过多易于任意对接,致使每一存储器单元的电路径不一,形成整体存储器阵列不均匀性的来源,降低缺陷密度也可以增进均匀性性。另一方面,以空间限制导电细丝形成路径,导电路径无法随机分布并因此缩短,即降低开态低阻态阻值;提高关态高阻态阻值及降低开态低阻态阻值,也就是提高开关阻值比。在提高阻变存储器稳定性方面,阻变存储器的稳定性来源于阻变层中导电细丝的稳定性及整體陣列的一致均匀性,以空间限制抑制导电细丝的随机分布并缩短导电路径即使导电路径一致,故提高稳定度。上述之降低缺陷密度也可以增进均匀性性,也就是增加整体阻变存储器阵列的稳定度。因此,提高阻变存储器开关阻值比与改善稳定性都可以通过降低氧空位密度与空间限制导电路径得到改善。
申请人在CN108389964A中提出了一种先制作纳米遮蔽层再进行氧离子定位注入的阻变存储器制备方法,其提供了一种兼具较高开关阻值比和良好稳定性的阻变存储器制备方案。在该方案中,整层阻变材料层中仅部分区域降低缺陷密度,即在纳米遮蔽层孔隙下之离子注入路径上氧空缺减少但在路径外充满了氧空缺,因此传导电流容易由路径内流至路径外,该漏电流会严重降低关态高阻态阻值,并形成严重的特性不稳定;此外,离子注入成本高,增加量产成本。
参考文献:
1.Ming-Kwei Lee,Jung-Jie Huang and Yu-Hsiang Hung“Variation ofElectrical Characteristics of Metalorganic Chemical Vapor Deposited TiO2Films by Postmetallization Annealing”J.Electrochem.Soc.,vol.152,no.11,F190-F193(2005).
2.Ming-Kwei Lee,Chih-Feng Yen,and Shih-Hao Lin,“Electricalimprovements of MOCVD-TiO2 on(NH4)2Sx Treated InP with Post-MetallizationAnnealing”,J.Electrochem.Soc.,vol.154,no.10,G229-G233(2007).
发明内容
本发明旨在提供一种降低整层阻变材料层缺陷密度开具有空间限制作用阻变存储器的制备方法,以提供一种兼具高开关阻值比和高稳定性的阻变存储器制备方案。
具体方案如下:
一种具有空间限制作用阻变存储器的制备方法,包括以下步骤:
1)准备衬底,在衬底的表面上制备底电极;
2)在底电极上制备工艺遮蔽层,该工艺遮蔽层上具有绝缘性的纳米孔隙阵列;
3)在工艺遮蔽层的纳米孔隙内定向生长超过纳米孔隙深度的阻变材料层;
4)对阻变材料层进行氧气及后金属退火处理;
5)在阻变材料层表面上制备顶电极。
在一些实施例中,所述步骤2)中的工艺遮蔽层上纳米孔隙阵列由以下步骤制得:
21)在底电极上制备一绝缘层;
22)使用光刻工艺,对绝缘层进行蚀刻,在绝缘层刻蚀出呈阵列分布的若干纳米管。
在一些实施例中,所述绝缘层为氧化铝绝缘层或者二氧化硅绝缘层。
在一些实施例中,所述步骤2)中的工艺遮蔽层上纳米孔隙阵列由以下步骤制得:
21)采用直流溅射工艺在底电极上沉积一金属铝层;
22)将具有金属铝层的衬底置于硫酸和草酸混合的电解液中,使用直流电压进行电化学反应;
23)将反应后的衬底浸入在铬酸及磷酸的混合液中,移除表层的阳极氧化铝;
24)进行第二阶段的阳极处理,以形成规则的阳极氧化铝纳米管矩阵。
在一些实施例中,所述步骤3)中阻变材料层由以下步骤制得:
31)在工艺遮蔽层上生长厚度超过纳米孔隙深度的阻变材料层;
32)将超出工艺遮蔽层的阻变材料层研磨去除。
本发明提供的制备方法与现有技术相比较具有以下优点:
1、阻变材料形成工艺遮蔽层的纳米孔隙中,纳米孔隙定位了阻变材料的生长,消除导电细丝分布的随机性,再借助氧气及后金属退火处理工艺,降低阻变层中氧空位浓度,提高了开关阻值比和改善阻变存储器稳定性。
2、纳米孔隙的深度决定了阻变材料层的高度,即导电路径长度,而导电路径的长度决定了开态低阻态阻值,因此通过控制纳米管阵列的高度可以调整开态低阻态阻值,进而调整阻变存储器的开关阻值比。
3、本发明的制备方法中各步骤均采用现有成熟的工艺制备而得,有利于降低成本和量产化生产。
附图说明
图1示出了本发明提供的制备方法的流程示意图。
图2示出了本发明提供的制备方法所制得的阻变存储器的示意图。
具体实施方式
为进一步说明各实施例,本发明提供有附图。这些附图为本发明揭露内容的一部分,其主要用以说明实施例,并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容,本领域普通技术人员应能理解其他可能的实施方式以及本发明的优点。图中的组件并未按比例绘制,而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本发明进一步说明。
实施例1
本实施例提供了一种具有空间限制作用并定位导电路径阻变存储器的制备方法,该制备方法是以经光刻工艺得到具有纳米孔隙的绝缘性纳米阵列为基础的实施例。参考图1和图2,该制备方法具体包括以下步骤:
1)准备硅衬底1,在硅衬底1的表面上以直流溅射法制备Cr/Cu/Cr金属膜作为阻变存储器的底电极2。
2)在底电极2上制备一层具有纳米管阵列的工艺遮蔽层3。该工艺遮蔽层3由以下步骤制得:
21)在底电极2上使用射频磁控溅射法、或有机金属沉积法、或液相沉积法等制备一层100nm左右的氧化铝绝缘层30;
22)使用光刻工艺,对氧化铝绝缘层30进行蚀刻,在氧化铝绝缘层30刻蚀出呈阵列分布的若干纳米管31。
3)在具有纳米孔隙密度的工艺遮蔽层3上,使用射频磁控溅射法、或有机金属沉积法或液相沉积法等制备一层超过100nm的TiO2薄膜作为阻变材料层4,阻变材料层4至少将纳米管31的孔隙填充满。
4)使用氧气及后金属退火处理工艺来提升TiO2薄膜的质量,氧气及后金属退火处理工艺是在温度550摄氏度的氧气气氛下进行热退火处理,退火时间为20分钟。
5)使用表面研磨技术,将高出纳米管31的阻变材料层4去除,使纳米管31与TiO2薄膜(阻变材料层4)有同一厚度。
6)在阻变材料层4表面继续进行Cr/Cu/Cr金属膜制备,所制得Cr/Cu/Cr金属膜作为阻变存储器的顶电极5,整体流程完成,制得如图2所示的阻变存储器。
本实施例提供的制备方法具有以下优势:
1、阻变材料形成工艺遮蔽层的纳米孔隙(纳米管阵列)中,纳米孔隙定位了阻变材料的生长,消除导电细丝分布的随机性,再借助氧气及后金属退火处理工艺,降低整层阻变层中氧空位浓度,提高了开关阻值比和改善阻变存储器稳定性。
2、纳米管阵列的高度决定了阻变材料层的高度,即导电路径长度,而导电路径的长度决定了开态低阻态阻值,因此通过控制纳米管阵列的高度可以调整开态低阻态阻值,进而调整阻变存储器的开关阻值比。
3、本实施例提供的制备方法中各步骤均采用现有成熟的工艺制备而得,有利于降低成本和量产化生产。
实施例2
本实施例提供了一种具有空间限制作用并定位导电路径阻变存储器的制备方法,该制备方法是以Al2O3纳米管为基础的实施例。该制备方法与实施例1所提供的制备方法大致相同,其差别在于在底电极上制备具有纳米管阵列的工艺遮蔽层的工艺不同。
本实施例在底电极上制备具有纳米管阵列的工艺遮蔽层的工艺具体包括以下步骤:
21)采用直流溅射工艺在底电极上沉积一层高纯度的金属铝。
22)对溅射有金属铝层的衬底置于硫酸和草酸混合的电解液中,使用直流电压进行电化学反应。
23)将反应后的衬底浸入在铬酸及磷酸的混合液中,移除表层的阳极氧化铝。
24)进行第二阶段的阳极处理,以形成规则的阳极氧化铝纳米管矩阵,以制得工艺遮蔽层。
尽管结合优选实施方案具体展示和介绍了本发明,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本发明的精神和范围内,在形式上和细节上可以对本发明做出各种变化,均为本发明的保护范围。

Claims (5)

1.一种具有空间限制作用阻变存储器的制备方法,其特征在于,包括以下步骤:
1)准备衬底,在衬底的表面上制备底电极;
2)在底电极上制备工艺遮蔽层,该工艺遮蔽层上具有绝缘性的纳米孔隙阵列;
3)在工艺遮蔽层的纳米孔隙内定向生长超过纳米孔隙深度的阻变材料层;
4)对阻变材料层进行氧气及后金属退火处理;
5)在阻变材料层表面上制备顶电极。
2.根据权利要求1所述的制备方法,其特征在于:所述步骤2)中的工艺遮蔽层上纳米孔隙阵列由以下步骤制得:
21)在底电极上制备一绝缘层;
22)使用光刻工艺,对绝缘层进行蚀刻,在绝缘层刻蚀出呈阵列分布的若干纳米管。
3.根据权利要求2所述的制备方法,其特征在于:所述绝缘层为氧化铝绝缘层或者二氧化硅绝缘层。
4.根据权利要求1所述的制备方法,其特征在于:所述步骤2)中的工艺遮蔽层上纳米孔隙阵列由以下步骤制得:
21)采用直流溅射工艺在底电极上沉积一金属铝层;
22)将具有金属铝层的衬底置于硫酸和草酸混合的电解液中,使用直流电压进行电化学反应;
23)将反应后的衬底浸入在铬酸及磷酸的混合液中,移除表层的阳极氧化铝;
24)进行第二阶段的阳极处理,以形成规则的阳极氧化铝纳米管矩阵。
5.根据权利要求1所述的制备方法,其特征在于:所述步骤3)中阻变材料层由以下步骤制得:
31)在工艺遮蔽层上生长厚度超过纳米孔隙深度的阻变材料层;
32)将超出工艺遮蔽层的阻变材料层研磨去除。
CN202010001634.4A 2020-01-02 2020-01-02 具有空间限制作用阻变存储器的制备方法 Pending CN111146341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010001634.4A CN111146341A (zh) 2020-01-02 2020-01-02 具有空间限制作用阻变存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010001634.4A CN111146341A (zh) 2020-01-02 2020-01-02 具有空间限制作用阻变存储器的制备方法

Publications (1)

Publication Number Publication Date
CN111146341A true CN111146341A (zh) 2020-05-12

Family

ID=70523421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010001634.4A Pending CN111146341A (zh) 2020-01-02 2020-01-02 具有空间限制作用阻变存储器的制备方法

Country Status (1)

Country Link
CN (1) CN111146341A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872837A (zh) * 2009-04-22 2010-10-27 北京大学 一种阻变层和具有该阻变层的阻变存储器及制备工艺
CN102544365A (zh) * 2012-01-18 2012-07-04 北京大学 阻变存储器及其制造方法
US20120225532A1 (en) * 2011-03-03 2012-09-06 Tel Epion Inc. Method for controlling a resistive property in a resistive element using a gas cluster ion beam
CN102903845A (zh) * 2012-09-10 2013-01-30 北京大学 一种阻变存储器及其制备方法
CN104752607A (zh) * 2013-12-26 2015-07-01 中国科学院物理研究所 阻变存储器及其制备方法
CN105514268A (zh) * 2015-12-18 2016-04-20 电子科技大学 一种高开关比阻变存储器及其制备方法
CN105556670A (zh) * 2013-05-15 2016-05-04 惠普发展公司,有限责任合伙企业 用于电阻式存储器装置的纳米线的纳米通道阵列
CN108376737A (zh) * 2018-01-24 2018-08-07 西安交通大学 一种制备高开关比TaOx阻变随机存储器的方法
CN108389964A (zh) * 2018-04-03 2018-08-10 集美大学 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
US20190214558A1 (en) * 2018-01-10 2019-07-11 International Business Machines Corporation Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
US20190348465A1 (en) * 2018-05-11 2019-11-14 International Business Machines Corporation Resistive random-access memory array with reduced switching resistance variability

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872837A (zh) * 2009-04-22 2010-10-27 北京大学 一种阻变层和具有该阻变层的阻变存储器及制备工艺
US20120225532A1 (en) * 2011-03-03 2012-09-06 Tel Epion Inc. Method for controlling a resistive property in a resistive element using a gas cluster ion beam
CN102544365A (zh) * 2012-01-18 2012-07-04 北京大学 阻变存储器及其制造方法
CN102903845A (zh) * 2012-09-10 2013-01-30 北京大学 一种阻变存储器及其制备方法
CN105556670A (zh) * 2013-05-15 2016-05-04 惠普发展公司,有限责任合伙企业 用于电阻式存储器装置的纳米线的纳米通道阵列
CN104752607A (zh) * 2013-12-26 2015-07-01 中国科学院物理研究所 阻变存储器及其制备方法
CN105514268A (zh) * 2015-12-18 2016-04-20 电子科技大学 一种高开关比阻变存储器及其制备方法
US20190214558A1 (en) * 2018-01-10 2019-07-11 International Business Machines Corporation Dedicated contacts for controlled electroforming of memory cells in resistive random-access memory array
CN108376737A (zh) * 2018-01-24 2018-08-07 西安交通大学 一种制备高开关比TaOx阻变随机存储器的方法
CN108389964A (zh) * 2018-04-03 2018-08-10 集美大学 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
US20190348465A1 (en) * 2018-05-11 2019-11-14 International Business Machines Corporation Resistive random-access memory array with reduced switching resistance variability

Similar Documents

Publication Publication Date Title
CN1925184B (zh) 非易失存储器件及其制造方法
US6838297B2 (en) Nanostructure, electron emitting device, carbon nanotube device, and method of producing the same
CN108389964B (zh) 以纳米遮蔽层进行离子定位注入的阻变存储器制备方法
US20060175653A1 (en) Nonvolatile nanochannel memory device using mesoporous material
WO2022227882A1 (zh) 一种单通道忆阻器及其制备方法
CN108565337B (zh) 以纳米遮蔽层进行定位等离子处理的阻变存储器制备方法
US20220209107A1 (en) Cmos-compatible protonic resistive devices
JP2016541109A (ja) SiOxスイッチング素子の性能を改善するための多孔質SiOx材料
CN102544365A (zh) 阻变存储器及其制造方法
CN110379919A (zh) 一种阻变存储器及其制备方法
CN112467027B (zh) 一种基于界面掺杂的忆阻器及其制备方法
CN113594360A (zh) 一种基于无机分子晶体的忆阻器件、制备方法及其应用
CN111146341A (zh) 具有空间限制作用阻变存储器的制备方法
CN111916558A (zh) 一种以h-BN作为中间插层的忆阻器
JP2002004087A (ja) ナノ構造体の製造方法及びナノ構造体
CN210272427U (zh) 一种ZnO:Li阻变存储器
CN111653665B (zh) 一种ZnO:Li阻变存储器及其集成化制作工艺方法
CN113113538A (zh) 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
KR20160123793A (ko) 이중층 구조를 가지는 저항변화메모리 및 이중층 구조를 가지는 저항변화메모리의 제조방법
CN116806117B (zh) 基于直流偏压调控的氧化物忆阻器的制备方法
CN111564555B (zh) 一种改善工作稳定性及存储窗口的阻变存储器及制备方法
CN110676374B (zh) 一种阻变存储器及其制备方法
KR100963828B1 (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
CN117098452A (zh) 一种氮化物基的模拟型阻变存储器及其制备方法
CN114784184A (zh) 一种初始周期高低阻态稳定的阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512

RJ01 Rejection of invention patent application after publication