CN104752607A - 阻变存储器及其制备方法 - Google Patents
阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN104752607A CN104752607A CN201310733833.4A CN201310733833A CN104752607A CN 104752607 A CN104752607 A CN 104752607A CN 201310733833 A CN201310733833 A CN 201310733833A CN 104752607 A CN104752607 A CN 104752607A
- Authority
- CN
- China
- Prior art keywords
- resistance
- insulating barrier
- electrode
- storing device
- variable storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种阻变存储器,所述阻变存储器从下至上依次包括:第一电极、阻变层和第二电极,所述阻变层从下至少依次包括第一绝缘层、导电层和第二绝缘层,所述阻变层还包括导电通道,所述导电通道位于所述第一绝缘层或所述第二绝缘层中,用于使得所述第一电极和所述导电层电连接或使得所述第二电极和所述导电层电连接;其中,所述阻变层的材质为氧化钨,通过改变所述氧化钨中的氧离子数量和钨离子数量比值形成所述第一绝缘层、导电层、第二绝缘层和导电通道。本发明的阻变存储器结构简单、功耗低,能够减小串扰电流从而提高抗串扰能力。
Description
技术领域
本发明涉及半导体集成电路领域,具体涉及一种阻变存储器及其制备方法。
背景技术
随着半导体工业和信息化时代的不断发展,非挥发性存储器在断电时仍能存储数据信息,在信息存储领域具有非常重要的地位。阻变存储器(RRAM)是一种通过外电场/电流来控制器件阻态转变来实现信息存储的新型非挥发性存储技术。这种存储器具有高速度、低功耗、高存储密度、易于集成等优点,有望成为下一代主流的半导体存储器。
现有的阻变存储器具有金属-绝缘体-金属三明治式结构,即在两层金属电极之间夹设一层具有阻变特性的介质薄膜材料。目前阻变材料一般是过渡金属氧化物,常见的有NiO、TiO2、HfO2、ZrO2和ZnO等。
为了与集成电路工艺兼容,现有的金属-绝缘体-金属三明治式结构的RRAM器件单元采用交叉阵列存储电路结构进行大规模集成,如图1所示,包括上面的字线W1、W2和W3,位于下面的位线B1、B2和B3,以及中间的9个存储单元。当在字线W2上施加一个读取电压Vr,且使得位线B2接地时,此时选中存储单元22,在读取存储单元22中的电流时,由于受交叉阵列中其他旁路的影响,会产生读串扰信号。可知图1中共有4个串扰通路,每个串扰通路上都串联有三个存储单元,当阻变存储器阵列具有N个字线和N个位线时,整个阵列中串扰通路有(N-1)2个。从而使得读取的电流具有非常大的误差。
为解决交叉阵列中的读写操作串扰问题,通常采用1T-1R或者1D-1R的存储单元结构。1T-1R是指存储单元由一个选通晶体管和一个阻变器件组成,要向指定的单元读写数据,需要依靠相应的晶体管控制。1D-1R是指存储单元由一个选通二极管和一个阻变器件组成,通过选通二极管来控制选择的阻变器件。在1T-1R结构中选通晶体管占用了存储单元的绝大部分面积,这严重的影响了集成度的提高;而1D-1R结构虽然可以像1R单元一样实现等比例缩小,但是由于阻变存储器本征的擦除操作电流较大,导致选通二极管随着面积的缩小提供的电流将不足以驱动阻变器件,同时二极管上消耗的功耗也会增加,这些不利因素也制约了基于1D-1R结构交叉阵列存储电路的发展。使用额外的选择器件使得阻变存储器阵列的集成度降低,制约了阻变存储器技术的发展。
发明内容
针对上述现有技术,本发明提供了一种阻变存储器,阻变存储器从下至上依次包括:第一电极、阻变层和第二电极,所述阻变层从下至少依次包括第一绝缘层、导电层和第二绝缘层,所述阻变层还包括导电通道,所述导电通道位于所述第一绝缘层或所述第二绝缘层中,用于使得所述第一电极和所述导电层电连接或使得所述第二电极和所述导电层电连接;其中,所述阻变层的材质为氧化钨,通过改变所述氧化钨中的氧离子数量和钨离子数量比值形成所述第一绝缘层、导电层、第二绝缘层和导电通道。
优选的,所述导电层中的氧离子数量与钨离子数量比值为2.5~2.7:1,所述导电通道中的氧离子数量与钨离子数量比值为2.5~2.7:1。
优选的,所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1,所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
优选的,所述第一绝缘层和所述第二绝缘层具有相同的厚度。
优选的,所述第一电极和第二电极具有相同的宽度,所述阻变层的厚度是所述第一电极或第二电极的宽度的0.5~2倍。
本发明还提供了一种上述阻变存储器的制备方法,包括下列步骤:
(1)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元;
(2)在所述第二电极上施加第一正电势,使得所述氧化钨形成第一绝缘层和导电层,所述第一绝缘层位于所述导电层和所述第二电极之间;
(3)在所述第二电极上施加第一负电势,使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道,并且在所述导电层和所述第一电极中间形成第二绝缘层,其中所述导电通道用于使得所述第二电极和所述导电层电连接。
本发明还提供一种制备上述阻变存储器的制备方法,包括下列步骤:
(1)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元;
(2)在所述第二电极上施加第二负电势,使得所述氧化钨形成第一绝缘层和导电层,所述第一绝缘层位于所述导电层和所述第一电极之间;
(3)在所述第二电极上施加第二正电势,使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道,并且在所述导电层和所述第二电极中间形成第二绝缘层,其中所述导电通道用于使得所述第一电极和所述导电层电连接。
优选的,所述导电层中的氧离子数量与钨离子数量比值为2.5~2.7:1,所述导电通道中的氧离子数量与钨离子数量比值为2.5~2.7:1。
优选的,所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1,所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
优选的,所述第一绝缘层和所述第二绝缘层具有相同的厚度。
本发明还提供了一种关于上述阻变存储器的阻态恢复的方法,当第一电压读取所述阻变存储器的低阻态同时将所述阻变存储器的低阻态翻转为高阻态后,采用与第一电压的极性相反的第二电压使得所述阻变存储器的阻态从高阻态恢复到低阻态,其中第一电压和第二电压分别都小于所述第一绝缘层或第二绝缘层的软击穿电压的3倍。优选的,第二电压的幅值大于第一电压的幅值。
本发明的阻变存储器能够减小串扰电流,提高了抗串扰功能。结构简单,在阻态的读取过程中功耗低。同时本发明的阻变存储器在制备过程中无需额外的制备晶体管或二极管,制备工艺简单,并且能够提高阻变存储器阵列的集成度。
附图说明
以下参照附图对本发明实施例作进一步说明,其中:
图1是现有技术采用交叉阵列的阻变存储器阵列。
图2-图4是根据本发明第一个实施例的阻变存储器的制备方法制备的阻变存储器的剖面示意图。
图5-图8是图4所示的阻变存储器的阻态在翻转过程中的剖面示意图。
图9是图4所示的阻变存储器的阻态在翻转过程中的I-V曲线图。
图10是本发明第二个实施例的阻变存储器的阻态在翻转过程中的I-V曲线图。
图11是本发明第三个实施例的阻变存储器的阻态在翻转过程中的I-V曲线图。
具体实施方式
为了使本发明的目的,技术方案及优点更加清楚明白,以下结合附图通过具体实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面将详细介绍本发明的阻变存储器阵列的制备方法。
首先在氧化硅或硅基衬底上用磁控溅射方法生长100纳米厚的金薄膜,在金薄膜上通过光刻和刻蚀工艺形成宽度为500纳米的条形状的多个下电极,所述多个下电极相互平行,且相隔一定的距离,下电极的长度方向为第一方向,该多个下电极中的每一个用作阻变存储器阵列中的位线。在下电极上通过激光脉冲沉积方法生长500纳米厚的氧化钨(WOx)的阻变层,之后经过氧气退火处理,目的是调节WOx中氧离子的比例,使得x为2.9,即氧离子和钨离子的数量比为2.9:1,在其他的实施例中,还可以使得x为2.7-2.95之间的任意值。在氧化钨薄膜上通过磁控溅射方法生长100纳米的金薄膜,最后通过光刻和刻蚀工艺在该金薄膜上形成宽度为500纳米的条形状的多个上电极,该多个上电极相互平行,且相隔一定的距离。上电极的长度方向为第二方向,且第二方向和第一方向相交,优选第二方向和第一方向垂直。且该多个第二方向的条状电极的每一个作为阻变存储器阵列中的字线。
在本发明的其他实施例中,上电极和下电极的宽度范围可以是10纳米-10微米,根据实际的工艺设备,优选上电极和下电极的宽度相同以提高集成度。上电极和下电极的金属材料也可以不同,其中金属材料可以是金、铂、钨或钛中的一种或任意组合的合金。上电极和下电极之间的阻变层的厚度范围在10纳米-10微米之间,优选阻变层的厚度(即上电极和下电极之间的距离)是上电极或下电极宽度的0.5-2倍之间。
图2-图4是根据本发明第一个实施例的阻变存储器的制备方法制备的其中一个阻变存储器的剖面示意图,其中图2-图4并没有示出阻变存储器下面的衬底。参见图2所示,形成字线之后的每一个阻变存储器的结构从下至上依次包括下电极11、阻变层12和上电极13。
如图3所示,接着在上电极13上施加一个电压为V的正向偏压,在电场作用下,WO2.9薄膜中的氧离子将会产生非平衡分布,其中氧离子的浓度从下电极11到上电极13逐渐增加,即靠近上电极13的区域形成富氧绝缘层14(氧离子与钨离子的数量比为3.0:1或接近3.0:1),在靠近下电极11的区域形成缺氧导电层15(氧离子与钨离子的数量比为2.7:1),形成的富氧绝缘层14将上电极13和缺氧导电层15绝缘隔开。
最后在上电极13上施加电压为-V’的负向偏压,此时绝大部分的电压降在富氧绝缘层14上,使得富氧绝缘层14被软击穿形成如图4所示的富氧绝缘层14’以及位于富氧绝缘层14’中的缺氧导电通道17,之后在负向偏压形成的电场下,氧离子在电场作用下输运到下电极11附近,从而使得缺氧导电层15形成新的缺氧导电层15’和位于下电极11附近的富氧绝缘层16。富氧绝缘层16将缺氧导电层15’和下电极11绝缘隔开,缺氧导电通道17用于将缺氧导电层15’和上电极13形成电连接。最终形成的阻变存储器的结构如图4所示。
本领域的技术人员可知,上述的“富氧”和“缺氧”是相对于最初经过氧气退火处理得到的WOx薄膜中的氧离子与钨离子的比例而言,在本实施例中,富氧绝缘层14’和富氧绝缘层16中的氧离子和钨离子的数量比为或接近3.0:1,缺氧导电层15’和缺氧导电通道17中的氧离子和钨离子的数量比为或大约为2.7:1。在其他的实施例中,由于最初经氧气退火处理的WOx薄膜中的氧离子与钨离子的数量比不同(即x不同),因此最终得到的缺氧导电层和缺氧导电通道中的氧离子与钨离子的数量比可以与本实施例中的不同,典型地富氧绝缘层中的氧离子和钨离子的数量比为或接近3.0:1。例如,在本发明的另一个实施例中,当最初经氧气退火处理的WOx薄膜中的参数x为2.7时,最终得到的阻变存储器的缺氧导电层和缺氧导电通道中的氧离子与钨离子的数量比为或大约为2.5:1,位于导电层上下两侧的富氧绝缘层中的氧离子和钨离子的数量比为或接近3.0:1。在本发明的又一个实施例中,当最初经氧气退火处理的WOx薄膜中的参数x为2.95时,最终得到的阻变存储器的缺氧导电层和缺氧导电通道中的氧离子与钨离子的数量比为或大约为2.7:1,位于导电层上下两侧的富氧绝缘层中的氧离子和钨离子的数量比为或接近3.0:1。在本发明的实施例中,优选位于导电层的相对两侧的两个富氧绝缘层中的氧离子与钨离子的数量比都接近3.0:1。
本领域的技术人员基于上述制备方法应当知道,在不同工艺条件下,经过氧气退火处理得到了不同的WOx薄膜(例如x值不同,WOx薄膜厚度的不同),因此在不同的实施例中,在上电极13上施加的正电势可以不一样,以及之后在上电极13上施加的负电势也可以不一样。
在本发明的其他实施例中,也可以在图2所示的阻变存储器的上电极13上先施加负向偏压,之后再施加正向偏压,与上述制备方法所制备得到的阻变存储器的结构的区别在于:最初直接形成的缺氧导电通道在下电极和缺氧导电层之间(具体结构参见图6所示)。
下面将结合图5-图8对图4所示阻变存储器的阻态的翻转过程进行详细说明。
首先在图4所示的阻变存储器的上电极13上施加正向偏压,此时电压降主要在富氧绝缘层16上,当电压达到富氧绝缘层16的软击穿电压Vth时,富氧绝缘层16发生击穿,从而使得富氧绝缘层16形成如图5所示的新的富氧绝缘层16’,以及位于富氧绝缘层16’中且使得缺氧导电层15’和下电极11形成电连接的缺氧导电通道18。为了确保形成缺氧导电通道18,通常在上电极13上施加一个比软击穿电压Vth稍微大的读电压Vread。在图4所示的阻变存储器的上电极13上施加的正向偏压逐渐增加的过程中,电流也逐渐增加,当电压增加到软击穿电压Vth或读电压Vread时,形成的缺氧导电通道18使得阻变存储器的电阻发生跳变,即显著减小,此时正向电流显著增加。其中图9是图4所示的阻变存储器的阻态在翻转过程中的I-V曲线图,图9中的0到Vread区间的I-V曲线关系反映阻变存储器在此过程中的阻态变化。
继续在图5所示的阻变存储器的上电极13上增加电压至写电压Vprogram,由于上电极13施加了正向偏压,在电场的作用下,富氧绝缘层14’中的氧离子被驱动至缺氧导电通道17中,从而形成如图6所示的富氧绝缘层14,富氧绝缘层14将缺氧导电层15’和上电极13之间绝缘隔离。在交叉阵列存储电路中,为了保证在对选定的阻变存储器进行读和写的过程中,避免对每一个串扰通路中的其他三个阻变存储器的阻态造成变化,使得写电压Vprogram<3Vth,同时为了使得阻变存储器完全翻转(即阻变存储器从图4所示的结构翻转为图6所示的结构),写电压Vprogram使得上电极13和下电极11之间的响应电流为某一恒定值。当阻变存储器的结构从图5转变成图6之后,电阻急剧增加,因此电流值反而急剧减小。之后,随着上电极13上的正向偏压逐渐增加到写电压Vprogram过程中,由于阻变存储器的电阻增加的幅值较小,因此阻变存储器中的电流随着正向偏压的增加而增加。其中图9中的Vread到Vprogram区间的I-V曲线关系反映阻变存储器在此过程中的阻态变化。
当图6所示的阻变存储器的上电极13的电压从写电压Vprogram逐渐减小到零的过程中,阻变存储器的阻态不发生改变,因此阻变存储器中的电流随着电压的降低而减小。
从图4至图6可以得知,当在图4所示的阻变存储器的上电极13上施加读电压Vread时,阻变存储器的结构会先过渡到图5所示结构(图5所示的阻变存储器的电阻为低电阻),最后翻转成图6所示结构。当直接在图6所示的阻变存储器的上电极13上施加读电压Vread或写电压Vprogram时,阻变存储器的结构并不会发生翻转(即不会从图6所示的结构翻转为图4所示的结构),因此基于上述两种状态的变化,可以得知当在阻变存储器的上电极13上施加读电压Vread时,如果读出了低阻态(即1),则对应读取的是图4所示的阻变存储器结构。如果读出电阻一直为高阻态(即0),即阻变存储器的状态不发生翻转,则对应读取的是图6所示的阻变存储器结构。因此可以通过上述判断方法确定,在对上电极施加读电压Vread时读取的是存储器的低阻态还是高阻态。
从上面的分析可知,在上电极13施加读电压Vread时,如果读出为低阻态,则低阻态最后会翻转高阻态,此时阻变存储器的阻态信息经过读电压Vread的读取已经被破坏了,为了保证不改变阻变存储器的信息,此时需要将为高阻态的阻变存储器恢复到低阻态值,即需要将阻变存储器从图6所示的结构恢复到图4所示的结构。
在图6所示的阻变存储器的上电极13上施加负向偏压,电压降主要在富氧绝缘层14上,当负向偏压达到富氧绝缘层14的软击穿电压Vth’(负电势)时,导致富氧绝缘层14发生软击穿,从而使得图6所示的富氧绝缘层14形成图7所示的富氧绝缘层14’以及位于富氧绝缘层14’中的缺氧导电通道17,缺氧导电通道17使得缺氧导电层15’和上电极13之间形成导电通道。同理,为了确保形成缺氧导电通道17,在上电极13上施加比软击穿电压Vth’的幅值稍大的读电压Vread’(负电势)。当施加的负向偏压从零到读电压Vread’的过程中,阻变存储器中的电流随着电压幅值的增加而增加,当上电极13的电压达到读电压Vread’时,阻变存储器的电阻急剧减小,从而使得阻变存储器中的电流显著增加,其中图9的0到Vread’区间的I-V曲线关系反映阻变存储器在此过程中的阻态变化。
由于在图7所示的阻变存储器的上电极13上施加了负向偏压,在电场作用下,富氧绝缘层16’中的富氧离子被驱动至缺氧导电通道18中,从而形成如图8所示的富氧绝缘层16,此时即恢复到图4所示阻变存储器的结构。在电场的作用下,阻变存储器从图7所示的结构转变为图8(即图4)所示的结构后,阻变存储器的电阻显著增加,从而使得阻变存储器中的电流随着负向偏压的幅值的增加而减小。之后当上电极13上的负向偏压进一步增加(这里指幅值增加)到写电压Vprogram’过程中,阻变存储器的阻值增加较小,因此阻变存储器中的电流随着负向偏压的幅值的增加而增加。其中图9中的Vread’到Vprogram’区间的I-V曲线关系反映阻变存储器在此过程中的阻态变化。
当上电极13的负向偏压从写电压Vprogram’减小到零的过程中,阻变存储器不发生翻转,因此阻变存储器中的电流随着负向偏压的幅值的减小而减小。
通过上述分析可知,当采用读电压Vread读取图4所示的阻变存储器的阻态时,读取结果为低阻态;采用读电压Vread读取图6所示的阻变存储器的状态时,读取结果为高阻态。而当采用读电压Vread’读取图4所示的阻变存储器的状态时,读取结果为高阻态;采用读电压Vread’读取图6所示的阻变存储器的状态时,读取结果为低阻态。从而实现了阻变存储器的共轭读取,同一个阻变存储器在不同极性的读电压Vread下所读取的高阻态和低阻态发生交换,即实现了阻态值“0”和“1”代码的转换。
为了对阻变存储器进行写信息,即对阻变存储器进行阻态存储,可以通过在图4所述的阻变存储器的上电极13上施加写电压Vprogram使得阻变存储器转变为图6所示的阻态,或通过施加写电压Vprogram’使得图6所示的阻变存储器转变为图4所示的阻态。从而实现了“0”、“1”二进制信号的存储。
从图9可以看出,本发明正电势的读电压Vread与负电势的读电压Vread’的幅值并不完全相等,这是因为通过实际的工艺制备的阻变存储器的富氧绝缘层14和16并不完全相同,导致软击穿电压会有不同。本发明的实施例优选在图4所示的阻变存储器的结构中富氧绝缘层14’和富氧绝缘层16的厚度相同,在图6所示的阻变存储器的结构中富氧绝缘层14和富氧绝缘层16’的厚度相同。在其他的实施例中,还可以使得所制备的阻变存储器在图4所示的结构和图6所示的结构完全对称(即使得下电极11和上电极13相同,富氧绝缘层14和富氧绝缘层16相同,富氧绝缘层14’和富氧绝缘层16’相同,缺氧导电通道17和缺氧导电通道18相同),这样该阻变存储器在阻态的相互转换过程中分别具有相同幅值的软击穿电压、相同幅值的读电压,以及相同幅值的读电压。从而使得阻变存储器的I-V曲线呈轴对称。
在本发明第二个实施例的阻变存储器的制备过程中,工艺参数和本发明第一个实施例基本相同,区别在于经过氧气退火处理得到的WOx薄膜中的x为2.7,最终得到的富氧绝缘层中的氧离子和钨离子的数量比等于或接近3.0:1,缺氧导电层和缺氧导电通道中的氧离子和钨离子的数量比为2.5:1。其中图10是本发明第二个实施例的阻变存储器的阻态在翻转过程中的I-V曲线图。从图10可以看出具有和图9相类似的曲线关系,其中读取电压大约为0.7伏特,写电压大约为1.2伏特。因此通过该实施例制备的阻变存储器能够实现阻态的翻转、读取和写入。
在本发明的第三个实施例的阻变存储器的制备过程中,工艺参数和本发明第一个实施例基本相同,区别在于经过氧气退火处理得到的WOx薄膜中的x为2.95,最终得到的富氧绝缘层中的氧离子和钨离子的数量比等于或接近3.0:1,缺氧导电层和缺氧导电通道中的氧离子和钨离子的数量比为2.71:1。其中图11是本发明第三个实施例的阻变存储器的阻态在翻转过程中的I-V曲线图。从图11可以看出具有和图9相类似的曲线关系,其中读取电压大约为5伏特,写电压大约为10伏特。因此通过该实施例制备的阻变存储器能够实现阻态的翻转、读取和写入。
在本发明的实施例中,在读取和写入阻态信息时,使得读电压Vread和写电压Vprogram分别都小于3倍的软击穿电压Vth,这样在读取或写入信息的时候,除了所选择的阻变存储器的电压大于软击穿电压Vth外,其余串扰回路上的3个阻变存储器的电压都小于软击穿电压Vth,因此这些串扰回路上的阻变存储器的阻态信息不会发生改变。当本发明的阻变存储器上的电压的幅值不超过Vth时,阻变存储器的电阻都为高电阻,因此串扰回路上的阻变存储器中的串扰电流显著的降低,从而实现了抗串扰功能。
另外,本发明的阻变存储器中没有额外的引入选通晶体管或二极管,简化了工艺制造,提高了集成度,功耗也显著降低。
现在举例说明本发明的阻变存储器所能实现的技术效果。假如阻变存储器阵列具有N个字线和N个位线,即具有(N-1)2个串扰回路,每一个阻变存储器的高电阻的阻值为4*105Ω、低阻态的阻值是1000Ω,读取电压为1.2伏。当所选择的阻变存储器是低阻态时,所选择的阻变存储器中的电流是1.2mA,串扰电流约为(N-1)2μA,低阻态的总读出电流为(1200+(N-1)2)μA。当选择的阻变存储器是高阻态时,所选择的阻变存储器中的电流是3μA,串扰电流是(N-1)2μA,高阻态的总读出电流为(3+(N-1)2)μA。因此,采用本发明的阻变存储器,在所选择的阻变存储器是高阻态时,不管串扰回路中是否存在低阻态的阻变存储器,串扰电流都是(N-1)2μA,因此能够有效减小串扰电流,实现了抗串扰功能。
根据本发明的实施例,当阻变存储器的高阻态的阻值与低阻态的阻值的倍数越大,阻变存储器在高阻态时的串扰电流更小,更加有利于阻变存储器阵列的高密度集成。例如可以使得阻变存储器中的富氧绝缘层中的氧离子和钨离子的数量比等于或接近3.0:1,同时使得缺氧导电层和缺氧导电通道中的氧离子和钨离子的数量比在大于2的前提下尽可能小于3,这样有利于提高阻变存储器阵列的集成度。
虽然本发明已经通过优选实施例进行了描述,然而本发明并非局限于这里所描述的实施例,在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。
Claims (10)
1.一种阻变存储器,其特征在于,所述阻变存储器从下至上依次包括:第一电极、阻变层和第二电极,所述阻变层从下至少依次包括第一绝缘层、导电层和第二绝缘层,所述阻变层还包括导电通道,所述导电通道位于所述第一绝缘层或所述第二绝缘层中,用于使得所述第一电极和所述导电层电连接或使得所述第二电极和所述导电层电连接;
其中,所述阻变层的材质为氧化钨,通过改变所述氧化钨中的氧离子数量和钨离子数量比值形成所述第一绝缘层、导电层、第二绝缘层和导电通道。
2.根据权利要求1所述的阻变存储器,其特征在于,所述导电层中的氧离子数量与钨离子数量比值为2.5~2.7:1,所述导电通道中的氧离子数量与钨离子数量比值为2.5~2.7:1。
3.根据权利要求1或2所述的阻变存储器,其特征在于,所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1,所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
4.根据权利要求1或2所述的阻变存储器,其特征在于,所述第一绝缘层和所述第二绝缘层具有相同的厚度。
5.根据权利要求1或2所述的阻变存储器,其特征在于,所述第一电极和第二电极具有相同的宽度,所述阻变层的厚度是所述第一电极或第二电极的宽度的0.5~2倍。
6.一种用于制备权利要求1至5任一项所述的阻变存储器的制备方法,其特征在于,包括下列步骤:
(1)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元;
(2)在所述第二电极上施加第一正电势,使得所述氧化钨形成第一绝缘层和导电层,所述第一绝缘层位于所述导电层和所述第二电极之间;
(3)在所述第二电极上施加第一负电势,使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道,并且在所述导电层和所述第一电极中间形成第二绝缘层,其中所述导电通道用于使得所述第二电极和所述导电层电连接。
7.一种用于制备权利要求1至5任一项所述的阻变存储器的制备方法,其特征在于,包括下列步骤:
(1)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元;
(2)在所述第二电极上施加第二负电势,使得所述氧化钨形成第一绝缘层和导电层,所述第一绝缘层位于所述导电层和所述第一电极之间;
(3)在所述第二电极上施加第二正电势,使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道,并且在所述导电层和所述第二电极中间形成第二绝缘层,其中所述导电通道用于使得所述第一电极和所述导电层电连接。
8.根据权利要求6或7所述的阻变存储器的制备方法,其特征在于,所述导电层中的氧离子数量与钨离子数量比值为2.5~2.7:1,所述导电通道中的氧离子数量与钨离子数量比值为2.5~2.7:1。
9.根据权利要求6或7所述的阻变存储器的制备方法,其特征在于,所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1,所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
10.根据权利要求6或7所述的阻变存储器的制备方法,其特征在于,所述第一绝缘层和所述第二绝缘层具有相同的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310733833.4A CN104752607B (zh) | 2013-12-26 | 2013-12-26 | 阻变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310733833.4A CN104752607B (zh) | 2013-12-26 | 2013-12-26 | 阻变存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104752607A true CN104752607A (zh) | 2015-07-01 |
CN104752607B CN104752607B (zh) | 2017-08-01 |
Family
ID=53591983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310733833.4A Active CN104752607B (zh) | 2013-12-26 | 2013-12-26 | 阻变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752607B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170480A (zh) * | 2016-03-07 | 2017-09-15 | 东芝存储器株式会社 | 电阻变化型存储装置及其驱动方法 |
CN111146341A (zh) * | 2020-01-02 | 2020-05-12 | 集美大学 | 具有空间限制作用阻变存储器的制备方法 |
CN116867352A (zh) * | 2023-09-04 | 2023-10-10 | 华中科技大学 | 一种拓扑相变忆阻器及其制备方法和应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335330A (zh) * | 2007-06-11 | 2008-12-31 | 旺宏电子股份有限公司 | 具有钨化合物存储部的存储器装置及其工艺方法 |
CN102412179A (zh) * | 2010-09-21 | 2012-04-11 | 中国科学院上海微系统与信息技术研究所 | 双浅沟道隔离的外延二极管阵列的制备方法 |
CN102915762A (zh) * | 2011-08-03 | 2013-02-06 | 中国科学院微电子研究所 | 阻变存储单元的编程方法 |
-
2013
- 2013-12-26 CN CN201310733833.4A patent/CN104752607B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101335330A (zh) * | 2007-06-11 | 2008-12-31 | 旺宏电子股份有限公司 | 具有钨化合物存储部的存储器装置及其工艺方法 |
CN102412179A (zh) * | 2010-09-21 | 2012-04-11 | 中国科学院上海微系统与信息技术研究所 | 双浅沟道隔离的外延二极管阵列的制备方法 |
CN102915762A (zh) * | 2011-08-03 | 2013-02-06 | 中国科学院微电子研究所 | 阻变存储单元的编程方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170480A (zh) * | 2016-03-07 | 2017-09-15 | 东芝存储器株式会社 | 电阻变化型存储装置及其驱动方法 |
CN111146341A (zh) * | 2020-01-02 | 2020-05-12 | 集美大学 | 具有空间限制作用阻变存储器的制备方法 |
CN116867352A (zh) * | 2023-09-04 | 2023-10-10 | 华中科技大学 | 一种拓扑相变忆阻器及其制备方法和应用 |
CN116867352B (zh) * | 2023-09-04 | 2023-11-17 | 华中科技大学 | 一种拓扑相变忆阻器及其制备方法和应用 |
Also Published As
Publication number | Publication date |
---|---|
CN104752607B (zh) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220392956A1 (en) | Vertical cross-point arrays for ultra-high-density memory applications | |
US11144218B2 (en) | Array voltage regulating technique to enable data operations on large memory arrays with resistive memory elements | |
US9653617B2 (en) | Multiple junction thin film transistor | |
CN104040633B (zh) | 用于具有垂直位线的三维非易失性存储器的架构 | |
US7728322B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
US8305796B2 (en) | Access signal adjustment circuits and methods for memory cells in a cross-point array | |
US7372065B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
US7045840B2 (en) | Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure | |
CN105431906B (zh) | 存储器单元、数据存储装置以及形成存储器单元的方法 | |
CN102270654B (zh) | 阻变随机访问存储器件及其制造和操作方法 | |
US11903223B2 (en) | Thin film transistors and related fabrication techniques | |
US20230105355A1 (en) | Memory array decoding and interconnects | |
US20120091420A1 (en) | Nonvolatile resistance change device | |
KR20150013090A (ko) | 강화된 전기장을 갖는 3-차원 2-단자 메모리 | |
US9443906B2 (en) | TiOx based selector element | |
CN102915762A (zh) | 阻变存储单元的编程方法 | |
CN104752607A (zh) | 阻变存储器及其制备方法 | |
US20240029796A1 (en) | Unipolar programming of memory cells | |
US20220366983A1 (en) | Memory apparatus and methods for accessing and manufacturing the same | |
Balatti | Variability, endurance and novel applications of resistive switching devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |