TW201547006A - 電阻變化元件及其製造方法 - Google Patents

電阻變化元件及其製造方法 Download PDF

Info

Publication number
TW201547006A
TW201547006A TW104105307A TW104105307A TW201547006A TW 201547006 A TW201547006 A TW 201547006A TW 104105307 A TW104105307 A TW 104105307A TW 104105307 A TW104105307 A TW 104105307A TW 201547006 A TW201547006 A TW 201547006A
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
electrode layer
oxide layer
resistance
Prior art date
Application number
TW104105307A
Other languages
English (en)
Other versions
TWI637485B (zh
Inventor
Natsuki Fukuda
Kazunori Fukuju
Yuusuke Miyaguchi
Yutaka Nishioka
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201547006A publication Critical patent/TW201547006A/zh
Application granted granted Critical
Publication of TWI637485B publication Critical patent/TWI637485B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題為提供一種低成本的電阻變化元件及其製造方法。 本發明之一實施形態的電阻變化元件1係具有:下部電極層3、上部電極層5以及氧化物半導體層4。上部電極層5係由碳材料所形成。氧化物半導體層4係具有第一金屬氧化物層41以及第二金屬氧化物層42。第一金屬氧化物層41係形成於下部電極層3與上部電極層5之間且具有第一電阻率。第二金屬氧化物層42係形成於第一金屬氧化物層41與上部電極層5之間且具有與第一電阻率不同的第二電阻率。

Description

電阻變化元件及其製造方法
本發明係有關於一種作為非揮發性記憶體等使用的電阻變化元件及其製造方法。
於半導體記憶體中,存在有DRAM(Dynamic Random Access Memory;動態隨機存取記憶體)等的揮發性記憶體與快閃記憶體等的非揮發性記憶體。就非揮發性記憶體而言,NAND(NOT-AND;反及閘)型快閃記憶體雖為主流,但20nm以下的設計規則(design rule)中已被視為細微化的極限,就可更細微化的器件(device)而言,ReRAM(Resistance RAM;電阻式隨機存取記憶體)備受矚目。
以往的ReRAM為將具有期望電阻值的金屬氧化物層以上部及下部鉑(Pt)電極層夾持的構造,藉由於上部電極層施加電壓,使金屬氧化層的電阻變化而進行記憶體切換(memory switching)(參考下述專利文獻1)。
[先前技術文獻] [專利文獻]
專利文獻:日本特開2013-207130號公報
然而,由於作為電極層的材料使用的Pt為昂貴的金屬,故為了減少電阻變化元件的成本以提昇生產性,必須開發非貴金屬電極材料。
有鑑於上述事情,本發明之目的係提供一種低成本的電阻變化元件及其製造方法。
為了達成上述目的,本發明之一形態的電阻變化元件係具有第一電極層、第二電極層以及氧化物半導體層。
前述第二電極層係由碳材料所形成。
前述氧化物半導體層係具有第一金屬氧化物層以及第二金屬氧化物層。前述第一金屬氧化物層係形成於前述第一電極層與前述第二電極層之間且具有第一電阻率。前述第二金屬氧化物層係形成於前述第一金屬氧化物層與前述第二電極層之間且具有與第一電阻率不同的第二電阻率。
1‧‧‧電阻變化元件
2‧‧‧基板
3‧‧‧下部電極層(第一電極層)
4‧‧‧氧化物半導體層
5‧‧‧上部電極層(第二電極層)
41‧‧‧第一金屬氧化物層
42‧‧‧第二金屬氧化物層
圖1為顯示本發明之一實施形態的電阻變化元件之構成的概略側剖視圖。
圖2為顯示於實驗中製作的電阻變化元件之電流-電壓特性的圖。
圖3為顯示於實驗中製作的電阻變化元件之電流-電壓特性的圖。
圖4為顯示本發明之一實施形態的電阻變化元件之電流-電壓特性的圖。
圖5為顯示本發明之一實施形態的電阻變化元件之電流-電壓特性的圖。
本發明之一實施形態的電阻變化元件係具有第一電極層、第二電極層以及氧化物半導體層。
上述第2電極層係由碳材料所形成。
上述氧化物半導體層係具有第一金屬氧化物層以及第二金屬氧化物層。上述第一金屬氧化物層係形成於上述第一電極層與上述第二電極層之間且具有第一電阻率。上述第二金屬氧化物層係形成於上述第一金屬氧化物層與上述第二電極層之間且具有與上述第一電阻率不同的第二電阻率。
於上述電阻變化元件中,第二電極層係由碳材料所形 成。碳材料相較於Pt等貴金屬較為便宜,可藉此謀求減低成本。
上述碳材料亦可為類鑽碳(DLC;diamond-like carbon)。
DLC為採用含有鑽石所具有的sp3混合軌道與石墨(graphite)所具有的sp2混合軌道的非晶質(amorphous)構造,且為耐磨耗性、耐藥品性、耐吸濕性、耐氧透過性等優異的碳材料。依據該構成,由於成為不易透過及吸收氧的電極層,故可抑制氧化物半導體層中的氧之釋出,而可防止氧化物半導體層的低電阻化。藉此,可提昇電阻變化元件的切換特性。
上述DLC的密度的值亦可為2.3g/cm3以上2.6g/cm3以下的範圍內。
由於DLC在上述密度範圍中具有高密度及低電阻率,故藉由於第二電極層的材料使用上述密度範圍的DLC,可使其成為更難以吸收氧化物半導體層的氧且導電性優異的電極層。
本發明之一實施形態的電阻變化元件的製造方法係包含於基板上形成第一電極層。
於上述第一電極層上,形成具有第一電阻率的第一金 屬氧化物層。
於上述第一金屬氧化物層上,形成具有與上述第一電阻率不同的第二電阻率的第二金屬氧化物層。
於上述第二金屬氧化物層上,以DLC構成的第二電極層係藉由RF濺鍍(radio frequency sputtering;射頻濺鍍)或脈衝DC濺鍍(pulse direct current sputtering;脈衝直流濺鍍)而形成。
依據該製造方法,相較於在電極使用貴金屬的情形可更降低成本,且可製造具有良好切換特性的電阻變化元件。
以下,一邊參照圖式,一邊說明本發明的實施形態。
<第一實施形態>
圖1為顯示本發明之一實施形態的電阻變化元件之構成的概略剖面圖。本實施形態的電阻變化元件1係具有:基板2、下部電極層3(第一電極層)、氧化物半導體層4以及上部電極層5(第二電極層)。
作為基板2,典型而言雖可使用矽晶圓等半導體基板,但不限於此,亦可使用玻璃基板等的絕緣性陶瓷基板。
氧化半導體層4係具有第一金屬氧化物層41以及第二金屬氧化物層42。第一金屬氧化物層41以及第二金屬氧 化物層42雖分別由同種的材料所構成,但亦可由不同種的材料所構成。第一金屬氧化物層41以及第二金屬氧化物層42之中,一方為接近化學計量組成(stoichiometric composition)的氧化物材料(以下稱為「化學計量組成材料」),另一方則為包含大量氧缺陷(oxygen defect)的氧化物材料(以下稱為「氧缺陷材料」)。於本實施形態中,第一金屬氧化物層41係以氧缺陷材料所構成,第二金屬氧化物層42係以化學計量組成材料所構成。
第一金屬氧化物層41係形成於下部電極層3上,於本實施形態中係以氧化鉭(TaOx)予以形成。使用於第一金屬氧化物層41的氧化鉭係氧化度較形成第二金屬氧化層42的氧化鉭還低,其電阻率為例如較1Ω.cm還大且為1×106Ω.cm以下。
構成第一金屬氧化物層41的材料不限於上述材料,例如亦可使用氧化鋯(ZrOx)、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鋁(AlOx)、氧化矽(SiOx)、氧化鐵(FeOx)、氧化鎳(NiOx)、氧化鈷(CoOx)、氧化錳(MnOx)、氧化錫(SnOx)、氧化鋅(ZnOx)、氧化釩(VOx)、氧化鎢(WOx)、氧化銅(CuOx)、Pr(Ca,Mn)O3、LaAlO3、SrTiO3、La(Sr,Mn)O3等的二元系或三元系以上的氧化物材料。
第二金屬氧化物層42係形成於第一金屬氧化物層41 上,於本實施形態中係以氧化鉭(Ta2O5)形成。使用於第二金屬氧化物層42的氧化鉭係具有化學計量組成或與其接近的組成,例如具有較1×106(1E+06)Ω.cm還大的電阻率。構成第二金屬氧化物層42的材料不限於此,亦可適用如上所述的二元系或三元系以上的氧化物材料。
第一金屬氧化物層41及第二金屬氧化物層42係例如可藉由與氧的反應性濺鍍法而形成。於本實施形態中,藉由於導入氧的真空腔室中濺鍍金屬(Ta)靶材,依序於基板2(下部電極層3)上形成包含氧化鉭的金屬氧化物層41、42。各金屬氧化物層41、42的氧化度係藉由導入真空腔室的氧之流量(分壓)而控制。
電阻變化元件1的第二金屬氧化物層42由於氧化度較第一金屬氧化物層41還高,故具有較第一金屬氧化物層41還高的電阻率。在此,若分別於上部電極層5施加正電壓、於下部電極層3施加負電壓,屬於高電阻的第二金屬氧化物層42中的氧離子(O2-)係擴散至屬於低電阻的第一金屬氧化物層41中,第二金屬氧化物層42的電阻降低(低電阻狀態)。另一方面,若分別於下部電極層3施加正電壓、於上部電極層5施加負電壓,則氧離子係從第一金屬氧化物層41往第二金屬氧化物層42擴散,再度提高第二金屬氧化物層42的氧化度,使電阻變高(高電阻狀態)。
如上所述,氧化物半導體層4係藉由控制下部電極層3與上部電極層5之間的電壓而可逆性地切換低電阻狀態與高電阻狀態。另外,由於低電阻狀態及高電阻狀態係不施加電壓亦會被保持,故成為以在高電阻狀態寫入資料、在低電阻狀態讀取資料的方式,可將電阻變化元件1作為非揮發性記憶體來利用。
於以往的電阻變化元件之上部電極層及下部電極層,由於具有耐腐蝕性高和優良的導電性,故採用Pr等的貴金屬作為材料。然而,由於Pt等的貴金屬係昂貴,且亦難以進行蝕刻等的細微加工故不適於大量生產。因此,為了降低電阻變化元件的成本且提升生產性,必須開發非貴金屬材料的電極層。
圖2顯示於上部電極層使用Pt,於下部電極層使用TiN的電阻變化元件之電流-電壓特性的實驗結果,橫軸顯示電壓,縱軸顯示電流。如圖2所示,本案發明者們係確認了將作為代表性的非貴金屬電極材料而用於阻障金屬(barrier metal)等的TiN作為下部電極層使用時與Pt下部電極層同等的切換特性。
另一方面,圖3係顯示於上部及下部電極層使用TiN的電阻變化元件之電流-電壓特性的實驗結果。當以TiN作為上部電極層而藉由濺鍍法成膜時,藉由氮電漿於TiN上 部電極層與氧化物半導體層間的界面形成絕緣性高的膜(TaNO膜)。於該情形,為了作為電阻變化元件使用,如圖3所示地必須於氧化物半導體層施加切換動作電壓以上的高電壓,使其產生類似絕緣破壞的現象之稱為成形(forming)的元件初始化處理。可推想是藉由成形而於氧化物半導體層生成稱為絲(filament)的電流路徑,藉此而顯現氧化物半導體層的切換動作。然而,存在有由於成形無法適切地控制絲的大小、位置而無法減低動作電流,使元件的動作電流變高的問題。
更且,由於TiN(具體而言為TiN中的Ti)容易與氧化物半導體層中的氧反應,故有TiN將氧化物半導體層中的氧釋出,導致氧化物半導體層的絕緣性降低,無法獲得元件的低電壓低電流驅動的良好切換之虞。
在此,本案發明者們,找出了DLC作為於成膜時不需要氮電漿且難以與氧化物半導體層中的氧反應的非貴金屬電極材料。
DLC為耐磨耗性、耐藥品性、耐吸濕性、耐氧透過性等優異的碳材料,根據上述性質,例如可使用作為切割工具、寶特瓶之塗層(coating)材料。另外,DLC係具有構成鑽石的碳所具有的sp3混合軌道以及構成石墨的碳所具有的sp2混合軌道而成為非晶質構造。藉此,DLC係高密度 且具有導電性。
上部電極層5係由碳所構成。使用於上部電極層5的碳材料只要為具有導電性者則無特別限制,例如可使用石墨、DLC等。該等碳材料係相較於Pt等的貴金屬便宜,藉此可謀求減低元件成本。
於本實施形態中,上部電極層5係由DLC所構成。藉此,上部電極層5成為難以透過及吸收氧化物半導體層4(主要為第2金屬氧化物層42)中的氧,使從氧化物半導體層4的氧的釋出被抑制,故成為可防止氧化物半導體層4的低電阻化。
就形成DLC層作為上部電極層5的方法而言,例如可藉由濺鍍法或CVD(Chemical Vapor Deposition;化學氣相沉積)法等形成。於本實施形態,藉由RF濺鍍或脈衝DC濺鍍使DLC層形成於第2金屬氧化物層42上。於上述各濺鍍法的靶材係使用高純度且高密度的石墨。
DLC層的密度係藉由溫度(20℃至300℃)、RF偏壓(0W至300W)而控制,且其值的範圍係成為1.0g/cm3以上3.0g/cm3以下。該值於1.9g/cm3以上2.6g/cm3以下的範圍內時,由於耐氧透過性高且低電阻而適於作為電極。更且,該值於2.3g/cm3以上2.6g/cm3以下的範圍內時,由於成為耐氧 透過性更高、更低電阻而適於作為電極。該值於1.0g/cm3以上且未滿1.9g/cm3的範圍內時,耐氧透過性雖有些許降低但為低電阻,可作為電極利用。另一方面,該值於較2.6g/cm3更高密度的範圍中,耐氧透過性雖高但由於電阻上升,故不適合利用於作為電極。
構成下部電極層3的材料並無特別限制,可使用與上部電極層5同種的材料,亦可使用不同種的材料。於本實施形態中,下部電極層3係以TiN構成。
如以上所述,依據本實施形態的電阻變化元件1,由於上部電極層5係由屬於碳材料的DLC所構成,故相較於以Pt等的貴金屬材料所構成上部電極層的情形而言,可謀求成本的降低。更且,由於DLC為具有耐氧透過性的碳材料,故上部電極層5成為難以透過及吸收氧化物半導體層4中的氧,使氧化物半導體層4中的氧的釋出被抑制,從而可防止氧化物半導體層4的低電阻化。藉此,可提昇電阻變化元件的切換特性。
其次,對於如圖1所示的電阻變化元件1的製造方法進行說明。
首先,於基板2上形成下部電極層3。下部電極層3可使用真空蒸鍍法、濺鍍法、CVD法、ALD(Atomic Layer Deposition;原子層沉積)法等各種成膜方法而形成。下部電極層3較佳為沒有粒界且平坦。
於本實施形態中,藉由氮與氬環境下的Ti靶材的反應性濺鍍法來形成氮化鈦(TiN)作為下部電極層3。厚度無特別限定,例如為50nm。
接著,於下部電極層3上形成氧化物半導體層4。首先,作為第一金屬氧化物層41而言,藉由例如真空蒸鍍法、濺鍍法、CVD法、ALD法等製作較化學計量組成氧量少的鉭氧化物層。厚度無特別限定,例如為20nm。於本實施形態中,藉由與氧的反應性濺鍍而形成第一金屬氧化物層41。
接著,於第一金屬氧化物層41上形成第二金屬氧化物層42。於本實施形態中,成膜化學計量組成或與其接近的氧組成比的鉭氧化物層作為第二金屬氧化物層42。厚度並無特別限定,例如為10nm。成膜方法並無特別限定,例如藉由真空蒸鍍法、濺鍍法、CVD法、ALD法等而製作。於本實施形態中,藉由與氧的反應性濺鍍而形成第二金屬氧化物層42。
接著,於氧化物半導體層4上形成上部電極層5。於本實施形態中,作為上部電極層5的DLC層係藉由RF濺 鍍或脈衝DC濺鍍而成膜。
RF濺鍍的條件並無特別限定,例如可用以下條件實施。
氣體(Ar)流量:50[sccm]
RF功率:2000[W]
RF頻率:13.56[MHz]
另外,脈衝DC濺鍍的條件並無特別限定,例如可用以下條件實施。
氣體(Ar)流量:50[sccm]
脈衝DC功率:2000[W]
脈衝DC頻率:20[kHz]
在此,藉由於上述各濺鍍法中將成膜溫度控制於20℃至300℃、將RF偏壓控制於0W至300W,而可將DLC層的密度的值調整於1.9g/cm3以上2.8g/cm3以下的範圍內。DLC層的厚度並無特別限定,例如50nm。
電阻變化元件1係形成於預定的元件尺寸。於各層的圖案化(patterning)中可使用微影(lithography)及乾蝕刻技術,亦可使用微影及濕蝕刻技術,或亦可經由阻劑遮罩(resist mask)等而進行各層的成膜。當使用蝕刻技術時,亦可於下部配線層與上部配線層之間的層間絕緣膜製入該電 阻變化元件1。
依據上述製造方法,在上部電極層5的成膜不使用氮電漿,而於第二金屬氧化物層42中未形成絕緣性高的膜,因此可降低成形所需要的電壓或不需要成形。藉此,可防止元件的動作電流上升。另外,由於上部電極層5係由難以透過及吸收氧的屬於碳材料的DLC所構成,故氧化物半導體層4中的氧的釋出被抑制,而可防止氧化物半導體層4的低電阻化。由此,相較於在電極層使用貴金屬的情形,可製造成本低且具有良好切換特性的電阻變化元件。
<實驗例>
藉由上述電阻變化元件1的製造方法,藉由濺鍍法將密度不同的四片DLC膜成膜於附熱氧化膜的Si基板上。實驗例1及實驗例2係藉由脈衝DC濺鍍而成膜,實驗例3及實驗例4係藉由RF濺鍍而成膜。DLC膜的厚度為50nm、脈衝DC濺鍍的電源頻率為20kHz、RF濺鍍的電源頻率為13.56MHz。之後,測定所成膜的四片DLC膜的密度d(g/cm3)及電阻率ρ(Ω.cm)。
表1為顯示於實驗例中所成膜的DLC膜、其密度及電阻率的表。又,於表1記載的參考例為密度2.8g/cm3的DLC膜的參考值。
如表1所示,於實驗例1中d=1.9、ρ=0.21,實驗例2中d=2.2、ρ=0.07,藉由脈衝DC濺鍍而成膜的DLC膜係成為高密度且低電阻率。另外,於實驗例3中d=2.4、ρ=0.055,實驗例4中d=2.5、ρ=0.03,藉由RF濺鍍而成膜的DLC膜係成為更高密度且低電阻率。另一方面,參考例的d=2.8的DLC膜係ρ=8.00E+06,為高電阻率。
又,密度係藉由X線反射率法(XRR)而求得。另外,電阻率係根據藉由四端子法而測定的片電阻值與膜厚之積而求得。
根據以上結果可推想,由於DLC膜的密度的值為1.9g/cm3以上2.5g/cm3以下的範圍中,耐氧透過性高且低電阻,故適合作為電阻變化元件的電極。另外,於該值為2.4g/cm3以上2.5g/cm3以下的範圍中,成為耐氧透過性更高 且更低電阻,故更適合作為電阻變化元件的電極。另一方面,亦得知該值為2.8g/cm3以上的高密度DLC膜雖耐氧透過性高但因電阻上升,故不適合作為電極利用。
圖4及圖5係顯示藉由上述電阻變化元件1的製造方法而得的電阻變化元件1a及電阻變化元件1b的電流-電壓特性的圖。電阻變化元件1a以及電阻變化元件1b係成為僅有上部電極層5不同的構造。亦即,具有圖4所示之電流-電壓特性的電阻變化元件1a係具有藉由脈衝DC濺鍍而成膜的密度1.9g/cm3的DLC層作為上部電極層5,具有圖5所示之電流-電壓特性的電阻變化元件1b係具有藉由RF濺鍍而成膜的密度2.4g/cm3的DLC層作為上部電極層5。
如圖4及圖5所示,已知電阻變化元件1a及電阻變化元件1b具有良好的切換特性。尤其是,可知電阻變化元件1b係因OFF(關斷)電流低且驅動電壓亦低,故具有低電壓低電流驅動的良好切換特性。由此結果可以推想,電阻變化元件1b由於藉由具有較電阻變化元件1a還高密度的DLC層而提升耐氧透過性而使第二金屬氧化物層42中的氧之釋出被抑制,故可防止氧化物半導體層4的低電阻化,而獲得良好的切換特性。
以上,雖說明了本發明的實施形態,但本發明並非僅限定於上述實施形態,於不脫離本發明之要旨的範圍內當 然可施加各種變更。
例如於以上的實施形態中,關於構成氧化物半導體層4的第一金屬氧化物層41及第二金屬氧化物層42,雖第二金屬氧化物層42係以較第一金屬氧化物層41還高電阻的金屬氧化物層所構成,但亦可代替地成為第一金屬氧化物層41係以較第二金屬氧化物層42還高電阻的金屬氧化物層所構成。
於以上實施形態中,下部電極層3雖由TiN構成,但亦可由DLC構成。於該情形中,下部電極層3成為難以透過及吸收氧化物半導體層4中的氧,而可更防止元件的低電阻化。
於以上實施形態中,雖上部電極層5整體由碳材料所構成,但亦可成為僅有上部電極層5的與第二金屬氧化物層42間的界面為碳材料。即使依據該構成亦可獲得與上述實施形態同樣的作用功效。於該情形中,例如上部電極層5可採用由以碳材料形成的薄膜與形成於該薄膜上的電極層所構成者,於電極層可使用任意的電極材料。
1‧‧‧電阻變化元件
2‧‧‧基板
3‧‧‧下部電極層
4‧‧‧氧化物半導體層
5‧‧‧上部電極層
41‧‧‧第一金屬氧化物層
42‧‧‧第二金屬氧化物層

Claims (4)

  1. 一種電阻變化元件,係具有:第一電極層;第二電極層,由碳材料所形成;以及氧化物半導體層,係具備有:第一金屬氧化物層,形成於前述第一電極層與前述第二電極層之間且具有第一電阻率;以及第二金屬氧化物層,形成於前述第一金屬氧化物層與前述第二電極層之間且具有與前述第一電阻率不同的第二電阻率。
  2. 如請求項1所記載之電阻變化元件,其中前述碳材料為類鑽碳。
  3. 如請求項2所記載之電阻變化元件,其中前述類鑽碳之密度的值為2.3g/cm3以上2.6g/cm3以下的範圍。
  4. 一種電阻變化元件之製造方法,於基板上形成第一電極層;於前述第一電極層上形成具有第一電阻率的第一金屬氧化物層;於前述第一金屬氧化物層上形成具有與前述第一電阻率不同的第二電阻率的第二金屬氧化物層;於前述第二金屬氧化物層上藉由射頻濺鍍或脈衝直流濺鍍形成由類鑽碳所構成的第二電極層。
TW104105307A 2014-02-24 2015-02-16 電阻變化元件及其製造方法 TWI637485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014032520 2014-02-24
JP2014-032520 2014-02-24

Publications (2)

Publication Number Publication Date
TW201547006A true TW201547006A (zh) 2015-12-16
TWI637485B TWI637485B (zh) 2018-10-01

Family

ID=53877972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105307A TWI637485B (zh) 2014-02-24 2015-02-16 電阻變化元件及其製造方法

Country Status (6)

Country Link
US (1) US20170012197A1 (zh)
JP (1) JP6230203B2 (zh)
KR (1) KR101815799B1 (zh)
CN (1) CN106030800A (zh)
TW (1) TWI637485B (zh)
WO (1) WO2015125449A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775833B (zh) * 2017-04-18 2022-09-01 日商愛發科股份有限公司 電阻變化元件的製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064764B2 (en) * 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
CN113380948A (zh) * 2021-06-10 2021-09-10 西交利物浦大学 具有多级存储功能的突触忆阻器及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991230B2 (ja) * 2004-02-12 2007-10-17 セイコーエプソン株式会社 強誘電体キャパシタ及びその形成方法、ならびに強誘電体メモリ
WO2007119733A1 (ja) * 2006-04-13 2007-10-25 Ulvac, Inc. 抵抗変化素子の製造方法
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
JP2011111648A (ja) * 2009-11-26 2011-06-09 Dainippon Printing Co Ltd 導電性基材の製造方法及び製造装置
US8779406B2 (en) * 2012-01-23 2014-07-15 Panasonic Corporation Nonvolatile memory element and method for manufacturing the same
JP2013207130A (ja) 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775833B (zh) * 2017-04-18 2022-09-01 日商愛發科股份有限公司 電阻變化元件的製造方法

Also Published As

Publication number Publication date
KR101815799B1 (ko) 2018-01-05
JPWO2015125449A1 (ja) 2017-03-30
TWI637485B (zh) 2018-10-01
JP6230203B2 (ja) 2017-11-15
CN106030800A (zh) 2016-10-12
US20170012197A1 (en) 2017-01-12
WO2015125449A1 (ja) 2015-08-27
KR20160104666A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
TWI553923B (zh) 以混合-金屬-價化合物為基礎之憶阻器及其製備方法與操作方法
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR100913395B1 (ko) 메모리 소자 및 그 제조방법
US9281477B2 (en) Resistance change element and method for producing the same
TWI584470B (zh) 可變電阻元件及其製造方法
JP5390631B2 (ja) 不揮発性記憶素子およびその製造方法
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
JP2016131216A (ja) 抵抗変化型素子およびその製造方法
TWI637485B (zh) 電阻變化元件及其製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
WO2016122445A1 (en) Resistive memory arrays with a negative temperature coefficient of resistance material
TWI775833B (zh) 電阻變化元件的製造方法
JP2013207131A (ja) 抵抗変化素子及びその製造方法
Kim et al. Improved resistive switching properties of solution-processed TiOx film by incorporating atomic layer deposited TiO2 layer
Rudrapal et al. Evolution of Resistive Switching Characteristics in WO3-x-based MIM Devices by Tailoring Oxygen Deficiency
US20130134373A1 (en) Nonvolatile resistive memory element with a novel switching layer