KR20150130113A - 저항 변화 메모리 및 그 제조 방법 - Google Patents

저항 변화 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR20150130113A
KR20150130113A KR1020140057270A KR20140057270A KR20150130113A KR 20150130113 A KR20150130113 A KR 20150130113A KR 1020140057270 A KR1020140057270 A KR 1020140057270A KR 20140057270 A KR20140057270 A KR 20140057270A KR 20150130113 A KR20150130113 A KR 20150130113A
Authority
KR
South Korea
Prior art keywords
resistance
electrode
layer
material layer
variable
Prior art date
Application number
KR1020140057270A
Other languages
English (en)
Inventor
강병우
정하빈
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020140057270A priority Critical patent/KR20150130113A/ko
Publication of KR20150130113A publication Critical patent/KR20150130113A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명의 한 실시예에 따른 저항변화 메모리는 기판, 기판 위에 형성되어 있는 제1 전극, 제1 전극 위에 형성되어 있으며 전도성의 제1 저항변화 물질층 및 비전도성의 제2 저항변화 물질층을 포함하는 저항 변화층, 저항 변화층 위에 형성되어 있는 제2 전극을 포함하되, 제1 저항변화 물질층은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고, 제2 저항변화 물질층은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함한다.

Description

저항 변화 메모리 및 그 제조 방법{RESISTANCE RANDOM ACCESS MEMORY AND METHOD OF MANUFACTURING THE SAME}
본 발명은 저항변화 메모리 및 그 제조 방법에 관한 것이다.
현재 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다. 현재 연구가 진행되고 있는 비휘발성 메모리 소자들 중 하나로 저항 변화 메모리(resistance random access memory)가 활발히 연구되고 있다.
저항 변화 메모리는 저항 변화 물질이 전압의 조건에 따라 저항값이 달라지는 특성을 이용한 메모리 소자로써, 다른 차세대 비휘발성 메모리 소자들과는 달리, 금속-저항변화물질층-금속의 간단한 구조만으로도 메모리 동작이 가능하기 때문에 집적도 면에서 매우 유리하며 공정 과정이 간단하므로, 그에 따른 공정 비용이 저렴하다는 장점이 있다.
저항 변화 메모리의 저항변화 물질층은 전압 조건에 따라서, 저항값이 낮은 상태(low resistance stage, LRS)와 저항값이 큰 상태(high resistance stage, HRS)인 두 가지 상태를 갖게 되고, 이 두 가지 상태를 구별함으로써 메모리 소자로써 동작하게 된다.
이때, 저항값이 낮은 상태는 온도나 외부 전압에 의해서 생성된 전도성 필라멘트에 의해서 형성되므로 이런 국부적인 전도성 필라멘트를 잘 형성시키고 조절하는 것이 전체 저항변화메모리의 성능에 많은 영향을 준다.
하지만 특성상 전도성 필라멘트의 형성은 어떠한 규칙이 있는 것이 아니라 무작위로 형성되기 때문에 전체적인 성능을 향상시키기에는 많은 한계가 있다.
따라서 본 발명은 무작위로 형성되는 전도성 필라멘트의 영역을 한정함으로써 저항변화메모리의 성능을 향상시킬 수 있는 저항변화 메모리 및 그 제조 방법을 제공하고자 한다.
상기한 과제를 달성하기 위한 본 발명의 한 실시예에 따른 저항변화 메모리는 기판, 기판 위에 형성되어 있는 제1 전극, 제1 전극 위에 형성되어 있으며 전도성의 제1 저항변화 물질층 및 비전도성의 제2 저항변화 물질층을 포함하는 저항변화층, 저항변화층 위에 형성되어 있는 제2 전극을 포함하되, 제1 저항변화 물질층은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고, 제2 저항변화 물질층은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함한다.
상기 저항 변화층은 10nm 내지30nm의 두께일 수 있다.
상기 저항 변화층은 결정질일 수 있다.
상기 제1 저항변화 물질층과 제2 저항변화 물질층은 동일 금속 산화물일 수 있다.
상기한 다른 과제를 달성하기 위한 저항변화 메모리의 제조 방법은 기판 위에 제1 전극을 형성하는 단계, 제1 전극 위에 예비 저항 변화층을 형성하는 단계, 예비 저항 변화층 위에 제2 전극을 형성하는 단계, 열처리하여 예비 저항 변화층을 결정화하는 단계, 제1 전극 및 제2 전극에 전압을 인가하여 예비 저항변화층을 제1 저항변화 물질층 및 제2 저항변화 물질층으로 분리하는 단계를 포함한다.
상기 저항 변화층은 TaOx, MoOx, NbOx, WOx 및 SbOx 중 어느 하나로 형성할 수 있다.
상기 제1 저항변화 물질층은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고, 제2 저항변화 물질층은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함할 수 있다.
상기 제1 전극, 제2 전극 및 예비 저항 변화층은 스퍼터로 증착하여 형성할 수 있다.
상기 스퍼터의 초기 진공상태는 5 x 10-5 Torr이하일 수 있다.
상기 예비 저항변화층을 형성하는 단계에서, 스퍼터의 챔버에는 산소 가스 및 아르곤 가스를 주입하여 플라스마를 발생시킬 수 있다.
상기 산소 가스의 분압은 10-4 Torr 내지 3 x 10-4 Torr이고, 아르곤 가스의 분압은 3.0 x 10-3 Torr 내지 4.0 x 10-3 Torr일 수 있다.
상기 열처리는 400℃ 내지 600℃의 온도로 진행할 수 있다.
상기 열처리는 1분 내지 5분 동안 진행할 수 있다.
상기 전압은 1V 내지 10V의 범위로 인가할 수 있다.
본 발명에서와 같이 저항변화 메모리를 제작하면, 전도성 필라멘트의 형성 영역을 제어할 수 있어 저항변화메모리의 성능을 개선시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 저항변화메모리의 개략적인 단면도이다.
도 2 내지 도 5는 본 발명의 한 실시예에 따른 저항 변화 메모리를 제조하는 방법을 설명하기 위한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
이하에서는 도면을 참조하여 본 발명의 실시예에 대해서 구체적으로 설명한다.
도 1은 본 발명의 한 실시예에 따른 저항변화메모리의 개략적인 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 저항변화메모리는 기판(100), 기판(100) 위에 형성되어 있는 제1 전극(200), 제1 전극(200) 위에 형성되어 있는 저항변화층(300), 저항변화층(300) 위에 형성되어 있는 제2 전극(400)을 포함한다.
기판(100)은 실리콘 기판일 수 있다.
제1 전극(200)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 티타늄 산화물(TiN) 및 탄탈륨 질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 단층 또는 복수층으로 이루어질 수 있다.
제1 전극(200) 위에는 개구부를 가지는 산화규소(SiO2)층이 형성(도시하지 않음)될 수 있다. 산화 규소층은 기판 위에 복수의 메모리 소자를 형성할 경우 이웃하는 메모리 소자와 분리하기 위한 소자 분리막일 수 있다.
저항 변화층(200)은 금속 산화물 일 수 있으며, 제1 저항변화 물질층(32) 및 제2 저항변화 물질층(34)을 포함한다.
제1 저항변화 물질층(32)은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고, 제2 저항변화 물질층(34)은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함할 수 있다.
이때, 제1 저항변화 물질층(32)은 전도성을 나타내고, 제2 저항변화 물질층(34)은 비전도성을 가지며 전압 인가시에 제2 저항변화 물질층(34)에 전도성 필라멘트가 형성되어 저항 변화가 가능하게 된다.
제2 전극(300)은 제1 전극(200)과 같이, 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 티타늄 산화물(TiN) 및 탄탈륨 질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 단일층 또는 복수층으로 이루어질 수 있다.
본 발명의 한 실시예에서와 같이 제1 저항변화 물질층(32) 및 제2 저항변화 물질층(34)을 가지도록 저항 변화층(200)을 형성하면, 전도성 필라멘트의 형성을 얇은 제2 변화층(34) 부분에 한정시킴으로써 전체 적인 성능을 향상 시킬 수 있다.
즉, 저항층 내 필라멘트 전류 경로의 생성 및 소멸은 산소 공공(oxygen vacancy)에 의해 결정된다고 할 수 있다. 산소 공공은 산소가 결합되어 있어야 할 위치의 산소가 빠져나감으로써 발생된 격자결함(lattice defect)으로 양의 전하를 갖는 입자, 예컨데, 정공(hole)과 같은 거동을 보인다.
따라서, 제1 전극 및 제2 전극에 전압이 인가되면, 인가되는 전압에 따라서 저항 변화층 내에 산소 공공에 의한 필라멘트 전류 경로(filamentary current path)가 생성되거나 산소 공공이 제거되어 기 생성된 필라멘트 전류 경로가 소멸된다. 이와 같이 필라멘트 전류 경로의 생성 또는 소멸에 의하여 저항 변화층은 서로 구별될 수 있는 두 저항 상태를 나타낸다.
이때, 인가되는 전압은 후술하는 제조 공정시에 예비 저항 변화층에 인가되는 전압보다 낮은 전압이 인가될 수 있다. 예를 들어, 예비 저항 변화층에 3V를 인가하여 제1 저항변화 물질층 및 제2 저항변화 물질층을 형성할 경우, 필라멘트 전류 경로를 생성하기 위한 전압은 2V 또는 -2V와 같이 3V보다 작은 전압이 인가될 수 있다.
본 발명에서는 제2 저항변화 물질층이 비전도성으로 높은 저항 상태를 나타내고, 필라멘트 전류가 소멸된 상태이다. 이후, 제1 전극 및 제2 전극에 전압이 인가되면 제1 저항변화 물질층의 산소 공공이 제2 저항변화 물질층으로 이동하여 제2 저항변화 물질층 내에 필라멘트 전류 경로가 생성되어 저항이 낮은 상태를 나타낸다.
이때, 필라멘트 전류 경로가 생성(도시하지 않음)되어 저항이 낮은 상태가 되는 것을 셋(set) 동작이라 하고, 반대로 기 생성된 필라멘트 전류 경로가 소멸되어 저항이 높은 상태가 되는 것을 리셋(reset) 동작이라 한다.
이상 설명한 저항 변화 메모리를 제조하는 방법에 대해서 도 2 내지 도 5와 기 설명한 도 1을 참조하여 구체적으로 설명한다.
도 2 내지 도 5는 본 발명의 한 실시예에 따른 저항 변화 메모리를 제조하는 방법을 설명하기 위한 단면도이다.
도 2에 도시한 바와 같이, 기판(100) 위에 제1 전극(200)을 형성한다.
기판(100)은 실리콘 기판 일 수 있다. 제1 전극(200) 위에는 산화 규소막(도시하지 않음)이 형성될 수 있다.
제1 전극(200)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 티타늄 산화물(TiN) 및 탄탈륨 질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하도록 형성한다.
이때, 제1 전극(200)은 스퍼터를 이용하여 형성할 수 있다.
다음, 도 3에 도시한 바와 같이, 제1 전극(200) 위에 금속산화물을 형성하여 예비 저항변화층(202)을 형성한다.
예비 저항 변화층(202)은 스퍼터 등의 증착기를 이용하여 증착할 수 있다. 예비 저항 변화층(202)은 산화수 변화가 가능하여 산소 공공이 존재하는 TaOx, WOx, MoOx, NbOx, SbOx 중 어느 하나를 포함하도록 형성할 수 있다.
스퍼터(도시하지 않음)를 이용하여 상기의 금속 산화물을 증착할 때, 초기 진공상태는 5 x 10-5 Torr이하인 것이 바람직하며, 5 x 10-5 Torr 초과일 경우 증착시 오염 물질이 포함되어 증착 상태가 저하될 수 있다.
이후, 스퍼터 챔버 내에 플라스마를 생성하기 위한 O2 가스 및 Ar 가스를 주입한다.
이때, O2 의 분압은 예비 저항 변화층을 형성하는 물질에 따라서 달라질 수 있으며, 10-4 Torr 내지 3 x 10-4 Torr가 바람직하다. O2 분압이 10-4 Torr미만일 경우 금속상태 그대로 증착이 되어 단락이 일어나고, O2 분압이 3 x 10-4 Torr초과일 경우 후속 공정에서 예비 저항 변화층 전체가 비전도성 산화물로 변화될 수 있다.
O2 의 분압은 예비 저항 변화층에 따라서 달라지므로, O2 의 분압을 맞춘 후에 Ar 가스를 유입하여 압력을 조절한다.
Ar 가스의 분압은 3.0 x 10-3 Torr 내지 4.0 x 10-3 Torr 일 수 있다. Ar 가스의 분압이 3.0 x 10-3 Torr 미만 이면, 플라스마가 형성되기에 충분한 입자 수가 존재하지 않아 플라스마가 형성되지 않을 수 있고, 4.0 x 10-3 Torr 초과면 증착시 방해되는 입자수가 많아져 증착의 효율이 감소하게 된다.
한편, 예비 저항 변화층은 10nm 내지30nm의 두께로 형성한다. 두께가 10nm 미만일 경우 부분적으로 합선이 일어나 소자가 형성되지 못하거나 이중층이 제대로 형성되지 못할 수 있다. 그리고 30nm을 초과할 경우 전압을 가할 시 소자에 걸리는 전기장의 세기가 약해져서 이중층이 형성되지 못할 수 있다.
다음, 도 4에 도시한 바와 같이, 예비 저항변화층(202) 위에 제2 전극(400)을 형성한다. 제2 전극(400)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐 산화물(IrO2), 루테늄 산화물(RuO2), 티타늄 산화물(TiN) 및 탄탈륨 질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하도록 형성한다.
이때, 제2 전극(400)은 스퍼터를 이용하여 형성할 수 있다.
제2 전극(400)은 스퍼터를 이용하여 예비 저항 변화층(202)과 동일한 진공 상태에서 증착할 수 있으며, 초기 진공상태는 5 x 10-5 Torr 이하인 것이 바람직하다. 5 x 10-5 Torr 초과일 경우 증착시 오염물질이 포함되어 증착 상태가 저하될 수 있다.
제2 전극(400)이 형성되는 스퍼터의 챔버 내에는 플라스마를 띄우기 위해서 Ar가스를 주입한다. 이때, Ar 가스의 압력은 3.0 x 10-3 Torr 내지 4.0 x 10-3 Torr 가 바람직하다.
챔버 전체 압력이 3.0 x 10-3 Torr 미만일 경우 플라스마가 형성되기에 충분한 입자 수가 존재하지 않아 플라스마가 형성되지 않을 수 있고, 4.0 x 10-3 Torr 이상일 경우 증착시 방해되는 입자 수가 많아져 증착의 효율이 감소하게 된다.
한편, 제2 전극(400)은 20 nm 내지 200 nm 의 두께로 형성한다. 두께가 20 nm 미만일 경우 팁을 이용하여 전류를 가할 시 날카로운 팁에 의해 손상될 수 있고, 200 nm 이상은 불필요하여 비용의 손해가 발생할 수 있다.
다음, 도 1에 도시한 바와 같이 제2 전극(400)이 형성된 기판(100)을 열처리하여 예비 저항 변화층(202)을 결정화한다.
열처리는 급속열처리(rapid thermal annealing) 장치를 이용하여 진공 상태에서 진행할 수 있다.
열처리는 400℃ 내지 600℃의 온도로 진행하며, 400℃ 미만일 경우 충분한 열에너지가 가해지지 못하여 결정화가 일어나지 않고, 600℃를 초과할 경우 높은 열에너지로 인하여 예비 저항 변화층이 손상될 수 있다.
이때, 열처리는 1분 내지 5분 동안 진행할 수 있다. 열처리 진행 시간이 1분 미만일 경우 충분하게 결정화가 일어나지 않고, 5분이 초과되면 결정화가 완료된 후이므로 불필요하다.
이후, 제1 전극(200) 및 제2 전극(400)에 전압을 인가하여 제1 저항변화 물질층(32) 및 제2 저항변화 물질층(34)의 이중층을 가지는 저항 변화층(300)을 완성한다. 이때, 전압은 1V 내지 10V의 범위로 인가할 수 있으며, 1V 미만일 경우 산소이온의 확산이 효율적으로 일어나지 못하고 10V 이상일 경우 저항 변화층(300)이 손상될 수 있다.
제1 전극(200) 및 제2 전극(400)에 전압을 인가하면, 저항 변화층(300)에 포함된 음 전하를 띄는 산소 이온이 전기장에 의해 어느 한 전극 쪽으로 이동하여 전도성인 제1 저항변화 물질층(32)과 산소가 포화되어 비전도성인 제2 저항변화 물질층(34)이 형성된다.
<실시예>
실리콘 기판 위에 백금(Pt)을 증착하여 제1 전극을 형성(도 2 참조)한다. 이때, 제2 전극 위에는 실리콘 기판을 노출하는 개구부를 가지는 산화규소(SiO2) 패턴이 형성되어 있다. 이때, 개구부의 가로, 세로는 모두 250nm 이다.
이후, 실리콘 기판을 세척한 후 스퍼터 장비 내에 장착시킨다. 이때, 스퍼터 장비의 챔버는 로터리 및 터보 펌프를 이용하여 진공 상태를 유지하면서, 챔버 압력을 10-5 Torr로 유지시킨다.
그런 다음, 챔버에 O2 가스를 주입하여 챔버 압력을 10-4 Torr로 유지시킨 후 Ar 가스를 주입시켜 챔버 압력을 3.5 x 10-3 Torr로 유지시켰다.
그리고, 탄탈륨(Ta) 타겟에 전압을 인가하여 플라스마를 생성시킨 후 안정되었을 때 셔터를 열어 실리콘 기판 위에 20 nm 의 TaOx를 증착시켜 예비 저항 변화층을 형성(도 3 참조)한다.
다음, 챔버로부터 기판을 꺼낸 후, 산화규소(SiO2) 패턴으로 분리된 소자의 형태에 맞게 제 2 전극을 증착하기 위하여 기판 위에 마스크 패턴을 올려놓는다. 마스크 패턴은 예비 저항 변화층을 노출하는 개구부를 가진다.
이후, 챔버에 장착한 후 진공을 유지하면서 챔버 압력을 10-5 Torr로 유지시킨다. 그런 다음, Ar 가스를 주입시켜 챔버 압력을 3 x 10-4 Torr로 유지시키고, 백금(Pt) 타겟에 전압을 인가하여 플라스마를 형성시키고 안정되었을 때 셔터를 열어 예비 저항 변화층 위에 50 nm 의 제2 전극을 형성(도 4 참조)한다.
그런 다음, 챔버에서 꺼낸 후 기판 상의 마스크 패턴을 제거한 후, 급속열처리 장치에 제2 전극이 형성된 실리콘 기판을 장착한 후 챔버 압력을 10-5 Torr로 유지한 상태에서, 500℃까지 2분간 온도를 올리고 3분간 유지시켜 열처리를 진행하여 예비 저항 변화층을 결정화한다.
그리고, 기판 상의 제1 전극 및 제2 전극에 3V의 전압을 인가시켜 TaOx로 이루어지는 제1 저항변화 물질층과 Ta2O5로 이루어지는 제2 저항변화 물질층을 포함하는 저항 변화층을 형성(도 1 참조)하여 저항변화 메모리를 완성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
32: 제1 저항변화 물질층 34: 제2 저항변화 물질층
100: 기판 200: 제1 전극
300: 저항 변화층 400: 제2 전극

Claims (14)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있으며 전도성의 제1 저항변화 물질층 및 비전도성의 제2 저항변화 물질층을 포함하는 저항변화층,
    상기 저항변화층 위에 형성되어 있는 제2 전극
    을 포함하되,
    상기 제1 저항변화 물질층은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고,
    상기 제2 저항변화 물질층은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함하는 저항변화 메모리.
  2. 제 1항에서,
    상기 저항 변화층은 10nm 내지30nm의 두께인 저항변화 메모리.
  3. 제 2항에서,
    상기 저항 변화층은 결정질인 저항변화 메모리.
  4. 제 1항에서,
    상기 제1 저항변화 물질층과 상기 제2 저항변화 물질층은 동일 금속 산화물인 저항변화 메모리.
  5. 기판 위에 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 예비 저항 변화층을 형성하는 단계,
    상기 예비 저항 변화층 위에 제2 전극을 형성하는 단계,
    열처리하여 상기 예비 저항 변화층을 결정화하는 단계,
    상기 제1 전극 및 상기 제2 전극에 전압을 인가하여 상기 예비 저항변화층을 제1 저항변화 물질층 및 제2 저항변화 물질층으로 분리하는 단계
    를 포함하는 저항변화 메모리의 제조 방법.
  6. 제 5항에서,
    상기 저항 변화층은 TaOx, MoOx, NbOx, WOx 및 SbOx 중 어느 하나로 형성하는 저항변화 메모리의 제조 방법.
  7. 제6항에서,
    상기 제1 저항변화 물질층은 TaOx(0<X<5/2), MoOx(0<X<3), NbOx(0<X<5/2), WOx(0<X<3) 및 SbOx(0<X<5/2) 중 어느 하나를 포함하고,
    상기 제2 저항변화 물질층은 Ta2O5, MoO3, Nb2O5, WO3 및 Sb2O5 중 어느 하나를 포함하는 저항변화 메모리의 제조 방법.
  8. 제5항에서,
    상기 제1 전극, 제2 전극 및 예비 저항 변화층은 스퍼터로 증착하여 형성하는 저항변화 메모리의 제조 방법.
  9. 제5항에서,
    상기 스퍼터의 초기 진공상태는 5 x 10-5 Torr이하인 저항변화 메모리의 제조 방법.
  10. 제9항에서,
    상기 예비 저항변화층을 형성하는 단계에서,
    상기 스퍼터의 챔버에는 산소 가스 및 아르곤 가스를 주입하여 플라스마를 발생시키는 저항변화 메모리의 제조 방법.
  11. 제10항에서,
    상기 산소 가스의 분압은 10-4 Torr 내지 3 x 10-4 Torr이고, 상기 아르곤 가스의 분압은 3.0 x 10-3 Torr 내지 4.0 x 10-3 Torr인 저항변화 메모리의 제조 방법.
  12. 제5항에서,
    상기 열처리는 400℃ 내지 600℃의 온도로 진행하는 저항변화 메모리의 제조 방법.
  13. 제5항에서,
    상기 열처리는 1분 내지 5분 동안 진행하는 저항변화 메모리의 제조 방법.
  14. 제5항에서,
    상기 전압은 1V 내지 10V의 범위로 인가하는 저항변화 메모리의 제조 방법.
KR1020140057270A 2014-05-13 2014-05-13 저항 변화 메모리 및 그 제조 방법 KR20150130113A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140057270A KR20150130113A (ko) 2014-05-13 2014-05-13 저항 변화 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140057270A KR20150130113A (ko) 2014-05-13 2014-05-13 저항 변화 메모리 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150130113A true KR20150130113A (ko) 2015-11-23

Family

ID=54844631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057270A KR20150130113A (ko) 2014-05-13 2014-05-13 저항 변화 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150130113A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법
KR102077957B1 (ko) * 2019-04-05 2020-02-14 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
KR102081020B1 (ko) * 2019-04-05 2020-02-24 연세대학교 산학협력단 선택 소자 및 이의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922049B1 (ko) * 2018-01-25 2019-02-20 재단법인 대구경북과학기술원 인공 시냅스 소자 및 이의 제조방법
US11038102B2 (en) 2018-01-25 2021-06-15 Daegu Gyeongbuk Institute Of Science & Technology Artificial synapse device and method of manufacturing the same
KR102077957B1 (ko) * 2019-04-05 2020-02-14 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
KR102081020B1 (ko) * 2019-04-05 2020-02-24 연세대학교 산학협력단 선택 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US8637113B2 (en) Methods of forming a non-volatile resistive oxide memory array
JP7020690B2 (ja) メモリスタ素子およびその製造の方法
US10096651B2 (en) Resistive memory devices and arrays
US9847378B2 (en) Resistive memory devices with a multi-component electrode
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
KR100636588B1 (ko) Ｒｒａｍ 애플리케이션을 위한 이리듐 기판 상의 ｐｃｍｏ박막의 저온 공정
US20070227877A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
KR20020009332A (ko) 강유전체 박막의 결정화 방법
KR20150130113A (ko) 저항 변화 메모리 및 그 제조 방법
WO2010087836A1 (en) Electrically actuated device
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
KR101033303B1 (ko) 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
US9997700B2 (en) Deterministic seeding of switching filament in oxide-based memristive devices
US20160336510A1 (en) Cbram device and manufacturing method thereof
JP6073836B2 (ja) メモリ素子およびその形成方法
US9249495B2 (en) Method for preparing a thin film of thiospinels
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR20110030162A (ko) 저항성 메모리 장치 제조방법
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
TWI779282B (zh) 記憶體元件的退火處理
KR102517217B1 (ko) 매개 변수 변동이 감소되는 멤리스터 소자
KR102680744B1 (ko) 전자빔 조사에 의한 강유전성 박막의 결정화 및 이를 이용한 전자 소자의 제조 방법
JP2010077020A (ja) 高い誘電率を有するパイロクロール構造のセラミック酸化物材料を形成するプロセスおよびマイクロエレクトロニクス用途のためのこのプロセスの実施
KR100593141B1 (ko) 반도체 소자의 커패시터 제조방법
JP2005236236A (ja) ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid