TWI280638B - Low temperature processing of PCMO thin film on Ir substrate for RRAM application - Google Patents

Low temperature processing of PCMO thin film on Ir substrate for RRAM application Download PDF

Info

Publication number
TWI280638B
TWI280638B TW093104471A TW93104471A TWI280638B TW I280638 B TWI280638 B TW I280638B TW 093104471 A TW093104471 A TW 093104471A TW 93104471 A TW93104471 A TW 93104471A TW I280638 B TWI280638 B TW I280638B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
manganese oxide
baking
annealing
Prior art date
Application number
TW093104471A
Other languages
English (en)
Other versions
TW200425415A (en
Inventor
Fengyan Zhang
Weiwei Zhuang
Wei Pan
Sheng Teng Hsu
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200425415A publication Critical patent/TW200425415A/zh
Application granted granted Critical
Publication of TWI280638B publication Critical patent/TWI280638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

1280638 (1) 玖、發明說明 【發明所屬之技術領域】 本發明與用於電阻式隨機存取記憶體應用之銥基底上 成長鐯鈣錳氧化物薄膜的方法有關，特別是與沈積多重 Pr〇.7Ca〇.3Mn〇3 ( PCMO )層以供作電阻層之用的技術有關 【先前技術】
Zhuang等人在相關申請書中（”Method for Resistance Memory Metal Oxide Thin Film Deposition”，序號 10/256，380，建檔於2002年9月26日），已展示一工作 於室溫而使用鉑基底上之鐯鈣錳氧化物薄膜的電子式可程 式電阻非揮發性記憶體裝置。該相關申請書描述基底上之 鐯鈣錳氧化物薄膜的製作步驟。 在低熱處理溫度下成長於鉑基底上之鐯鈣錳氧化物薄 膜，呈現非晶或多晶的結構。與此鐯鈣錳氧化物薄膜結合 之電阻，可利用具有不同脈衝寬度的單一脈衝可逆地程式 控制至高或低電阻態。此處將描述用以形成與程式控制此 種結構的技術。 【發明內容】 一種用於電阻式隨機存取記憶體裝置之銥基底上塗覆 鐯鈣錳氧化物薄膜的方法，包括製備一基底；沈積一阻障 層於該基底上；沈積一銥層於該組障層上；旋轉塗佈一鐯 -5- 1280638 (2) 鈣錳氧化物層於該銥層上；以三步驟之烘烤過程烘烤該鐯 鈣錳氧化物層與基底；在快速熱處理腔中後烤退火該基底 與鐯鈣錳氧化物層；重複上述旋轉塗佈、烘烤與退火步驟 直至鐯鈣錳氧化物層具有所欲之厚度；退火該基底與鐯鈣 錳氧化物層；沈積一頂部電極；以及完成該電阻式隨機存 取記憶體裝置。 本發明的一個目標是提供一種用於電阻式隨機存取記 憶體應用之銥基底上沈積鐯鈣錳氧化物薄膜的方法。 本發明的另一個目標是提供一種可利用具有變化寬度 的脈衝加以程式控制的電阻式隨機存取記憶體。 上述發明內容與目標是提供快速理解本發明的性質之 用。參考以下本發明之實施方式與相關圖式的詳細描述， 可得到對本發明更徹底的了解。 【實施方式】 銥沈積在具有矽、二氧化矽、或多晶矽頂部層之基底 。利用物理氣相沈積、化學氣相沈積或金屬有機化學氣相 沈積，在基底上形成鉅、氮化鉅、鈦、氮化鈦、氮化鋁鈦 、氮化銘鉅、氮化砂欽、氮化砂鉬、欽銘化合物、或氮化 鋁鉅之阻障層，其厚度介於約1 〇 nm到1 0 0 nm之間。以 物理氣相沈積、化學氣相沈積或金屬有機化學氣相沈積在 阻障層上沈積一層厚度介於約50 nm至100 nm的銥。第 一層PrG.7Ca().3Mn03 ( PCΜ0，鐯鈣錳氧化物）旋轉塗佈 於該銥層上。在醋酸溶劑中，一些前導物可用於形成鐯鈣 -6 - 1280638 (3) 錳氧化物薄膜，例如 Pr(CH3C02h.H20 、 Ca(CH3C02)2.H20 或 Μη (III) ( CH3C02 ) 3.2H20。當鐯 鈣錳氧化物層經由旋轉塗佈沈積後，此膜層與基底以三步 驟過程烘烤，其中第一烘烤步驟包括在介於約50°C至 1 5 0°C烘烤約十秒至一小時之間，第二步驟包括以介於約 100°C至200QC的溫度烘烤約十秒至一小時之間，而第三 步驟包括以介於約150°C至3 00QC的溫度烘烤約十秒至一 小時之間。在三個步驟中使用不同的烘烤溫度；當第一步 驟進展到第二步驟、以及當第二步驟進展到第三步驟時溫 度增加則更佳。相較於單一烘烤步驟或單一退火步驟，此 三步驟之烘烤過程提供較佳的材料結構。烘烤步驟完成後 ，該薄膜在每個旋轉塗佈與烘烤步驟後的退火步驟中，以 介於約40(^0至5 5(^C的溫度快速熱處理約十秒至一小時 之間。重複此塗佈、烘烤、快速熱處理過程直至一些鐯鈣 錳氧化物塗膜沈積而鐯鈣錳儀化物層達到所欲之厚度爲止 ，一般介於約10 nm至100 nm之間，此厚度通常需要介 於一至五十次的旋轉塗佈、烘烤、快速熱處理循環。 鐯鈣錳氧化物層與基底被置於一快速熱處理腔，以介 於約4 5 0°C至5 5 0°C的溫度進行後烤退火熱處理約一分鐘 至二十四小時之間。然後沈積鉑、銥、或其他貴金屬層， 或是一金屬氧化物頂部電極於鐯鈣錳氧化物薄膜上，並使 用淺遮罩或乾式蝕刻製作其圖案。此後烤退火的步驟也可 在頂部電極沈積且蝕刻之後進行。 圖.1描述沈積於銥基底上之鐯鈣錳氧化物薄膜的電阻 1280638 (4) 切換特性。此膜層是在每次塗佈以50 (^C快速熱處理預退 火五分鐘，並以550。C熱處理退火十五分鐘。此裝置中有 三層鐯鈣錳氧化物。寫入狀態是5 V、2 0 0 ns而重設狀態 是- 3.5 V、4 μ5。寫入電阻大約高於重設電阻十倍。 至此，一種用於電阻式隨機存取記憶體應用之銥基底 上鐯鈣錳氧化物薄膜的低溫處理方法已被揭示。可體察到 的是，在如申請專利範圍中所定義的本發明之領域中，是 可以做出進一步的變化與修改的。 【圖式簡單說明】 圖1係顯示根據本發明之方法沈積於銥基底的鐯鈣錳 氧化物薄膜之電阻切換特性的圖形。 -8-

Claims (1)

  1. %年/月々日修(更)正替換頁 1280638 (1) 拾、申請專利範圍 第93 1 04471號專利申請案 中文申請專利範圍修正本 民國96年1月17曰修正 1 · 一種用於電阻式隨機存取記憶體裝置之銥基底上塗 覆鐯鈣錳氧化物薄膜的方法，包含： 製備一基底；
    沈積一阻障層於該基底上； 沈積一銥層於該阻障層上； 旋轉塗佈一鐯鈣錳氧化物層於該銥層上； 以二步驟之供烤過程供烤該鐯惩猛氧化物層與基底； 在一快速熱處理腔中後烤退火該基底與鐯鈣錳氧化物 層；
    重複該旋轉塗佈、烘烤與退火步驟直至該鐯鈣錳氧化 物層具有所欲之厚度； 退火該基底與鐯鈣錳氧化物層； 沈積一頂部電極；以及 完成該電阻式隨機存取記憶體裝置。 2 _如申請專利範圍第1項之方法，其中該製備一基底 包括製備具有頂部層之矽基底，該頂部層係取自矽、二氧 化矽與多晶矽組成之族群。 3 ·如申請專利範圍第1項之方法，其中該沈積一阻障 層包括取自鉬、氮化鉅、鈦、氮化鈦、氮化鋁鈦、氮化鋁 1280638良年，月a修(更)正替換頁 (2) L_——___ 鉅、氮化矽鈦、氮化矽鉅、鈦鋁化合物與氮化鋁鉬組成之 材料族群以沈積一阻障層。 4 ·如申請專利範圍第1項之方法，其中該旋轉塗佈包 括在醋酸溶劑中選擇一鐯鈣錳氧化物前導物’該前導物係 取自 Pr ( CH3C02 ) 3·Η20、Ca ( CH3C02 ) 2.H20、與 Μη (III ) ( CH3C02 ) 3·2Η20組成之前導物族群。 5. 如申請專利範圍第1項之方法，其中該三步驟之烘 烤過程烘烤該鐯鈣錳氧化物層與基底包括溫度介於約 5 0°C至1 50°C經過約十秒至一小時之間的第一烘烤步驟 ，溫度介於約1 〇〇°C至200°C經過約十秒至一小時之間的 第二烘烤步驟，以及溫度介於約150°C至3 00。(：經過約十 秒至一小時之間的第三烘烤步驟。 6. 如申請專利範圍第1項之方法，其中該快速熱處理 腔中後烤退火該基底與镨鈣錳氧化物層包括在介於約 4 0(TC至5 5 0°C的溫度退火約十秒至一小時之間。 7. 如申請專利範圍第1項之方法，其中該退火該基底 與鐯鈣錳氧化物層包括在介於約450°C之5 50°C的溫度經 過約一分鐘至二十四小時之間的時間退火該基底與鐯鈣錳 氧化物層。 8 . —種用於電阻式隨機存取記憶體裝置之銥基底上塗 覆鐯鈣錳氧化物薄膜的方法，包含： 製備一基底； 沈積一阻障層於該基底上； 沈積一銥層於該阻障層上； -2- 1280638 (3) 旋轉塗佈一鐯鈣錳氧化物層於該銥層上’包括在醋酸 溶劑中選擇一鐯鈣錳氧化物前導物，該前導物係取自Pr (CΗ 3 C 〇2 ) 3. H2 〇、C a ( C H3 C 〇2 ) 2 · H2 〇、與 Mn ( III ) (CH3C〇2) 3·2Η20組成之前導物族群；
    以三步驟之烘烤過程烘烤該鐯鈣錳氧化物層與基底’ 包括溫度介於約50°c至150°C經過約十秒至一小時之間 的第一烘烤步驟，溫度介於約10 〇°C至2 00°C經過約十秒 至一小時之間的第二烘烤步驟，及溫度介於約1 5 0°C至 3 00。0經過約十秒至一小時之間的第三烘烤步驟。； 在介於約4〇〇°C至55(TC的溫度之快速熱處理腔中後 烤退火該基底與鐯鈣錳氧化物層約十秒至一小時之間； 重複該旋轉塗佈、烘烤與退火步驟直至鐯鈣錳氧化物 層具有所欲之厚度； 退火該基底與鐯鈣錳氧化物層；
    沈積一頂部電極；以及 完成該電阻式隨機存取記憶體裝置。 9.如申請專利範圍第8項之方法，其中該製備一基底 包括製備一具有頂部層之矽基底，該頂部層取自矽、二氧 化矽與多晶矽組成之材料族群。 1 〇 ·如申請專利範圍第8項之方法，其中該沈積一阻 障層包括取自鉅、氮化鉅、鈦、氮化鈦、氮化鋁鈦、氮化 鋁鉅、氮化矽鈦、氮化矽鉅、鈦鋁化合物與氮化鋁鉅組成 之材料族群以沈積一阻障層。 1 1 ·如申請專利範圍第8項之方法，其中該退火該基 -3- 1280638汾/月/^1修硬)正替換頁 (4) —— — 底與鐯鈣錳氧化物層包括在介於約450°C至5 50°C的溫度 經過約一分鐘至二十四小時之間的時間退火該基底與鐯鈣 錳氧化物層。 1 2.如申請專利範圍第1至1 1項中任一項之方法，其 中在該三步驟之烘烤過程的三步驟中每一步使用不同的烘 烤溫度。
    1 3 ·如申請專利範圍第1 2項之方法，其中該烘烤溫度 在該第二步驟中高於該第一步驟，且在該第三步驟中高於 該第二步驟。
TW093104471A 2003-03-10 2004-02-23 Low temperature processing of PCMO thin film on Ir substrate for RRAM application TWI280638B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/384,846 US6911361B2 (en) 2003-03-10 2003-03-10 Low temperature processing of PCMO thin film on Ir substrate for RRAM application

Publications (2)

Publication Number Publication Date
TW200425415A TW200425415A (en) 2004-11-16
TWI280638B true TWI280638B (en) 2007-05-01

Family

ID=32771559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104471A TWI280638B (en) 2003-03-10 2004-02-23 Low temperature processing of PCMO thin film on Ir substrate for RRAM application

Country Status (6)

Country Link
US (1) US6911361B2 (zh)
EP (1) EP1458026B1 (zh)
KR (1) KR100636588B1 (zh)
CN (1) CN1287420C (zh)
DE (1) DE602004017925D1 (zh)
TW (1) TWI280638B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE475196T1 (de) * 2003-03-20 2010-08-15 Microbridge Technologies Inc Verfahren zum thermischen abgleichen eines elektrischen widerstandes in zwei richtungen
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
US6972239B1 (en) * 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
US7029982B1 (en) * 2004-10-21 2006-04-18 Sharp Laboratories Of America, Inc. Method of affecting RRAM characteristics by doping PCMO thin films
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
KR100622268B1 (ko) * 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
KR100723419B1 (ko) * 2006-02-17 2007-05-30 삼성전자주식회사 불휘발성 메모리소자 및 그 동작방법
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR100785509B1 (ko) * 2006-06-19 2007-12-13 한양대학교 산학협력단 ＲｅＲＡＭ 소자 및 그 제조 방법
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US8227783B2 (en) 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US9249498B2 (en) 2010-06-28 2016-02-02 Micron Technology, Inc. Forming memory using high power impulse magnetron sputtering
US8377718B2 (en) 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US8859382B2 (en) 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
JP3996767B2 (ja) * 1999-06-10 2007-10-24 シメトリックス・コーポレーション 集積回路及び集積回路の形成方法
US6674109B1 (en) * 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6824814B2 (en) * 2002-05-21 2004-11-30 Sharp Laboratories Of America, Inc. Preparation of LCPMO thin films which have reversible resistance change properties
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application

Also Published As

Publication number Publication date
US6911361B2 (en) 2005-06-28
EP1458026B1 (en) 2008-11-26
EP1458026A3 (en) 2006-07-26
CN1531017A (zh) 2004-09-22
TW200425415A (en) 2004-11-16
US20040180507A1 (en) 2004-09-16
EP1458026A2 (en) 2004-09-15
DE602004017925D1 (de) 2009-01-08
CN1287420C (zh) 2006-11-29
KR20040080999A (ko) 2004-09-20
KR100636588B1 (ko) 2006-10-19

Similar Documents

Publication Publication Date Title
TWI280638B (en) Low temperature processing of PCMO thin film on Ir substrate for RRAM application
JP4756570B2 (ja) ＲＲＡＭ用途のスピンコーティングされたＰｒ１−ｘＣａｘＭｎＯ３薄膜の高温アニーリング
US7407858B2 (en) Resistance random access memory devices and method of fabrication
TWI491033B (zh) 用以製造電阻式記憶體裝置之方法
TW575927B (en) Method for fabricating variable resistance device, method for fabricating non-volatile variable resistance memory device, and non-volatile variable resistance memory device
TW480675B (en) Non-volatile memory device and manufacturing method thereof
JP5888916B2 (ja) 金属−絶縁体−金属キャパシタおよびその製造方法
US20120049147A1 (en) Resistance-variable memory device and a production method therefor
CN116390641A (zh) 一种HfO2基铁电电容器的制备方法
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
JP2002170938A (ja) 半導体装置およびその製造方法
JP5007528B2 (ja) 圧電素子の製造方法
KR100722853B1 (ko) 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
JP4743748B2 (ja) Ｐｃｍｏスピンコート堆積
US6340600B1 (en) Methods for fabricating large single-grained ferroelectric thin film, for fabricating ferroelectric thin film capacitor using the same, and for fabricating ferroelectric memory device using the same
JP2005236236A (ja) ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
JP2000058770A (ja) 半導体装置のキャパシタ―の形成方法
JP2000031411A (ja) 強誘電体薄膜の製造方法
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
JPH065947A (ja) 強誘電体薄膜の製造方法
JPH11145424A (ja) 強誘電体薄膜の形成方法
CN113725289A (zh) 一种超晶格结构薄膜及其应用
JPH08319160A (ja) Ｓｒ−Ｂｉ−Ｔａ−Ｏ系誘電体、誘電体薄膜、薄膜形成用組成物及び薄膜形成方法
JP2000031401A (ja) 強誘電体素子の製造方法及び半導体記憶装置
KR19980082687A (ko) 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees