JPH11145424A - 強誘電体薄膜の形成方法 - Google Patents
強誘電体薄膜の形成方法Info
- Publication number
- JPH11145424A JPH11145424A JP9313470A JP31347097A JPH11145424A JP H11145424 A JPH11145424 A JP H11145424A JP 9313470 A JP9313470 A JP 9313470A JP 31347097 A JP31347097 A JP 31347097A JP H11145424 A JPH11145424 A JP H11145424A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- heat treatment
- ferroelectric
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Insulating Materials (AREA)
- Chemically Coating (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ビスマス層状ペロブスカイト型酸化物からな
る強誘電体薄膜を薄膜形成溶液の塗布及び焼成によって
形成する際に、仮焼成の時間を短縮しかつ得られる強誘
電体膜のスイッチ電荷量Ｑｓｗを向上させること。 【解決手段】 薄膜形成溶液の塗布後であってその塗膜
を焼成する前に実施する工程として、（Ａ）前記薄膜形
成溶液の塗膜を酸素を含む雰囲気中で１５０〜４００℃
の温度で熱処理する工程、及び（Ｂ）前記薄膜形成溶液
の塗膜を窒素を含む雰囲気中で５００〜７５０℃の温度
で熱処理する工程、の少なくともいずれか一方を含むよ
うに構成する。
る強誘電体薄膜を薄膜形成溶液の塗布及び焼成によって
形成する際に、仮焼成の時間を短縮しかつ得られる強誘
電体膜のスイッチ電荷量Ｑｓｗを向上させること。 【解決手段】 薄膜形成溶液の塗布後であってその塗膜
を焼成する前に実施する工程として、（Ａ）前記薄膜形
成溶液の塗膜を酸素を含む雰囲気中で１５０〜４００℃
の温度で熱処理する工程、及び（Ｂ）前記薄膜形成溶液
の塗膜を窒素を含む雰囲気中で５００〜７５０℃の温度
で熱処理する工程、の少なくともいずれか一方を含むよ
うに構成する。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電体薄膜の形成
方法に関し、特にビスマス層状ペロブスカイト型酸化物
からなる強誘電体薄膜の形成方法に関する。本発明の強
誘電体薄膜は、とりわけ、半導体デバイス及びその他の
デバイスの製造において有利に利用することができる。
方法に関し、特にビスマス層状ペロブスカイト型酸化物
からなる強誘電体薄膜の形成方法に関する。本発明の強
誘電体薄膜は、とりわけ、半導体デバイス及びその他の
デバイスの製造において有利に利用することができる。
【０００２】
【従来の技術】現在、半導体メモリとして主に用いられ
ているものは、ＤＲＡＭ、ＳＲＡＭ、フラッシュ（ＦＬ
ＡＳＨ）メモリなどである。ここで、周知の通り、ＳＲ
ＡＭとフラッシュメモリは不揮発性メモリであり、ＤＲ
ＡＭは揮発性メモリである。これらのメモリには、それ
ぞれ、次のような一長一短がある。
ているものは、ＤＲＡＭ、ＳＲＡＭ、フラッシュ（ＦＬ
ＡＳＨ）メモリなどである。ここで、周知の通り、ＳＲ
ＡＭとフラッシュメモリは不揮発性メモリであり、ＤＲ
ＡＭは揮発性メモリである。これらのメモリには、それ
ぞれ、次のような一長一短がある。
【０００３】ＤＲＡＭは、メモリの読み出し、書き込み
の速度が早く、耐用年数も長いという特徴を有してい
る。しかし、このメモリは、上記したように揮発性メモ
リであるので、リフレッシュ動作を必要とし、また、し
たがって、常に電源と接続されていなければならない。
これに対して、フラッシュメモリは不揮発性メモリであ
るため、リフレッシュ動作を必要としない。しかし、こ
のメモリの場合、書き込み速度が遅く、例えば、ＤＲＡ
Ｍが１００ｎｓｅｃの高速で書き込みを行うことができ
るのに反して、通常１〜１０ｍｓｅｃの長時間を必要と
する。また、耐用年数も短く、ＤＲＡＭの１０15回に対
して、高々１０5 回である。
の速度が早く、耐用年数も長いという特徴を有してい
る。しかし、このメモリは、上記したように揮発性メモ
リであるので、リフレッシュ動作を必要とし、また、し
たがって、常に電源と接続されていなければならない。
これに対して、フラッシュメモリは不揮発性メモリであ
るため、リフレッシュ動作を必要としない。しかし、こ
のメモリの場合、書き込み速度が遅く、例えば、ＤＲＡ
Ｍが１００ｎｓｅｃの高速で書き込みを行うことができ
るのに反して、通常１〜１０ｍｓｅｃの長時間を必要と
する。また、耐用年数も短く、ＤＲＡＭの１０15回に対
して、高々１０5 回である。
【０００４】また、同じく不揮発性メモリであるＳＲＡ
Ｍは、それに電源を接続している限りにおいて、メモリ
の内容は消えず、また、読み出し、書き込みの速度が早
いという特徴を有するけれども、セル面積が大きく（通
常、ＤＲＡＭの３〜４倍の面積）、集積化には向かない
という欠点を有している。これらのメモリの問題点をす
べて解決し得るものとして最近注目されているものが、
強誘電体膜の分極特性を利用し、そのためにリフレッシ
ュ動作を必要としないＦＲＡＭである。
Ｍは、それに電源を接続している限りにおいて、メモリ
の内容は消えず、また、読み出し、書き込みの速度が早
いという特徴を有するけれども、セル面積が大きく（通
常、ＤＲＡＭの３〜４倍の面積）、集積化には向かない
という欠点を有している。これらのメモリの問題点をす
べて解決し得るものとして最近注目されているものが、
強誘電体膜の分極特性を利用し、そのためにリフレッシ
ュ動作を必要としないＦＲＡＭである。
【０００５】ＦＲＡＭの製造のために現在主に使用され
ている強誘電体材料は、ＰＺＴ、すなわち、チタン酸ジ
ルコン酸鉛であり、その優れた特性のために好成績を与
えている。しかし、ＰＺＴは、分極疲労、リテンショ
ン、インプリント、デポラリレーションなどの面で問題
点を抱えている。そこで期待されている材料が、層状ビ
スマス化合物、典型的にはＳｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢ
Ｔ）である。ＳＢＴは、それをＰＺＴと比較した場合、
ＰＺＴのもつ問題点のすべてにおいてより良好な特性を
有しており、したがって、次世代のＦＲＡＭ用強誘電体
膜として、開発が進められている。なお、ＳＢＴ膜の形
成及びその使用は、例えば特許国際公開（ＷＯ）第９４
／１０７０２号公報において開示されている。
ている強誘電体材料は、ＰＺＴ、すなわち、チタン酸ジ
ルコン酸鉛であり、その優れた特性のために好成績を与
えている。しかし、ＰＺＴは、分極疲労、リテンショ
ン、インプリント、デポラリレーションなどの面で問題
点を抱えている。そこで期待されている材料が、層状ビ
スマス化合物、典型的にはＳｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢ
Ｔ）である。ＳＢＴは、それをＰＺＴと比較した場合、
ＰＺＴのもつ問題点のすべてにおいてより良好な特性を
有しており、したがって、次世代のＦＲＡＭ用強誘電体
膜として、開発が進められている。なお、ＳＢＴ膜の形
成及びその使用は、例えば特許国際公開（ＷＯ）第９４
／１０７０２号公報において開示されている。
【０００６】ＳＢＴは、しかし、出発物質として使用す
る原料の種類、組成、組成比等によって、得られる膜に
おいて特性が大きく変動するという問題を有している。
さらに、ＳＢＴ膜の特性は、その薄膜形成プロセスによ
っても大きく影響を受けるという問題もある。特性のう
ちでも特にスイッチ電荷量Ｑｓｗは、プロセスによって
大きく左右されるため、注意深いプロセスの選択が必要
である。
る原料の種類、組成、組成比等によって、得られる膜に
おいて特性が大きく変動するという問題を有している。
さらに、ＳＢＴ膜の特性は、その薄膜形成プロセスによ
っても大きく影響を受けるという問題もある。特性のう
ちでも特にスイッチ電荷量Ｑｓｗは、プロセスによって
大きく左右されるため、注意深いプロセスの選択が必要
である。
【０００７】ＳＢＴ膜は、現在、主にゾル−ゲル法によ
って製造されている。ゾル−ゲル法は、Ｓｒ、Ｂｉ及び
Ｔａを含む有機物を有機溶剤で溶解した溶液を薄膜形成
溶液として使用し、この溶液をスピンコート法で所定の
膜厚で塗布し、さらに焼成して成膜する方法である。こ
こで問題となるものが、スピンコートに供される薄膜形
成溶液（通常、「ＳＢＴゾルゲル」と呼ばれる）の濃度
であり、適度な濃度のゾルゲルを用いなければならな
い。すなわち、高濃度のゾルゲルを厚膜で塗布したよう
な場合には、得られるＳＢＴ膜にクラックが入ってしま
い、また、反対に低濃度のゾルゲルを用いた場合には、
所望の膜厚が得られるまでの間、ゾルゲルを何回も重ね
塗りすることが必要となる。ゾルゲルを重ね塗りするに
当たっては、塗布したゾルゲル中の溶剤を除去し塗膜を
固化させるため、１層ごとに塗膜の低温ベークを行うこ
とが必要である。ベーク温度は、通常、１５０〜４００
℃の範囲である。
って製造されている。ゾル−ゲル法は、Ｓｒ、Ｂｉ及び
Ｔａを含む有機物を有機溶剤で溶解した溶液を薄膜形成
溶液として使用し、この溶液をスピンコート法で所定の
膜厚で塗布し、さらに焼成して成膜する方法である。こ
こで問題となるものが、スピンコートに供される薄膜形
成溶液（通常、「ＳＢＴゾルゲル」と呼ばれる）の濃度
であり、適度な濃度のゾルゲルを用いなければならな
い。すなわち、高濃度のゾルゲルを厚膜で塗布したよう
な場合には、得られるＳＢＴ膜にクラックが入ってしま
い、また、反対に低濃度のゾルゲルを用いた場合には、
所望の膜厚が得られるまでの間、ゾルゲルを何回も重ね
塗りすることが必要となる。ゾルゲルを重ね塗りするに
当たっては、塗布したゾルゲル中の溶剤を除去し塗膜を
固化させるため、１層ごとに塗膜の低温ベークを行うこ
とが必要である。ベーク温度は、通常、１５０〜４００
℃の範囲である。
【０００８】塗布したゾルゲルの低温ベークは、通常、
大気雰囲気中においてホットプレート上で行われてお
り、また、したがって、ベーク時の雰囲気（ガスの組
成、湿度）はコントロールされていない。所望の膜厚が
得られた後、膜中の有機成分（炭素、水素等）を除去す
るため、６００〜７５０℃の高温でアニールを行う。こ
の工程は、一般に、電気炉やＲＴＡ（ラピッド・サーマ
ル・アニーリング）装置で、酸素雰囲気中で行われる。
大気雰囲気中においてホットプレート上で行われてお
り、また、したがって、ベーク時の雰囲気（ガスの組
成、湿度）はコントロールされていない。所望の膜厚が
得られた後、膜中の有機成分（炭素、水素等）を除去す
るため、６００〜７５０℃の高温でアニールを行う。こ
の工程は、一般に、電気炉やＲＴＡ（ラピッド・サーマ
ル・アニーリング）装置で、酸素雰囲気中で行われる。
【０００９】最後に、ＳＢＴ膜を結晶化し、強誘電性を
持たせるため、７００〜１０００℃の高温で焼成を行
う。この工程は、一般に、先の高温アニール工程と同様
に、電気炉やＲＴＡ装置で、酸素雰囲気中で行われる。
持たせるため、７００〜１０００℃の高温で焼成を行
う。この工程は、一般に、先の高温アニール工程と同様
に、電気炉やＲＴＡ装置で、酸素雰囲気中で行われる。
【００１０】
【発明が解決しようとする課題】上記のようにしてゾル
−ゲル法によりＳＢＴ膜を作製する方法は、しかし、い
くつかの解決されなければならない問題点を有してい
る。例えば、膜中の有機成分を除去するための高温アニ
ールは、かなりの長時間に及び、その短縮が望まれてい
る。また、得られるＳＢＴ膜において、そのスイッチ電
荷量Ｑｓｗは１０〜１６μＣ／cm2 の範囲であり、ＰＺ
Ｔのレベル（約３５μＣ／cm2 のオーダー）まで増加さ
せることが望まれている。
−ゲル法によりＳＢＴ膜を作製する方法は、しかし、い
くつかの解決されなければならない問題点を有してい
る。例えば、膜中の有機成分を除去するための高温アニ
ールは、かなりの長時間に及び、その短縮が望まれてい
る。また、得られるＳＢＴ膜において、そのスイッチ電
荷量Ｑｓｗは１０〜１６μＣ／cm2 の範囲であり、ＰＺ
Ｔのレベル（約３５μＣ／cm2 のオーダー）まで増加さ
せることが望まれている。
【００１１】本発明の課題は、したがって、強誘電体薄
膜をゾル−ゲル法あるいはその他の方法に従って形成す
る際に、焼成に先がけて実施する高温アニールの時間を
短縮することが可能であり、かつ得られる強誘電体膜に
おいて非常に大きなスイッチ電荷量Ｑｓｗを提供するこ
とが可能な改良された強誘電体薄膜の形成方法を提供す
ることにある。
膜をゾル−ゲル法あるいはその他の方法に従って形成す
る際に、焼成に先がけて実施する高温アニールの時間を
短縮することが可能であり、かつ得られる強誘電体膜に
おいて非常に大きなスイッチ電荷量Ｑｓｗを提供するこ
とが可能な改良された強誘電体薄膜の形成方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】上記した課題は、本発明
に従うと、次式（Ｉ）により表されるビスマス層状ペロ
ブスカイト型酸化物： （Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- （Ｉ） （上式において、Ａは、Ｂｉ3+、Ｂａ2+、Ｓｒ2+、Ｃａ
2+、Ｐｂ2+、Ｋ+ 又はＮａ+ であり、Ｂは、Ｔｉ4+、Ｎ
ｂ5+、Ｔａ5+、Ｍｏ6+、Ｗ6+又はＦｅ3+であり、そして
ｍは１〜８の自然数である）からなる強誘電体薄膜を薄
膜形成溶液の塗布及び焼成によって形成する方法であっ
て、前記薄膜形成溶液の塗布後であってその塗膜を焼成
する前に実施する工程として、下記の熱処理工程： （Ａ）前記薄膜形成溶液の塗膜を酸素を含む雰囲気中で
１５０〜４００℃の温度で熱処理すること、及び（Ｂ）
前記薄膜形成溶液の塗膜を窒素を含む雰囲気中で５００
〜７５０℃の温度で熱処理すること、の少なくともいず
れか一方を含むことを特徴とする強誘電体薄膜の形成方
法によって解決することができる。
に従うと、次式（Ｉ）により表されるビスマス層状ペロ
ブスカイト型酸化物： （Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- （Ｉ） （上式において、Ａは、Ｂｉ3+、Ｂａ2+、Ｓｒ2+、Ｃａ
2+、Ｐｂ2+、Ｋ+ 又はＮａ+ であり、Ｂは、Ｔｉ4+、Ｎ
ｂ5+、Ｔａ5+、Ｍｏ6+、Ｗ6+又はＦｅ3+であり、そして
ｍは１〜８の自然数である）からなる強誘電体薄膜を薄
膜形成溶液の塗布及び焼成によって形成する方法であっ
て、前記薄膜形成溶液の塗布後であってその塗膜を焼成
する前に実施する工程として、下記の熱処理工程： （Ａ）前記薄膜形成溶液の塗膜を酸素を含む雰囲気中で
１５０〜４００℃の温度で熱処理すること、及び（Ｂ）
前記薄膜形成溶液の塗膜を窒素を含む雰囲気中で５００
〜７５０℃の温度で熱処理すること、の少なくともいず
れか一方を含むことを特徴とする強誘電体薄膜の形成方
法によって解決することができる。
【００１３】
【発明の実施の形態】以下、本発明をその好ましい実施
の形態について説明する。本発明方法により形成される
べき強誘電体薄膜の強誘電体は、次式（Ｉ）により表さ
れるビスマス層状ペロブスカイト型酸化物である。 （Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- （Ｉ） 上式において、Ａ、Ｂ及びｍは、それぞれ、前記定義に
同じである。このような化合物は、この技術分野におい
て通常ＳＢＴ、ＳＢＴＮ等として呼ばれているものを包
含し、好ましい化合物の典型例は、次式により表され
る。 ＳＢＴ： Ｓｒx Ｂｉy Ｔａ2 Ｏ9 （上式において、x は０〜１の実数であり、そしてy は
０〜３の実数である）。 ＳＢＴＮ： Ｓｒx Ｂｉy （Ｔａ1-n Ｎｂn ）2 Ｏ9 （上式において、ｘは０〜１の実数であり、ｙは０〜３
の実数であり、そしてｎは０〜１の実数である）。
の形態について説明する。本発明方法により形成される
べき強誘電体薄膜の強誘電体は、次式（Ｉ）により表さ
れるビスマス層状ペロブスカイト型酸化物である。 （Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- （Ｉ） 上式において、Ａ、Ｂ及びｍは、それぞれ、前記定義に
同じである。このような化合物は、この技術分野におい
て通常ＳＢＴ、ＳＢＴＮ等として呼ばれているものを包
含し、好ましい化合物の典型例は、次式により表され
る。 ＳＢＴ： Ｓｒx Ｂｉy Ｔａ2 Ｏ9 （上式において、x は０〜１の実数であり、そしてy は
０〜３の実数である）。 ＳＢＴＮ： Ｓｒx Ｂｉy （Ｔａ1-n Ｎｂn ）2 Ｏ9 （上式において、ｘは０〜１の実数であり、ｙは０〜３
の実数であり、そしてｎは０〜１の実数である）。
【００１４】また、本発明の実施において、上記したＳ
ＢＴ及びＳＢＴＮ以外の、有用なビスマス層状ペロブス
カイト型酸化物としては、例えば、ＢａＢｉ2 Ｔａ2 Ｏ
9 、ＳｒＢｉ2 Ｎｂ2 Ｏ9 、ＳｒＢｉ4 Ｔｉ4 Ｏ15など
を挙げることができる。このビスマス層状ペロブスカイ
ト型酸化物からなる強誘電体薄膜は、いろいろな成膜法
に従って製造することができるというものの、有用な成
膜法は、例えば、ゾル−ゲル法、ＭＯＤ法などである。
ＢＴ及びＳＢＴＮ以外の、有用なビスマス層状ペロブス
カイト型酸化物としては、例えば、ＢａＢｉ2 Ｔａ2 Ｏ
9 、ＳｒＢｉ2 Ｎｂ2 Ｏ9 、ＳｒＢｉ4 Ｔｉ4 Ｏ15など
を挙げることができる。このビスマス層状ペロブスカイ
ト型酸化物からなる強誘電体薄膜は、いろいろな成膜法
に従って製造することができるというものの、有用な成
膜法は、例えば、ゾル−ゲル法、ＭＯＤ法などである。
【００１５】本発明による強誘電体薄膜の形成方法は、
好ましくは、ゾル−ゲル法に基づく次のような一連の工
程を包含する。 工程１ 薄膜形成溶液（強誘電体ゾルゲル）の調製 工程２ 薄膜形成溶液の塗布 工程３ 溶剤の除去（低温ベーク） 工程４ 塗膜の固化（高温アニール；仮焼成） 工程５ 焼成（本焼成） 以下、それぞれの工程を説明する。工程１、薄膜形成溶液（強誘電体ゾルゲル）の調製 薄膜形成溶液としては、ゾル−ゲル法の分野で一般的に
使用されているものを慣用の手法に従って調製してもよ
く、さもなければ、もしも薄膜形成剤として商業的に入
手可能であるならば、それをそのままあるいは適宜変更
して使用してもよい。薄膜形成溶液は、通常、Ｂｉ及び
その他の必須成分、例えばＳｒ、Ｔａなどを含む有機物
を所定の濃度で例えばメタノール、エタノール等の有機
溶剤に溶解した溶液である。薄膜形成溶液の濃度は、得
られる薄膜においてクラックが発生するのを防止した
り、所望の膜厚を得るための重ね塗りの回数をできる限
り少なくするため、一般に０．０５〜０．２μｍの範囲
が有利である。工程２、薄膜形成溶液の塗布 得られた薄膜形成溶液を適当な基板上に所定の膜厚で塗
布する。ここで使用する基板は、強誘電体薄膜の使途に
応じて広く変更することができるというものの、通常、
半導体基板、例えばシリコン基板などである。塗布方法
は、コーティングの分野で広くかつ一般的に用いられて
いるもののなかから適宜選択して使用することができ、
例えば、スピンコート法、スプレーコート法、ディップ
コート法などを挙げることができる。ゾル−ゲル法で
は、スピンコート法がとりわけ有用である。薄膜形成溶
液は、一回塗りで所望の膜厚を得てもよいけれども、通
常、所望の膜厚が得られるまで重ね塗りを行うことが好
ましい。重ね塗りの回数は、特に限定されず、また、膜
厚に応じて変動するというものの、一般に２〜８回もし
くはそれ以上、好ましくは３〜５回である。形成される
薄膜形成溶液の塗膜は、引き続く溶剤除去のための熱処
理が完了した後で、一般に０．０５〜０．３μｍ、好ま
しくは０．１５〜０．２５μｍである。工程３、溶剤の除去（低温ベーク） 塗布の完了後、薄膜形成溶液中で使用した溶剤を除去し
て塗膜を固化させるため、基板上の塗膜を酸素を含む雰
囲気中で約１５０〜４００℃の温度で熱処理（「低温ベ
ーク」とも呼ばれる）する。熱処理時間は、その時の温
度や繰り返される塗布の回数によって変動するというも
のの、通常、約５〜１５分である。また、この熱処理工
程における酸素含有雰囲気中の酸素濃度は、好ましくは
少なくとも２０％であり、１００％酸素雰囲気であって
もよい。この熱処理工程は、通常、薄膜形成溶液の重ね
塗りの都度、すなわち、塗布の完了後に１層ごとに実施
するのが好ましい。熱処理装置としては、一般的に用い
られている加熱手段、例えばホットプレートなどを使用
することができる。
好ましくは、ゾル−ゲル法に基づく次のような一連の工
程を包含する。 工程１ 薄膜形成溶液（強誘電体ゾルゲル）の調製 工程２ 薄膜形成溶液の塗布 工程３ 溶剤の除去（低温ベーク） 工程４ 塗膜の固化（高温アニール；仮焼成） 工程５ 焼成（本焼成） 以下、それぞれの工程を説明する。工程１、薄膜形成溶液（強誘電体ゾルゲル）の調製 薄膜形成溶液としては、ゾル−ゲル法の分野で一般的に
使用されているものを慣用の手法に従って調製してもよ
く、さもなければ、もしも薄膜形成剤として商業的に入
手可能であるならば、それをそのままあるいは適宜変更
して使用してもよい。薄膜形成溶液は、通常、Ｂｉ及び
その他の必須成分、例えばＳｒ、Ｔａなどを含む有機物
を所定の濃度で例えばメタノール、エタノール等の有機
溶剤に溶解した溶液である。薄膜形成溶液の濃度は、得
られる薄膜においてクラックが発生するのを防止した
り、所望の膜厚を得るための重ね塗りの回数をできる限
り少なくするため、一般に０．０５〜０．２μｍの範囲
が有利である。工程２、薄膜形成溶液の塗布 得られた薄膜形成溶液を適当な基板上に所定の膜厚で塗
布する。ここで使用する基板は、強誘電体薄膜の使途に
応じて広く変更することができるというものの、通常、
半導体基板、例えばシリコン基板などである。塗布方法
は、コーティングの分野で広くかつ一般的に用いられて
いるもののなかから適宜選択して使用することができ、
例えば、スピンコート法、スプレーコート法、ディップ
コート法などを挙げることができる。ゾル−ゲル法で
は、スピンコート法がとりわけ有用である。薄膜形成溶
液は、一回塗りで所望の膜厚を得てもよいけれども、通
常、所望の膜厚が得られるまで重ね塗りを行うことが好
ましい。重ね塗りの回数は、特に限定されず、また、膜
厚に応じて変動するというものの、一般に２〜８回もし
くはそれ以上、好ましくは３〜５回である。形成される
薄膜形成溶液の塗膜は、引き続く溶剤除去のための熱処
理が完了した後で、一般に０．０５〜０．３μｍ、好ま
しくは０．１５〜０．２５μｍである。工程３、溶剤の除去（低温ベーク） 塗布の完了後、薄膜形成溶液中で使用した溶剤を除去し
て塗膜を固化させるため、基板上の塗膜を酸素を含む雰
囲気中で約１５０〜４００℃の温度で熱処理（「低温ベ
ーク」とも呼ばれる）する。熱処理時間は、その時の温
度や繰り返される塗布の回数によって変動するというも
のの、通常、約５〜１５分である。また、この熱処理工
程における酸素含有雰囲気中の酸素濃度は、好ましくは
少なくとも２０％であり、１００％酸素雰囲気であって
もよい。この熱処理工程は、通常、薄膜形成溶液の重ね
塗りの都度、すなわち、塗布の完了後に１層ごとに実施
するのが好ましい。熱処理装置としては、一般的に用い
られている加熱手段、例えばホットプレートなどを使用
することができる。
【００１６】また、もしも引き続いて実施する仮焼成の
ための熱処理工程が本発明の処理条件を満足させている
のであるならば、この熱処理工程は、常法に従って、例
えば大気中あるいは窒素雰囲気中においてホットプレー
ト上で行ってもよい。工程４、塗膜の固化（高温アニール；仮焼成） 所望の膜厚が得られた後、塗膜中の有機成分（炭素、水
素等）を除去しかつ固化するため、基板上の塗膜を窒素
を含む雰囲気中で５００〜７５０℃の温度で熱処理
（「高温アニール」あるいは「仮焼成」とも呼ばれる）
する。熱処理時間は、通常、約２０〜４０分であり、な
るべく短くなるようにプロセスを設計することが好まし
い。また、この熱処理工程における窒素含有雰囲気中の
窒素濃度は、好ましくは少なくとも８０％であり、１０
０％窒素雰囲気であってもよい。熱処理装置としては、
一般的に用いられているアニール装置、例えば電気炉、
ＲＴＡ装置などを使用することができる。
ための熱処理工程が本発明の処理条件を満足させている
のであるならば、この熱処理工程は、常法に従って、例
えば大気中あるいは窒素雰囲気中においてホットプレー
ト上で行ってもよい。工程４、塗膜の固化（高温アニール；仮焼成） 所望の膜厚が得られた後、塗膜中の有機成分（炭素、水
素等）を除去しかつ固化するため、基板上の塗膜を窒素
を含む雰囲気中で５００〜７５０℃の温度で熱処理
（「高温アニール」あるいは「仮焼成」とも呼ばれる）
する。熱処理時間は、通常、約２０〜４０分であり、な
るべく短くなるようにプロセスを設計することが好まし
い。また、この熱処理工程における窒素含有雰囲気中の
窒素濃度は、好ましくは少なくとも８０％であり、１０
０％窒素雰囲気であってもよい。熱処理装置としては、
一般的に用いられているアニール装置、例えば電気炉、
ＲＴＡ装置などを使用することができる。
【００１７】また、もしも先に実施した溶剤除去のため
の熱処理工程が本発明の処理条件を満足させているので
あるならば、この熱処理工程は、常法に従って、例えば
大気中又は酸素雰囲気中で行ってもよい。なお、本発明
の好ましい１態様に従うと、上記した工程３及び４は、
次のように連続して実施することができる。すなわち、
最初に薄膜形成溶液の塗膜を酸素を含む雰囲気中で１５
０〜４００℃の温度で熱処理する工程を反復し、そし
て、所望とする膜厚が得られた後、上記のようにして熱
処理した後の塗膜を窒素を含む雰囲気中で５００〜７５
０℃の温度でさらに熱処理する。すなわち、連続した２
つの工程をどちらも本発明方法に従って実施することが
できる。工程５、焼成（本焼成） 最後に、熱処理後の薄膜を結晶化し、強誘電性を持たせ
るため、７００〜１０００℃の高温で焼成（先の仮焼成
と区別して、「本焼成」と呼ばれる）を行う。この焼成
工程は、一般に、先の高温アニール工程と同様に、電気
炉、ＲＴＡ装置等の装置を使用して、酸素雰囲気中ある
いはその他の雰囲気中で行うことができる。
の熱処理工程が本発明の処理条件を満足させているので
あるならば、この熱処理工程は、常法に従って、例えば
大気中又は酸素雰囲気中で行ってもよい。なお、本発明
の好ましい１態様に従うと、上記した工程３及び４は、
次のように連続して実施することができる。すなわち、
最初に薄膜形成溶液の塗膜を酸素を含む雰囲気中で１５
０〜４００℃の温度で熱処理する工程を反復し、そし
て、所望とする膜厚が得られた後、上記のようにして熱
処理した後の塗膜を窒素を含む雰囲気中で５００〜７５
０℃の温度でさらに熱処理する。すなわち、連続した２
つの工程をどちらも本発明方法に従って実施することが
できる。工程５、焼成（本焼成） 最後に、熱処理後の薄膜を結晶化し、強誘電性を持たせ
るため、７００〜１０００℃の高温で焼成（先の仮焼成
と区別して、「本焼成」と呼ばれる）を行う。この焼成
工程は、一般に、先の高温アニール工程と同様に、電気
炉、ＲＴＡ装置等の装置を使用して、酸素雰囲気中ある
いはその他の雰囲気中で行うことができる。
【００１８】さらに、本発明の実施に当たっては、上記
したような工程に追加して、この技術分野において一般
的に用いられている処理工程、例えばＲＩＥ、イオンミ
リング、フォトリソグラフィなどを任意の段階で組み込
んでもよい。本発明方法は、上述のように、特に半導体
デバイスの製造において有利に使用することができる。
また、本発明方法により形成される強誘電体薄膜は、従
来公知な強誘電体薄膜に比較してより大きなスイッチ電
荷量Ｑｓｗを与えることができるので、ＦＲＡＭの製造
において使用した時に、増幅して読み取り易くすること
ができ、Ｓ／Ｎ比を向上させることができる。また、本
発明方法のその他の応用分野としては、例えば、セラミ
ック材料の焼成、常誘電性絶縁膜（ＳＯＧ等）の形成な
どを挙げることができる。
したような工程に追加して、この技術分野において一般
的に用いられている処理工程、例えばＲＩＥ、イオンミ
リング、フォトリソグラフィなどを任意の段階で組み込
んでもよい。本発明方法は、上述のように、特に半導体
デバイスの製造において有利に使用することができる。
また、本発明方法により形成される強誘電体薄膜は、従
来公知な強誘電体薄膜に比較してより大きなスイッチ電
荷量Ｑｓｗを与えることができるので、ＦＲＡＭの製造
において使用した時に、増幅して読み取り易くすること
ができ、Ｓ／Ｎ比を向上させることができる。また、本
発明方法のその他の応用分野としては、例えば、セラミ
ック材料の焼成、常誘電性絶縁膜（ＳＯＧ等）の形成な
どを挙げることができる。
【００１９】
【実施例】引き続いて、本発明をその実施例について詳
細に説明する。なお、下記の実施例においては特に強誘
電体キャパシタの製造を参照して本発明を説明するけれ
ども、本発明はこれらの実施例に限定されるものではな
いことを理解されたい。製造例 下記の異なるプロセスフローに従って６種類の強誘電体
キャパシタを製造した。 〔プロセスフロー１（本発明例、図１参照）〕三菱マテ
リアル社製のＳＢＴ薄膜形成剤（ゾルゲル溶液、組成比
Ｓｒ：Ｂｉ：Ｔａ＝８：２４：２０）をスピンコート法
でウェハ上に塗布した。ここで使用したウェハは、シリ
コン基板を熱酸化してその上に膜厚１μｍで酸化膜を形
成した後、Ｔｉ膜を膜厚３０nmでスパッタ法にて形成
し、さらにその上に、基板温度４００℃でＰｔ膜を膜厚
１７５nmでスパッタ法にて形成したものである。
細に説明する。なお、下記の実施例においては特に強誘
電体キャパシタの製造を参照して本発明を説明するけれ
ども、本発明はこれらの実施例に限定されるものではな
いことを理解されたい。製造例 下記の異なるプロセスフローに従って６種類の強誘電体
キャパシタを製造した。 〔プロセスフロー１（本発明例、図１参照）〕三菱マテ
リアル社製のＳＢＴ薄膜形成剤（ゾルゲル溶液、組成比
Ｓｒ：Ｂｉ：Ｔａ＝８：２４：２０）をスピンコート法
でウェハ上に塗布した。ここで使用したウェハは、シリ
コン基板を熱酸化してその上に膜厚１μｍで酸化膜を形
成した後、Ｔｉ膜を膜厚３０nmでスパッタ法にて形成
し、さらにその上に、基板温度４００℃でＰｔ膜を膜厚
１７５nmでスパッタ法にて形成したものである。
【００２０】ウェハをスピンコート装置に設置した後、
１mLのＳＢＴ薄膜形成剤をウェハ上に滴下した。溶液塗
布のため、ウェハを、５００ｒｐｍで３秒間、そして３
０００ｒｐｍで１５秒間、回転させた。上記の溶液塗布
工程は合計４回繰り返し、塗布完了の都度、溶剤除去の
ための熱処理を電気炉上で行った。熱処理条件は、４回
とも同一で、１００％酸素雰囲気、処理温度２５０℃、
処理時間１０分間であった。
１mLのＳＢＴ薄膜形成剤をウェハ上に滴下した。溶液塗
布のため、ウェハを、５００ｒｐｍで３秒間、そして３
０００ｒｐｍで１５秒間、回転させた。上記の溶液塗布
工程は合計４回繰り返し、塗布完了の都度、溶剤除去の
ための熱処理を電気炉上で行った。熱処理条件は、４回
とも同一で、１００％酸素雰囲気、処理温度２５０℃、
処理時間１０分間であった。
【００２１】重ね塗りが完了して所望の膜厚が得られた
後、電気炉で仮焼成のための熱処理を行った。仮焼成の
条件は、１００％酸素雰囲気、処理温度６００℃、処理
時間３０分間であった。その後、上部電極の形成のた
め、Ｐｔ膜を基板温度２５℃で膜厚１５０nmでスパッタ
法にて形成した。最後に、仮焼成に使用したものと同じ
電気炉で本焼成を行った。本焼成の条件は、１００％酸
素雰囲気、処理温度８００℃、処理時間３０分間であっ
た。所望とするＳＢＴ薄膜が、膜厚１８０nmで得られ
た。 〔プロセスフロー２（本発明例、図２参照）〕前記プロ
セスフロー１の手法を繰り返したが、本例では、溶剤除
去のための熱処理及び仮焼成のための熱処理を、それぞ
れ、酸素雰囲気に代えて１００％窒素雰囲気中で実施し
た。得られたＳＢＴ薄膜の膜厚は１８０nmであった。 〔プロセスフロー３（本発明例、図３参照）〕前記プロ
セスフロー１の手法を繰り返したが、本例では、仮焼成
のための熱処理を、酸素雰囲気に代えて１００％窒素雰
囲気中で実施した。得られたＳＢＴＮ薄膜の膜厚は１８
０nmであった。 〔プロセスフロー３Ａ（本発明例）〕前記プロセスフロ
ー３の手法を繰り返したが、本例では、三菱マテリアル
社製のＳＢＴ薄膜形成剤に代えて、高純度化学社製のＳ
ＢＴＮ薄膜形成剤、“ＹＺ”（商品名）を使用した。得
られたＳＢＴＮ薄膜の膜厚は１８０nmであった。 〔プロセスフロー４（従来例、図４参照）〕前記プロセ
スフロー１の手法を繰り返したが、本例では、比較のた
め、溶剤除去のための熱処理を、酸素雰囲気に代えて１
００％窒素雰囲気中で実施した。得られたＳＢＴ薄膜の
膜厚は１８０nmであった。 〔プロセスフロー５（従来例、図５参照）〕前記プロセ
スフロー３の手法を繰り返したが、本例では、比較のた
め、溶剤除去のための熱処理を、酸素雰囲気に代えて１
００％窒素雰囲気中で実施し、また、仮焼成のための熱
処理を、窒素雰囲気に代えて１００％酸素雰囲気中で実
施するとともに、その際の熱処理時間を３０分間から１
２０分間に延長した。得られたＳＢＴＮ薄膜の膜厚は１
８０nmであった。特性評価試験 上記のようにして製造した強誘電体キャパシタのそれぞ
れについて、スイッチ電荷量Ｑｓｗを測定した。使用し
た測定装置は、ＲＡＤＩＡＮＴ ＴＥＣＨＮＯＬＯＧＩ
ＥＳ社製の「ＲＴ−６６Ａ」（商品名）であり、測定の
条件は、電極面積１．９６×１０-3cm2 、パルス幅２ｍ
ｓｅｃであった。 〔プロセスフロー１及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図６にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー１）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
して顕著に大きなスイッチ電荷量Ｑｓｗを示している。 〔プロセスフロー２及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図７にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー２）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
してより大きなスイッチ電荷量Ｑｓｗを示している。 〔プロセスフロー３及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図８にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー３）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
してはるかに大きなスイッチ電荷量Ｑｓｗを示してい
る。 〔プロセスフロー３Ａ及び５の比較〕製造した強誘電体
キャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化と
ともにどのように変化するかを測定したところ、図９に
プロットするような結果が得られた。図示の通り、本発
明方法（プロセスフロー３Ａ）により製造された強誘電
体キャパシタは、仮焼成時間が３０分間であったにもか
かわらず、１２０分間もの長い仮焼成時間を必要とした
従来例（プロセスフロー５）に比較してより大きなスイ
ッチ電荷量Ｑｓｗを示した。
後、電気炉で仮焼成のための熱処理を行った。仮焼成の
条件は、１００％酸素雰囲気、処理温度６００℃、処理
時間３０分間であった。その後、上部電極の形成のた
め、Ｐｔ膜を基板温度２５℃で膜厚１５０nmでスパッタ
法にて形成した。最後に、仮焼成に使用したものと同じ
電気炉で本焼成を行った。本焼成の条件は、１００％酸
素雰囲気、処理温度８００℃、処理時間３０分間であっ
た。所望とするＳＢＴ薄膜が、膜厚１８０nmで得られ
た。 〔プロセスフロー２（本発明例、図２参照）〕前記プロ
セスフロー１の手法を繰り返したが、本例では、溶剤除
去のための熱処理及び仮焼成のための熱処理を、それぞ
れ、酸素雰囲気に代えて１００％窒素雰囲気中で実施し
た。得られたＳＢＴ薄膜の膜厚は１８０nmであった。 〔プロセスフロー３（本発明例、図３参照）〕前記プロ
セスフロー１の手法を繰り返したが、本例では、仮焼成
のための熱処理を、酸素雰囲気に代えて１００％窒素雰
囲気中で実施した。得られたＳＢＴＮ薄膜の膜厚は１８
０nmであった。 〔プロセスフロー３Ａ（本発明例）〕前記プロセスフロ
ー３の手法を繰り返したが、本例では、三菱マテリアル
社製のＳＢＴ薄膜形成剤に代えて、高純度化学社製のＳ
ＢＴＮ薄膜形成剤、“ＹＺ”（商品名）を使用した。得
られたＳＢＴＮ薄膜の膜厚は１８０nmであった。 〔プロセスフロー４（従来例、図４参照）〕前記プロセ
スフロー１の手法を繰り返したが、本例では、比較のた
め、溶剤除去のための熱処理を、酸素雰囲気に代えて１
００％窒素雰囲気中で実施した。得られたＳＢＴ薄膜の
膜厚は１８０nmであった。 〔プロセスフロー５（従来例、図５参照）〕前記プロセ
スフロー３の手法を繰り返したが、本例では、比較のた
め、溶剤除去のための熱処理を、酸素雰囲気に代えて１
００％窒素雰囲気中で実施し、また、仮焼成のための熱
処理を、窒素雰囲気に代えて１００％酸素雰囲気中で実
施するとともに、その際の熱処理時間を３０分間から１
２０分間に延長した。得られたＳＢＴＮ薄膜の膜厚は１
８０nmであった。特性評価試験 上記のようにして製造した強誘電体キャパシタのそれぞ
れについて、スイッチ電荷量Ｑｓｗを測定した。使用し
た測定装置は、ＲＡＤＩＡＮＴ ＴＥＣＨＮＯＬＯＧＩ
ＥＳ社製の「ＲＴ−６６Ａ」（商品名）であり、測定の
条件は、電極面積１．９６×１０-3cm2 、パルス幅２ｍ
ｓｅｃであった。 〔プロセスフロー１及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図６にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー１）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
して顕著に大きなスイッチ電荷量Ｑｓｗを示している。 〔プロセスフロー２及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図７にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー２）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
してより大きなスイッチ電荷量Ｑｓｗを示している。 〔プロセスフロー３及び４の比較〕製造した強誘電体キ
ャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化とと
もにどのように変化するかを測定したところ、図８にプ
ロットするような結果が得られた。図示の通り、本発明
方法（プロセスフロー３）により製造された強誘電体キ
ャパシタのほうが、従来例（プロセスフロー４）に比較
してはるかに大きなスイッチ電荷量Ｑｓｗを示してい
る。 〔プロセスフロー３Ａ及び５の比較〕製造した強誘電体
キャパシタのスイッチ電荷量Ｑｓｗが動作電圧の変化と
ともにどのように変化するかを測定したところ、図９に
プロットするような結果が得られた。図示の通り、本発
明方法（プロセスフロー３Ａ）により製造された強誘電
体キャパシタは、仮焼成時間が３０分間であったにもか
かわらず、１２０分間もの長い仮焼成時間を必要とした
従来例（プロセスフロー５）に比較してより大きなスイ
ッチ電荷量Ｑｓｗを示した。
【００２２】
【発明の効果】以上に説明したように、本発明によれ
ば、強誘電体薄膜をゾル−ゲル法などに従い薄膜形成溶
液の塗布及び焼成によって形成する際に、焼成に先がけ
て実施する仮焼成の時間を短縮することが可能であり、
かつ得られる強誘電体膜において非常に大きなスイッチ
電荷量Ｑｓｗを提供することも可能であり、また、した
がって、Ｓ／Ｎ比の向上などをはかることができる。
ば、強誘電体薄膜をゾル−ゲル法などに従い薄膜形成溶
液の塗布及び焼成によって形成する際に、焼成に先がけ
て実施する仮焼成の時間を短縮することが可能であり、
かつ得られる強誘電体膜において非常に大きなスイッチ
電荷量Ｑｓｗを提供することも可能であり、また、した
がって、Ｓ／Ｎ比の向上などをはかることができる。
【図１】本発明方法による強誘電体キャパシタの形成方
法の好ましい一例を順を追って示したフローシートであ
る。
法の好ましい一例を順を追って示したフローシートであ
る。
【図２】本発明方法による強誘電体キャパシタの形成方
法のもう１つの好ましい例を順を追って示したフローシ
ートである。
法のもう１つの好ましい例を順を追って示したフローシ
ートである。
【図３】本発明方法による強誘電体キャパシタの形成方
法のさらにもう１つの好ましい例を順を追って示したフ
ローシートである。
法のさらにもう１つの好ましい例を順を追って示したフ
ローシートである。
【図４】従来の方法による強誘電体キャパシタの形成方
法を順を追って示したフローシートである。
法を順を追って示したフローシートである。
【図５】従来の方法による強誘電体キャパシタの形成方
法を順を追って示したフローシートである。
法を順を追って示したフローシートである。
【図６】従来の方法（図４）及び本発明方法（図１）に
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
【図７】従来の方法（図４）及び本発明方法（図２）に
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
【図８】従来の方法（図４）及び本発明方法（図３）に
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
より製造された強誘電体キャパシタの、動作電圧とスイ
ッチ電荷量Ｑｓｗとの関係をプロットしたグラフであ
る。
【図９】従来の方法（図５）及び本発明方法（図３の変
形）により製造された強誘電体キャパシタの、同一の動
作電圧（５Ｖ）の時のスイッチ電荷量Ｑｓｗの値を示し
たグラフである。
形）により製造された強誘電体キャパシタの、同一の動
作電圧（５Ｖ）の時のスイッチ電荷量Ｑｓｗの値を示し
たグラフである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 27/10 ４５１ 27/10 ４５１ 29/78 ３７１ 21/8247 29/788 29/792
Claims (6)
- 【請求項１】 次式（Ｉ）により表されるビスマス層状
ペロブスカイト型酸化物： （Ｂｉ2 Ｏ2 ）2+（Ａm-1 Ｂm Ｏ3m+1）2- （Ｉ） （上式において、Ａは、Ｂｉ3+、Ｂａ2+、Ｓｒ2+、Ｃａ
2+、Ｐｂ2+、Ｋ+ 又はＮａ+ であり、Ｂは、Ｔｉ4+、Ｎ
ｂ5+、Ｔａ5+、Ｍｏ6+、Ｗ6+又はＦｅ3+であり、そして
ｍは１〜８の自然数である）からなる強誘電体薄膜を薄
膜形成溶液の塗布及び焼成によって形成する方法であっ
て、 前記薄膜形成溶液の塗布後であってその塗膜を焼成する
前に実施する工程として、下記の熱処理工程： （Ａ）前記薄膜形成溶液の塗膜を酸素を含む雰囲気中で
１５０〜４００℃の温度で熱処理すること、及び（Ｂ）
前記薄膜形成溶液の塗膜を窒素を含む雰囲気中で５００
〜７５０℃の温度で熱処理すること、の少なくともいず
れか一方を含むことを特徴とする強誘電体薄膜の形成方
法。 - 【請求項２】 前記薄膜形成溶液の塗膜を酸素を含む雰
囲気中で１５０〜４００℃の温度で熱処理すること（工
程Ａ）を反復し、そして、所望とする膜厚が得られた
後、 上記のようにして熱処理した後の塗膜を窒素を含む雰囲
気中で５００〜７５０℃の温度でさらに熱処理すること
（工程Ｂ）を特徴とする請求項１に記載の強誘電体薄膜
の形成方法。 - 【請求項３】 熱処理工程（Ａ）における酸素含有雰囲
気中の酸素濃度が少なくとも２０％であることを特徴と
する請求項１又は２に記載の強誘電体薄膜の形成方法。 - 【請求項４】 熱処理工程（Ｂ）における窒素含有雰囲
気中の窒素濃度が少なくとも８０％であることを特徴と
する請求項１又は２に記載の強誘電体薄膜の形成方法。 - 【請求項５】 前記ビスマス層状ペロブスカイト型酸化
物が、次式： Ｓｒx Ｂｉy Ｔａ2 Ｏ9 （上式において、x は０〜１の実数であり、そしてy は
０〜３の実数である）により表されることを特徴とする
請求項１〜４のいずれか１項に記載の強誘電体薄膜の形
成方法。 - 【請求項６】 前記ビスマス層状ペロブスカイト型酸化
物が、次式： Ｓｒx Ｂｉy （Ｔａ1-n Ｎｂn ）2 Ｏ9 （上式において、ｘは０〜１の実数であり、ｙは０〜３
の実数であり、そしてｎは０〜１の実数である）により
表されることを特徴とする請求項１〜４のいずれか１項
に記載の強誘電体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313470A JPH11145424A (ja) | 1997-11-14 | 1997-11-14 | 強誘電体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313470A JPH11145424A (ja) | 1997-11-14 | 1997-11-14 | 強誘電体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145424A true JPH11145424A (ja) | 1999-05-28 |
Family
ID=18041698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9313470A Withdrawn JPH11145424A (ja) | 1997-11-14 | 1997-11-14 | 強誘電体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135731A1 (ja) * | 2010-04-28 | 2011-11-03 | 株式会社ユーテック | 基板処理装置及び薄膜の製造方法 |
| JP2020057713A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド |
| JP2020136529A (ja) * | 2019-02-21 | 2020-08-31 | 三菱マテリアル株式会社 | 強誘電体膜の製造方法 |
-
1997
- 1997-11-14 JP JP9313470A patent/JPH11145424A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135731A1 (ja) * | 2010-04-28 | 2011-11-03 | 株式会社ユーテック | 基板処理装置及び薄膜の製造方法 |
| US9171745B2 (en) | 2010-04-28 | 2015-10-27 | Youtec Co., Ltd. | Substrate treatment apparatus and method for manufacturing thin film |
| JP2020057713A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド |
| JP2020136529A (ja) * | 2019-02-21 | 2020-08-31 | 三菱マテリアル株式会社 | 強誘電体膜の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258899B2 (ja) | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3162717B2 (ja) | 集積回路の製造方法 | |
| KR100419683B1 (ko) | 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정 | |
| JP3285036B2 (ja) | 金属間化合物バリア層を有しプラチナを含有しない強誘電性メモリセル、およびその製造法 | |
| JP2000510651A (ja) | ニオブ酸・タンタル酸・ストロンチウム・ビスマス強誘電性薄膜 | |
| KR100315264B1 (ko) | 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치 | |
| JP2002170938A (ja) | 半導体装置およびその製造方法 | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| JP4825373B2 (ja) | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 | |
| JPH11145424A (ja) | 強誘電体薄膜の形成方法 | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3118702B2 (ja) | 非揮発性メモリ薄膜の製造方法 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP2000031411A (ja) | 強誘電体薄膜の製造方法 | |
| JPH065946A (ja) | 強誘電体薄膜の製造方法 | |
| KR100362169B1 (ko) | 비파괴독출형 전계효과트랜지스터 및 그 제조방법 | |
| JP3366212B2 (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JPH10270646A (ja) | 強誘電体薄膜素子の製造方法及び半導体装置 | |
| JP2001298165A (ja) | タンタル酸ストロンチウム・ビスマスを主成分とする誘電体を備えた記憶キャパシタの製造方法 | |
| JPH02249278A (ja) | 強誘電体膜の製造方法 | |
| JP3937033B2 (ja) | 強誘電体材料、その製造方法及び強誘電体メモリ | |
| KR100425531B1 (ko) | 희토류 금속 함유 티탄산 비스무스 강유전 물질 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |