JP2000510651A - ニオブ酸・タンタル酸・ストロンチウム・ビスマス強誘電性薄膜 - Google Patents

ニオブ酸・タンタル酸・ストロンチウム・ビスマス強誘電性薄膜

Info

Publication number
JP2000510651A
JP2000510651A JP10538518A JP53851898A JP2000510651A JP 2000510651 A JP2000510651 A JP 2000510651A JP 10538518 A JP10538518 A JP 10538518A JP 53851898 A JP53851898 A JP 53851898A JP 2000510651 A JP2000510651 A JP 2000510651A
Authority
JP
Japan
Prior art keywords
thin film
bismuth
range
ferroelectric
imprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10538518A
Other languages
English (en)
Other versions
JP3439222B2 (ja
Inventor
クチャロ，ジョーゼフ・ディー
ソラヤッパン，ナラヤン
パス・デ・アラウジョ，カルロス・エイ
マクミラン，ラリー・ディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2000510651A publication Critical patent/JP2000510651A/ja
Application granted granted Critical
Publication of JP3439222B2 publication Critical patent/JP3439222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 例えばＦＥＲＡＭＳ（３００）等のような集積メモリ回路（３００，４００）に用いるための薄膜強誘電性材料（５００）は、実験式：ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2［式中、Ｅは０〜２の範囲であるビスマスの過剰量を表す数であり、Ｘは０．０１〜０．９の範囲であるニオブ量を表す数である］を有するニオブタンタル酸・ストロンチウム・ビスマスを含有する。前記式を有するこのような材料を第１分極状態で用意する工程と、第１分極状態の薄膜強誘電性材料を複数個の一方向電圧パルスにさらす工程と、その後に、強誘電性材料を複数個の一方向電圧パルスからのインプリントを本質的に含まない第２分極状態に切り替える工程とを包含する強誘電性メモリセル（４００）の操作方法。

Description

【発明の詳細な説明】 ニオブ酸・タンタル酸・ストロンチウム・ビスマス強誘電性薄膜 発明の背景 １．発明の分野 本発明は、集積回路に用いるための薄膜材料に関し、より詳しくは、集積記憶 回路に用いるための強誘電性材料に関する。さらに、詳しくは、薄膜強誘電性材 料は、一方向電圧パルスの長期間の反復後にも分極インプリントを本質的に含ま ないニオブタンタル酸・ストロンチウム・ビスマス(strontium bismuth niobium tantalate)材料である。 ２．問題の提示 薄膜強誘電性材料が多様な不揮発性ランダム・アクセスメモリデバイスに使用 可能であることは周知である。例えば、Ｋｏｉｋｅに発行された米国特許第５, ６００,５８７号は、強誘電性コンデンサーとスイッチング・トランジスタとか ら成るメモリセルを用いる強誘電性不揮発性ランダム・アクセス・メモリを教示 する。Ｏｍｕｒａに発行された米国特許第５,４９５,４３８号は、並行に接続さ れた強誘電性コンデンサーから形成される強誘電性メモリを教示する。これらの コンデンサーは異なる保磁電界値の強誘電性材料を有するので、多重値データを 用いる又は記憶することができる。Ｎｉｓｈｉｍｕｒａ等に発行された米国特許 第５,５９２,４０９号は、２つのゲート間の印加電圧によって分極される強誘電 性層を含めた不揮発性メモリを教示する。分極又はメモリストレージ状態は強誘 電性層を横切る高電流又は低電流として読み取られ、非破壊的読み取りを可能に する。Ｔａｋｅｕｃｈｉ等に発行された米国特許第５,５３９,２７９号は、ダイ ナミック・ランダム・アクセスメモリ（“ＤＲＡＭ”）モードと強誘電性ランダ ム・アクセスメモリ（“ＦＥＲＡＭ”）モードとを包含する２つの作用モード間 でスイッチするワン・トランジスター−ワン・コンデンサー強誘電性メモリを教 示する。 図１は強誘電性薄膜に関する理想的な分極ヒステリシス曲線１００を示す。曲 線１００の側１０２は、供給電場Ｅを正の値から負の値に変えながら、強誘電性 コンデンサー上の電荷を測定することによって作製される。曲線１００の側１０ ４は、供給電場Ｅを負の値から正の値に変えながら、強誘電性コンデンサー上の 電荷を測定することによって作製される。−Ｅc点とＥc点とは、分極Ｐを零にす るために必要である保磁電界と慣用的に呼ばれる。同様に、残留分極Ｐｒ又は− Ｐｒは零電界値の強誘電性材料中の分極である。Ｐｒと−Ｐｒ値は理想的には同 じ大きさを有するが、これらの値は実際には非常にしばしば異なる。したがって 、２Ｐｒとして測定される分極は、実際のＰｒと−Ｐｒ値が大きさにおいて異な ることができるとしても、実際のＰｒと−Ｐｒ値の絶対値を加えることによって 算出される。自発分極値Ｐｓと−Ｐｓはヒステリシス・ループ、例えば１０６、 の線状遠位末端を分極軸と交差するまで補外することによって測定される。理想 的な強誘電体では、ＰｓはＰｒに等しいが、これらの値は実際の強誘電体中では 線形誘電性挙動と非線形強誘電性挙動のために異なる。大きな箱型の実質的に方 形の中央領域１０８は、曲線１０２と１０４との間のその幅広い分離によって、 保磁電界と分極との両方に関してメモリとして用いるための適合性を示す。 現在入手可能な強誘電性材料は図１に示した理想的なヒステリシスから逸脱す る。研究者は１９７０年代から集積強誘電性デバイスに用いるための材料を研究 しているが、これらの研究はそれらが理想的なヒステリシスから逸脱しているた めにまだ商業的に成功していない。例えば、Ｒｏｈｒｅｒに発行された米国特許 第３,９３９,２９２号は、ＰｈａｓｅＩＩＩ硝酸カリウムに関して行われた強誘 電性メモリに用いるための強誘電性材料の初期研究を報告している。実際に、硝 酸カリウム材料は非常に低い分極可能性を有し、疲労とインプリントとによって 非常に悩まされるので、これらの材料はマイクロエレクトロニック・メモリに実 際には役に立たない。 商業的な必要条件を満たす強誘電体を見出すことは、殆ど不可能である。集積 強誘電性デバイスのための最適の材料は、慣用的な集積回路操作電圧、即ち３〜 ５ｖｏｌｔから得られることが出きる保磁電界を用いてスイッチされる。これら の材料は、充分な密度を有するメモリの構成を可能にするために、例えば、２Ｐ ｒとして測定して１２〜１５μＣ／ｃｍ2を超えるような、非常に高い分極を有 するべきである。分極疲労は非常に低いか又は存在すべきではない。さらに、強 誘電性材料はインプリントすべきではない、即ち、ヒステリシス曲線は正又は負 の保磁電界に有利であるようにシフトすべきではない。 図２は曲線２００に隣接するヒステリシス曲線１００を示す。曲線２００は曲 線１００に対する疲労効果を示す。疲労は中央領域１０８を画定する、曲線１０ ２と１０４との分離を減ずる。中央領域１０８は疲労が加わるにつれて徐々に小 さくなる。分離のこの変化は、分極スイッチングの結果としての強誘電性材料中 に生成する点電荷欠陥の発生と、供給電場に対する欠陥の関連スクリーニング効 果とによるものである。したがって、疲労は反復分極スイッチングのために強誘 電性材料を経時的に磨耗させる。 Ａｒａｕｊｏ等に発行された米国特許第５,５１９,２３４号は、曲線２００の 疲労の問題は、例えば、Ｓｍｏｌｅｎｓｋｉｉ等の“強誘電体と関連材料”，Ｇ ｏｒｄｏｎ ａｎｄ Ｂｒｅａｃｈ（１９８４）に記載の“層状ペロブスカイト 類似”材料のような層状超格子材料の使用によって実質的に克服されることを教 示する。層状超格子材料は、分極状態が３０％未満の疲労度で、少なくとも１０9 回までスイッチされることができる薄膜強誘電性材料を提供することができる 。この疲労耐久度レベルは、例えば鉛ジルコニウムチタネート（“ＰＺＴ”）又 は鉛ランタンジルコニウムチタネート（“ＰＬＺＴ”）のような，他の強誘電体 の疲労耐久度よりも少なくとも一桁大きく良好であるので、当該技術分野におけ る著しい進歩を提供する。 Ｓｍｏｌｅｎｓｋｉｉ本のセクション１５．３によると、層状ペロブスカイト 類似材料又は層状超格子材料は３種類の一般的なクラスを有する： （Ａ）式Ａm-1Ｂｉ2ＭmＯ3m+3［式中、Ａ＝Ｂｉ3+，Ｂａ2+，Ｓｒ2+，Ｃａ2+， Ｐｂ2+，Ｋ+，Ｎａ+及び匹敵するサイズの他のイオン；及びＭ＝Ｔｉ4+、Ｎｂ5+ ，Ｔａ5+，Ｍｏ6+，Ｗ6+，Ｆｅ3+及び酸素八面体を占める他のイオン］を有する 化合物； （Ｂ）例えば、チタン酸ストロンチウム、Ｓｒ2ＴｉＯ4，Ｓｒ3Ｔｉ2Ｏ7及びＳ ｒ4Ｔｉ3Ｏ10のような化合物を含めた、式Ａm+1ＭmＯ3m+1を有する化合物；及び （Ｃ）例えば、Ｓｒ2Ｎｂ2Ｏ7，Ｌａ2Ｔｉ2Ｏ7，Ｓｒ5ＴｉＮｂ4Ｏ17及びＳｒ6 Ｔｉ2Ｎｂ4Ｏ20のような化合物を含めた、式ＡmＭmＯ3m+2を有する化合物。 Ｓｍｏｌｅｎｓｋｉｉは、ペロブスカイト類似層がｍの値に依存して種々な厚 さを有しうること、及びペロブスカイトＡＭＯ3が原則として、ｍ＝無限大であ る任意の種類の層状ペロブスカイト類似構造の限定的例であることを指摘した。 Ｓｍｏｌｅｎｓｋｉｉはまた、最小厚さを有する層（ｍ＝１）をＰによって表示 し、ビスマス―酸素層をＢによって表示するならば、Ｉ型化合物を...ＢＰmＢＰm ...として表すことができることに注目した。さらに、Ｓｍｏｌｅｎｓｋｉｉは 、ｍが分数であるならば、格子は種々な厚さのペロブスカイト類似層を含み、全 ての既知Ｉ型化合物が強誘電体であることに注目した。 層状超格子材料に帰することができる低疲労強誘電体の非常に多くの改良にも 拘わらず、図２の曲線２０２によって代表されるようなインプリント問題が依然 として存在する。曲線２０２は、曲線１００が右又は左にインプリントされるか 又はシフトされうることを示す。このインプリンティングは，強誘電性材料が反 復一方向電圧パルスにさらされるときに、発生する。強誘電性材料は、供給電場 に関して正又は負の方向に側１０２と１０４をシフトさせる残留分極又はバイア スを保持する。したがって、曲線２０２は強誘電性コンデンサーの反復負パルス によって正方向２０４にシフトされている。反対方向へのシフトも、負電圧によ る反復パルスによって、生じうる。この種類のパルスは、例えば、ＦＥＲＡＭｓ におけるセンス操作のような反復一方向電圧サイクリングの結果として、強誘電 性材料に何が生じたかを示す。強誘電性材料が論理的１又は０値に相当する二元 分極状態をもはや有することができないほど、インプリントが非常に重度である ことも起こりうる。 Ｖｅｒｈａｅｇｈｅに発行された米国特許第５，５９２，４１０号は、“補償 ”としての強誘電性インプリント現象に関する。この第５，５９２，４１０号特 許は，曲線２０２に比べて、図の非インプリント位置１００方向にヒステリシス ・ループを戻すために書き込みサイクル中に電圧をパルスすることによって、イ ンプリント現象が反転されうることを教示する。従って、インプリントの問題は 、パルス電圧がスイッチング電圧と反対である特定の書き込み操作によって解消 す る。それにもかかわらず、薦められている電圧パルスは、インプリント現象が部 分的に不可逆的な現象であるので、問題全体に対処していない。観察されたイン プリンティングは、強誘電性結晶の微細構造の対応変化、例えば、分極結晶ドメ インのトラッピングを付随する点電荷欠陥の発生を反映する。微細結晶中のこれ らの変化は必ずしも可逆的ではない。 実質的にインプリント問題を含まない強誘電性材料薄膜の必要性が依然として 存在する。 解決策 本発明は、正常な集積回路操作条件下で、即ち、＋／−３〜５ｖｏｌｔ以下の 範囲である電圧及び０℃〜２００℃の範囲である温度において用いる場合に、本 質的にインプリントを含まないままである強誘電性薄膜を提供することによって 、前記考察に挙げた問題を克服する。強誘電性薄膜は集積回路メモリにおいて有 用であり、箱型ヒステリシス特徴によって非常に高い分極を生じる。本発明によ る薄膜強誘電性材料は、少なくとも１０10一方向電圧パルスまでに耐えながら、 約１０％未満のインプリントを有するに過ぎない。 本発明による薄膜強誘電性材料を有する電子デバイスは本質的にインプリント を含まない。この改良は、薄膜強誘電性材料としてニオブタンタル酸・ストロン チウム・ビスマスの使用に起因する。ニオブタンタル酸・ストロンチウム・ビス マスは次の実験式を有する： （１） ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 式中、Ｅは０〜２の範囲であるビスマスの化学量論的過剰量を表す数であり、Ｘ は０．０１〜０．９の範囲であるニオブ量を表す数である。Ｘはより好ましくは ０．４〜０．８の範囲であり、最も好ましくは０．５６である。Ｅは０〜２の範 囲であることができ、最も好ましくは０．１８である。式（１）はクラスＡのＳ ｍｏｌｅｎｓｋｉｉ式に対応し、このＳｍｏｌｅｎｓｋｉｉ式においてＡ位置金 属はストロンチウムであり、Ｂ位置金属はニオブとタンタルであり、ｍ＝２であ る、但し、式（１）は予想されるビスマス欠陥の解決(solution)を補償するため にビスマスの付加的量Ｅを有する。薄膜強誘電性材料は約６０００Å未満の厚さ であることが好ましく、より好ましくは約４０００Å未満の厚さであり、最も好 ましい厚さは約２０００Åである。ショーティング問題（shorting problem）は デバイス収率を減ずるので、約５００Å〜６００Å未満の厚さを有するフィルム を製造することは困難である。これらのショーティング問題は電極表面上の表面 不規則性と、高温アニール条件下での粒度制約とを必然的に付随する。 ニオブタンタル酸・ストロンチウム・ビスマス・フィルムは，集積回路内の予 定使用環境下で優れた耐インプリント性を示す。例えば、好ましいデバイスは１ ２５℃において、それぞれ３〜５ｖｏｌｔの範囲の大きさを有する１０10を超え る一方向電圧パルス・サイクルに、Ｐｓｎ−Ｐｓｕとして測定されるインプリン ト２０％未満で、耐えることができる。同様に、好ましいデバイスは１２５℃に おいて、それぞれ３〜５ｖｏｌｔの範囲の大きさを有する１０9を超える一方向 電圧パルス・サイクルに、Ｐｓｎ−Ｐｓｕとして測定されるインプリント５％未 満で、耐えることができる。 他の特徴、目的及び利益は以下の詳細な説明を添付図面と組み合わせて読むな らば、当業者に明らかになるであろう。 図面の簡単な説明 図１は、曲線の特徴を表すために用いられる慣用的な名称を参照しながら、理 想化した慣用的な強誘電性分極ヒステリシス曲線を示す； 図２は、分極疲労と分極インプリント問題とを実証する他の曲線に隣接した、 理想化した図１曲線を示す； 図３は、本発明によるニオブタンタル酸・ストロンチウム・ビスマス薄膜強誘 電性材料の好ましい用途である集積回路メモリの回路図を示す； 図４は、図３のメモリに使用可能である、本発明によるニオブタンタル酸・ス トロンチウム・ビスマス薄膜強誘電性材料を用いた、個々の集積回路不揮発性メ モリセルの回路図を示す； 図５は、図３と図４に対応する集積回路メモリに個々のメモリセルがどのよう に実現されることができるかを示す層状構造を示す； 図６は、図５の層状構造に対応するメモリセルの製造に用いるための概略工程 図を示す； 図７は、ＰＵＮＤ測定の特徴を表すために用いられる標準名称を参照した慣用 的なＰＵＮＤ測定の概略図を示す； 図８は、本発明による薄膜のストロンチウム・ビスマス・ニオブタンタレート 材料から得られたＰＵＮＤスイッチング結果を示す； 図９は、図８の結果と比較した、薄膜のストロンチウム・ビスマスタンタレー ト材料から得られた室温ＰＵＮＤスイッチング結果を示す； 図１０は、本発明による薄膜のニオブタンタル酸・ストロンチウム・ビスマス 材料から得られた高温（１２５℃）ＰＵＮＤスイッチング結果を示す； 図１１は、本発明による薄膜のニオブタンタル酸・ストロンチウム・ビスマス 材料のほぼバージンＰＵＮＤ測定値の温度に対する感受性を示す；及び 図１２は、図１１の結果と比較した、薄膜のストロンチウム・ビスマスタンタ レート材料のほぼバージンＰＵＮＤ測定値の温度に対する感受性を示す。 好ましい実施態様の詳細な説明 図３は、本発明の材料によって製造された強誘電性スイッチング・コンデンサ ー又は高比誘電率コンデンサーが用いられる、典型的な集積回路メモリ３００を 説明するブロック図である。簡潔さのために，示した実施態様は１６Ｋ Ｘ １ ＤＲＡＭ用であるが、この材料は非常に多様なサイズと種類の、揮発性と不揮発 性の両方のメモリに使用可能である。示した１６Ｋ実施態様には、ロウ・アドレ ス・レジスタ３０４とカラム・アドレス・レジスタ３０６とに接続する７つのア ドレス・インプットライン３０２が存在する。ロウ・アドレス・レジスタ３０４ は７つのライン３１０を介してロウ・デコーダ３０８に接続し、カラム・アドレ ス・レジスタ３０６は７つのライン３１４を介してカラム・デコーダ／データ・ インプットアウトプット・マルチプレクサ３１２に接続する。ロウ・デコーダ３ ０８は１２８のライン３１８を介して１２８ｘ１２８メモリセル・アレイ３１６ に接続し、カラム・デコーダ／データ・インプットアウトプット・マルチプレク サ３１２は１２８のライン３２２を介してセンス増幅器３２０とメモリセル・ア レイ３１６とに接続する。ＲＡＳ*シグナルライン３２４は、ロウ・アドレス・ レジスタ３０４と、ロウ・デコーダ３０８と、カラム・デコーダ／データ・イン プットアウトプット・マルチプレクサ３１２とに接続し、ＣＡＳ*シグナルライ ン３２６はカラム・アドレス・レジスタ３０６と、カラム・デコーダ／データ・ インプットアウトプット・マルチプレクサ３１２とに接続する(本明細書の考察 では、*はシグナルの 逆(inverse of a signal)を意味する)。インプット／アウトプット・データライ ン３２８はカラム・デコーダ／データ・インプットアウト・マルチプレクサ３１ ２に接続する。メモリセル・アレイ３１６は１２８ｘ１２８＝１６，３８４メモ リセルを含有し、慣用的に１６Ｋと呼ばれる。これらのセルは本発明による強誘 電性スイッチング・コンデンサーに基づくセルである。 図４は強誘電性コンデンサーに基づくスイッチング・セル４００を示す。セル ４００は電気的に相互連結した２つの電気的デバイス，即ち、トランジスター４ ０２と強誘電性スイッチング・コンデンサー４０４とを包含する。トランジスタ ー４０２のゲート４０６は，一般に“ワードライン”と呼ばれるライン３１８の １つである（図３を参照）ライン３１８Ａに接続する。トランジスター４０２の ソース／ドレン４０８は、一般に“ビットライン”と呼ばれるライン３２２の１ つであるライン３２２Ａに接続する。トランジスター４０２の他方のソース／ド レン４１０は、スイッチング・コンデンサー４０４の電極４１２に接続する。ス イッチング・コンデンサー４０４の他方の電極４１４は基準電圧Ｖrefに接続す るライン４１６に接続する。 セル４００は図５に示すように集積回路として作製することができる。図４に 関連して直前に述べた個々のエレメントは図４と同じ数字で標識される。図５に 示すように、メモリセル４００は前記式（１）による実験式を有するニオブタン タル酸・ストロンチウム・ビスマスの薄膜強誘電性層５００を包含する。ウェフ ァ５０２はルビー、サファイア、石英又はヒ化ガリウムを含めた任意のウェファ であることができるが、最も好ましくは厚い酸化物分離層５０４を有する商業的 に入手可能なシリコンウェファである。ウェファ５０２をドープして、ソース／ ドレン領域４０８と４１０を形成する。層５０６は好ましくはスピン・オン・グ ラス(spin-on glass)から製造される分離層である。電極４１２は好ましくはス パッター付着した白金とチタン，即ち厚さ２０００Å／２００ÅのＰｔ／Ｔｉか ら製造されるが、任意の適当な導体が使用可能である。電極４１４は好ましくは ２０００Å厚さの白金から製造される。ビットライン３２２Ａは好ましくは白金 か ら製造される。 図３〜５におけるメモリの操作は次の通りである：ライン３０２上に配置され た、ロウ・アドレスシグナルＡ0〜Ａ6(図３参照)とカラム・アドレスシグナルＡ7 〜Ａ13とは、アドレスレジスタ３２４と３２６によって、ＲＡＳ*シグナルとＣ ＡＳ*シグナルを用いて多重送信されて、それぞれ、ロウ・デコーダ３０８とカ ラム・デコーダ／データ・インプットアウト・マルチプレクサ３１２とに達する 。ロウ・デコーダ３０８は、アドレス決定される(addressed)、ワードライン３ １８の１つに高シグナルを配置する。カラム・デコーダ／データ・インプットア ウト・マルチプレクサ３１８は、機能が書き込み機能であるか，読み取り機能で あるかに依存して、ライン３２８のインプットであるデータシグナルをカラムア ドレスに対応するビットライン３２２の１つに配置するか，又はカラムアドレス に対応するビットライン３２２の１つ上のシグナルをデータライン３２８上にア ウトプットする。当該技術分野で公知であるように、読み取り機能はＲＡＳ*シ グナルがＣＡＳ*シグナルに先行する場合に誘発され、書き込み機能はＣＡＳ*シ グナルがＲＡＳ*シグナルに先行する場合に誘発される。各セル４００中のトラ ンジスター４０２は高ターンオン(high turn on)であるワードラインに接続して 、読み取り機能又は書き込み機能のいずれが実施されるかに依存して、ビットラ イン３２２Ａ上のデータシグナルをコンデンサー４０４に読み取らせるか、又は コンデンサー４０４上のシグナルをビットライン３２２Ａ上にアウトプットさせ る。当該技術分野で周知であるように、ライン上のシグナルを増幅するためにラ イン３２２に沿ってセンス増幅器３２０が配置される。前記で略述された機能並 びに他の既知メモリ機能を実施するために必要な又は有用な他の論理(logic)も メモリ３００に包含されるが、本発明に直接適用されないので、本明細書には示 さないか又は考察しない。 前記で略述したように、ＲＡＳ*とＣＡＳ*ライン３２４と３２６；レジスタ３ ０４と３０６；デコーダ３０８と３１０；及びトランジスター４０２は、データ ライン３２８上のメモリへの情報インプットに依存して、第１メモリ状態又は第 ２メモリ状態にメモリセル４００を入れるための情報書き込み手段４１８（図４ 参照）を含む。第１メモリセル状態は第１分極状態にある強誘電性材料の層５ ００に対応し、第２メモリセル状態は第２分極状態にある強誘電性材料の層５０ ０に対応する。センス増幅器３２０に加えて、これらの要素はメモリセル４００ の状態を感知して、この状態に応じた電気的シグナルを与えるための情報読み取 り手段４２０を含む。薄膜強誘電性層５００が分極状態を感知する必要性のため に、情報読み取り手段が薄膜強誘電性層５００を反復一方向電圧パルスにさらす 。 薄膜強誘電性層５００は好ましくは、例えば米国特許第５，４２３，２８５号 に記載された方法のような液体付着方法を用いて形成され、この特許は本明細書 に完全に開示されているかのごとく本明細書に援用される。 図６は、本発明のメモリセル４００を作製するためのプロセスＰ６００の概略 工程図を示す。工程Ｐ６０２では、薄膜強誘電性層５００を受容するためのウェ ファ５０２は慣用的手段によって容易に製造される。したがって、シリコンウェ ファ５０２を酸素拡散炉中で加熱して、酸化物層５０４を成長させる。イオンエ ッチング又は他の方法によって酸化物層５０４を通して，接触孔５０７を形成し て、ウェファ５０２を露出させ、次に、慣用的な手段によってウェファ５０２を ｎ又はｐ−ドープして、ソース／ドレン領域４０８と４１０を形成する。ゲート ４０６を慣用的手段によって形成する。分離層５０６をスピン・オン・グラス又 は他の慣用的材料として付着させることができる。電極４１２を慣用的手段によ って、適所にスパッターしてニールする。プロセスＰ６００は薄膜強誘電性層５ ００を形成する点で慣用的方法とは異なる。 工程Ｐ６０４は液体先駆体の調製を包含する。下記反応によって調製される金 属アルコキシカルボキシレート先駆体を用いることが好ましい： （２）アルコキシド−Ｍ+n＋ｎＲ−ＯＨ→Ｍ（−Ｏ−Ｒ）n＋ｎ／２Ｈ2； （３）カルポキシレート−Ｍ+n＋ｎ（Ｒ−ＣＯＯＨ） →Ｍ（−ＯＯＣ−Ｒ）n＋ｎ／２Ｈ2；及び （４）アルコキシカルボキシレート−Ｍ（−Ｏ−Ｒ'）n＋ｂＲ−ＣＯＯＨ ＋熱→（Ｒ’−Ｏ−）n-bＭ（−ＯＯＣ−Ｒ）b＋ｂＨＯＲ； （５）（Ｒ−ＣＯＯ−）xＭ（−Ｏ−Ｃ−Ｒ'）a＋Ｍ'（−Ｏ−Ｃ−Ｒ”）b→ （Ｒ−ＣＯＯ−）xＭ（−Ｏ−Ｍ'（−Ｏ−Ｃ−Ｒ"）b-1）a＋ ａＲ’―Ｃ―Ｏ―Ｃ−Ｒ”;及び （６）（Ｒ−ＣＯＯ−）xＭ（−Ｏ−Ｃ−Ｒ'）a＋ｘＭ'（−Ｏ−Ｃ−Ｒ”）b→ （Ｒ’―Ｃ―Ｏ―）aＭ（−Ｏ−Ｍ'（−Ｏ−Ｃ−Ｒ"）b-1）x＋ ｘＲ−ＣＯＯ−Ｃ−Ｒ” 前記式中、Ｍはｎの電荷を有する金属カチオンであり；ｂは０〜ｎの範囲内のカ ルボン酸モル数であり；Ｒ’は好ましくは炭素数４〜１５のアルキル基であり； Ｒは炭素数３〜９のアルキル基であり；Ｒ”は好ましくは炭素数約０〜１６のア ルキル基であり；ａ、ｂ及びｘはＭとＭ’のそれぞれの原子価状態を満たす対応 置換基の相対的量を表示する整数である。ＭとＭ’とは好ましくは、ストロンチ ウム、ビスマス、ニオブ及びタンタルから成る群から選択される。前記反応プロ セスの反応プロセスの例示的な考察は一般化されており、したがって、限定され ない。発生する特異的な反応は、用いる金属、アルコール及びカルボン酸並びに 加える熱量に依存する。工程Ｐ６０４の詳細な例を実施例１として以下に提供す る。 アルコール、カルボン酸及び金属を包含する反応混合物を、反応を促進するた めに、約７０℃〜２００℃の範囲内の温度において１〜２日間還流させる。次に 、反応混合物を１００℃を越える温度において蒸留して、溶液から水と短鎖エス テルとを除去する。アルコールは好ましくは２−メトキシエタノール又は２−メ トキシプロパノールである。カルボン酸は好ましくは２−エチルヘキサン酸であ る。反応はキシレン又はｎ−オクタン溶媒中で実施することが好ましい。反応生 成物を溶液１リットルにつき０．１〜０．３モルの目的ニオブタンタル酸・スト ロンチウム・ビスマス材料(図１参照)を生じるようなモル濃度に希釈する。 プロセスＰ６００から得られるニオブタンタル酸・ストロンチウム・ビスマス 材料は，工程Ｐ６０４の液体先駆体溶液を式（１）のＥに相当するビスマス過剰 量を含むように混合するならば、それらの予定の使用環境において良好に作用す る。アニール工程Ｐ６１２とＰ６１６中に若干のビスマス揮発損失が生じる。過 剰なビスマスの他の利点には、格子欠陥の補償がある。薄膜強誘電性材料５００ は１００％以上の過剰量のビスマスを含むように製造されている。過剰なビスマ スは、前記に示したＳｍｏｌｅｎｓｋｉｉのクラスＡ式を満たすために必要であ るビスマス量の５％〜１０％の範囲である量で加えることが好ましい。 工程Ｐ６０６では、工程Ｐ６０４からの先駆体溶液を、薄膜強誘電性層５００ を受容するための電極４１２の最上面を呈示する、工程Ｐ６０２からの基板に塗 布する。液体先駆体の塗布は、周囲温度及び圧力において電極４１２の最上面に 液体先駆体の１〜２滴を滴下し、次に約２０００ＲＰＭまでにおいてウェファを 約３０秒間回転させて，過剰な溶液を除去して、薄膜液体残渣を残すことによっ て、好ましく行われる。最も好ましい回転速度は１５００ＲＰＭである。或いは 、ミスト化付着方法又は化学蒸着方法によって、液体先駆体を塗布することがで きる。 工程Ｐ６０８とＰ６１０では、先駆体を熱処理して、混合層状超格子構造を有 する固体金属酸化物、即ち，電極１１０上の層１１２を形成する。この処理工程 は、工程Ｐ６０６から生じた液体先駆体フィルムを乾燥させ、アニールすること によって行われる。工程６０８では、先駆体を乾燥空気雰囲気中のホットプレー ト上で，約２００℃〜５００℃の温度において液体薄膜から有機物質の実質的に 全てを除去して、乾燥金属酸化物残渣を残すために充分な時間乾燥させる。この 時間は好ましくは約１分間から約３０分間までである。空気中で約２〜１０分間 の４００℃乾燥温度が最も好ましい。この高温乾燥工程は、プロセスＰ６００か ら得られる最終ニオブタンタル酸・ストロンチウム・ビスマス材料結晶質組成物 の予測可能な又は反復可能な電気的特性を得るために重要である。 工程Ｐ６１０では、工程Ｐ６０８から得られる乾燥先駆体残渣が所望の厚さで ない場合には、所望の厚さが得られるまで、工程Ｐ６０６とＰ６０８を繰り返す 。約１８００Åの厚さは典型的に、本明細書に開示したパラメータ下での０．１ ３０Ｍ溶液の２回塗りを必要とする。 工程Ｐ６１２では、乾燥した先駆体残渣をアニールして、ニオブタンタル酸・ ストロンチウム・ビスマス薄膜強誘電性層５００を形成する(図５参照)。このア ニーリング工程は後のアニーリング工程と区別するために第１アニールと呼ばれ る。第１アニールは好ましくは酸素中で、５００℃〜１０００℃の温度において 30分間〜2時間の時間行われる。工程Ｐ６１２はより好ましくは、７５０℃〜８ ５０℃において80分間行われ、最も好ましいアニール温度は約８００℃である。 工程Ｐ６１２の第１アニールは最も好ましくは酸素雰囲気中で、炉中への “プッシュ”のための５分間と、炉からの“プル”のための５分間とを含めた80 分間プッシュ／プル・プロセスを用いて行われる。指定アニール時間は，炉中へ の及び炉からのサーマル・ランプを生じるために用いられる時間を包含する。 工程Ｐ６１４では、第２電極４１４をスパッターリングによって被覆する。こ のデバイスを次に，当業者によって理解されるようにフォトレジスト塗布と，そ の後のイオンエッチングとを含む、慣用的なフォトエッチングによってパターン 化する。このパターン化は第２アニーリング工程Ｐ６１６の前に行われることが 、第２アニールがメモリセル４００からパターン化応力を除去して、パターン化 操作から生じる欠陥を修正するので、好ましい。 第２アニーリング工程Ｐ６１６は、第１アニーリング温度(例えば、８００℃) に関して約５０℃〜１００℃の小さい温度範囲より大きい程度にアニーリング温 度を変動させないように注意しながら、工程Ｐ６１２の第１アニールと同様な方 法で行うことが好ましい。第２アニール時間は好ましくは持続して約２０分間〜 ９０分間であり、約３０分間の持続時間が最も好ましい。 最後に、工程Ｐ６１８において、デバイスを完成して，評価する。当業者によ って理解されるように、完成は付加的な層の付着，接触孔のイオンエッチング、 及び他の慣用的な操作を必要とする。ウェファ５０２を個別のユニットに切断し て、その上に同時に製造されている複数個の集積回路デバイスを分離することが できる。 下記の非限定的な実施例は、本発明を実施するための好ましい材料と方法とを 述べる。 実施例１ ＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27を生成するように設計された０．１４ Ｍ金属アルコキシカルボキシレート溶液の製造 図６の工程Ｐ６０４による先駆体溶液の製造に用いるために表１に記載するよ うに，溶液成分を測定した。これらの成分を用いて、酸素中での乾燥溶液残渣の アニーリング時に平均式；ＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27を有するペ ロブスカイト類似層状超格子材料を形成することができる液体先駆体溶液を製造 した。この実施例の操作はＳｙｍｅｔｒｉｘ Ｃｏｒｐｏｒａｔｉｏｎ（コ ロラド州、コロラドスプリングス）の実験室において大気圧で行った。 表１では、“ＦＷ”は式重量を意味し、“ｇ”はグラムを意味し、“ｍｍｏｌ ｅ”はミリモルを意味し、“Ｅｑｕｉｖ.”は実験式ＳｒＢｉ2.18（Ｎｂ0.56Ｔ ａ1.44）Ｏ9.27に対応する当量式モル濃度を意味する。図６のアニール工程Ｐ６ １２とＰ６１６において予想されるビスマス揮発損失を補償するためにビスマス の９％(又は０．１８モル)過剰量が加えられていることが注目される。したがっ て、最終的ニオブタンタル酸・ストロンチウム・ビスマス材料は実験式ＳｒＢｉ2 （Ｎｂ0.56Ｔａ1.44）Ｏ9を有すると考えられたが、先駆体溶液自体は揮発の不 存在下でＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27を生成することができる。ア ニール工程の酸素雰囲気はまた，先駆体溶液が供給しない実験式中酸素の全ての 部分を供給する。したがって、金属Ｓｒ、Ｂｉ、Ｎｂ及びＴａを、溶液のアニー リング時に実験式ＳｒＢｉ2（Ｎｂ0.56Ｔａ1.44）Ｏ9を有する固体金属酸化物を 生成するように予定される割合で混合する。 還流冷却管を備えたＥｒｌｅｎｍｅｙｅｒフラスコを用いて、反応のためのス トロンチウム（１．７５２ｇ）を大過剰量（４０ｍｌ）の１−メトキシ−２−プ ロパノールと混合して、反応混合物を形成した。タンタル（Ｖ）エトキシド（１ １．７０ｇ）とニオブ（Ｖ）エトキシド（３．５６４ｇ）とをこの反応混合物と 一緒にする。反応混合物を１２０℃において電磁気攪拌しながら３時間還流させ 、ストロンチウム金属を溶解させて、ストロンチウム金属と１−メトキシ−２− プロパノールとを反応させる。熱反応混合物に２−エチルヘキサン酸（３０．０ ｇ） を加えて、この反応混合物を再び１３０℃においてさらに３時間還流させた。こ の第２還流は各金属のアルコキシド配位子の２−エチルヘキサノエート配位子と の発熱性置換を容易にした。この置換は金属アルコキシカルボキシレートを生成 した。反応混合物を５０℃〜１２０℃の範囲内の温度において吸引真空下で蒸発 させて、約２０ｍｌの溶媒を除去した。この溶液を室温冷却するため放置した。 溶液濃度を１リットルにつき０．１４ｍｍｏｌのＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1. 44 ）Ｏxに調節するために充分なキシレンと共に、ビスマス−２−エチルヘキサ ノエート（４１．４１ｇ）を加えた。 実施例２ 室温におけるニオブタンタル酸・ストロンチウム・ビスマス強誘電性コンデンサ ーの一方向パルス試験 厚い酸化物層５０４、Ｐｔ／Ｔｉ電極４１２及びＰｔトップ電極４１４を有す るシリコンウェファ５０２上に、図５に示した種類の複数個の強誘電性コンデン サー４０４を形成した。薄膜強誘電性材料５００は、図６プロセスのために最も 好ましいプロセス条件を用いて，実施例１に従って調製した液体先駆体から製造 した。従って，薄膜強誘電性材料５００は、揮発損失に依存して、実験式ＳｒＢ ｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27又はＳｒＢｉ2（Ｎｂ0.56Ｔａ1.44）Ｏ9を有 した。各コンデンサーは７８５４μ2の表面積と，厚さ約１８００Åを有した。 Ｈｅｗｌｉｔ Ｐａｃｋａｒｄ８１１５Ａデュアル・チャンネル・パルス発生 器とＨｅｗｌｉｔ Ｐａｃｋａｒｄ５４５０２Ａデジタイジング・オシロスコー プとを１１．１ｎｆ負荷抵抗器に接続した。ＰＵＮＤスイッチング測定を行うた めに、プローブをシリコンウェファとトップ電極４１４とに接触するように配置 した。ＰＵＮＤスイッチング曲線を秒対電流（ａｍｐｓ／ｃｍ2）に関して測定 した。 図７に示すように、ＰＵＮＤ曲線は周知の方法で、最初に負方向の２パルスに よってサンプルを初期化し、次に測定値にその名称を与える４電圧パルスの系列 （正（Ｐ）パルス、第２正アップ（Ｕ）パルス、負（Ｎ）パルス，他の負ダウン （Ｄ）パルス）に関して負荷コンデンサーを横切る電荷を測定することによって 得られる。全てのパルスは同じ絶対振幅を有する。線形誘電パターンから、バー ジン強誘電性材料中のドメインが供給電場に配向される、非線形強誘電性パター ンへのスイッチングによって、最初の負パルスは材料が負分極を有して出発する ことを確実にする。それ故、最初の正“Ｐｓｐ”又は“Ｐ”パルスは材料を曲線 １００の側１０４に沿って正分極に切り替える(図１参照)。サンプルは残留強誘 電性電荷＋Ｐｒによって既に正に分極しているので、第２パルス“Ｐｓｕ”又は “Ｕ”は残留分極Ｐｒと正方向の自発分極Ｐｓとの間の線形誘電損失からの変化 を測定する。同様に、“Ｐｓｎ”又は“Ｎ”パルスは、残留分極−Ｐｒと負方向 の自発分極−Ｐｓとの間の線形誘電損失からの変化を測定する。インプリンティ ングの影響の１つは、Ｐｓｐ及びＰｓｕ曲線を０Ａ／ｃｍ2方向へ又は０Ａ／ｃ ｍ2から離れてシフトさせることによって、メモリ読み出しを損なうことである 。他の影響は、１より多い状態にデータを記憶する能力の損失である、この理由 はＰｓｄ又はＰｓｕ曲線が０Ａ／ｃｍ2値に達したならば、強誘電性材料が２つ のメモリ分極状態を保持することがもはやできないからである。 メモリセルの標準アーキテクチャーに関して(全てのアーキテクチャーに関し てではない)、ＰＵＮＤ曲線は不揮発性強誘電性スイッチングメモリ用途への材 料の適合性を意味する。一般に、“Ｐ”と“Ｎ”曲線がそれぞれ“Ｕ”と“Ｄ” 曲線から充分に分離していて，標準アーキテクチャーにおいて大きいシグナルを 生じることが望ましい。全ての曲線が飽和時間Ｔｓ後に低い値に迅速に低下する ことも望ましい。迅速に低下する曲線は，材料が迅速に電流を完成して、シグナ ルを迅速に生じることを意味する。即ち、これは“迅速スイッチング”物質であ る。一般に、本明細書における試験では、スイッチング時間は最大振幅の１０％ の値に低下する時間であると解釈される、この理由は、この１０％レベルが一般 に典型的な集積回路のノイズレベルの範囲内であるからである。 ＰＵＮＤ測定は、３ｖｏｌｔのスイッチングパルス振幅を３０ナノ秒の上昇時 間及び３０ナノ秒の降下時間と、パルス間の７５ナノ秒のパルス遅延と共に用い て実施した。ＰＵＮＤ測定は、コロラド州、コロラドスプリングスの実験室で、 ２５℃の温度及び周囲大気圧において実施した。図１によるヒステリシスにおけ る初期正方向移動は、図７に関するＰｓｐ―Ｐｓｄ又はＰ―Ｄによって測定され た２１．２μＣ／ｃｍ2の分極値を示した。その後に負方向スイッチングは−２ ０．３８μＣ／ｃｍ2のＰｓｎ−Ｐｓｕ又はＵ−Ｄ分極値を示した。これらの初 期値は、例えば２１．２に係数１００／２１．２を乗ずることによって、１００ に正規化した。したがって、これらの同じ係数を乗じた，その後の測定値は初期 測定値の％としてのインプリントに基づく変化を表す。 バージンＰＵＮＤ測定後に、ＰＵＮＤ測定装置を用いて、強誘電性コンデンサ ー４０４に１０8一方向方形波電圧パルスを与えた。これらのパルスは各々３ｖ ｏｌｔの振幅を有し、負極性による１ＭＨＺサイクルにおいて、負に切り替えら れた強誘電性コンデンサーに与えられた。ＰＵＮＤスイッチング測定を１０8サ イクル後に行い、２２．２５のＰｓｐ−Ｐｓｄ値と、−２０．７１のＰｓｎ−Ｐ ｓｕ値とを生じた、これらの値はそれぞれ１０９．１８と−９７．６９とに正規 化された。強誘電性コンデンサーを付加的な一方向電圧パルスにさらし、付加的 なＰＵＮＤ測定を１０9累積サイクル後に以前と同様に行った。このプロセスを １０10累積サイクルにおける測定のために繰り返した。 図８は、ＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27材料のＰＵＮＤスイッチン グ結果を対数目盛り上の正規化分極対一方向パルスサイクル数として示す。正規 化Ｐｓｎ―Ｐｓｕインプリント値は−９７．６９〜−９５．６６の範囲であるか ，又はバージン分極の５％未満である。正規化Ｐｓｐ−Ｐｓｄインプリント値は １０９．１８〜１１０．０６の範囲であり、実際に、１０9サイクル時の１１０ ．０６から１０10サイクル時の１０８．００に改良された、即ち、これらの値は バージン分極値の約１０％以内に留まった。図８の結果はインプリントに対する 予想外に良好な抵抗を示す。ＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27材料ほど 良好にインプリントに耐える他の薄膜材料は知られていない。 比較例２ 室温におけるタンタル酸・ストロンチウム・ビスマス強誘電性コンデンサーの一 方向パルス試験 先駆体溶液を実施例１に関すると同様な方法で、但し、ニオブの代わりに等モ ル量のタンタルを用いて，製造した。したがって、この溶液は図６のプロセスに おいてＳｒＢｉ2.18Ｔａ2Ｏ9.27を生成するように設計された。この溶液を用 いて、コンデンサーがＳｒＢｉ2,18Ｔａ2Ｏ9.27から製造されること以外は、実 施例２に関すると同様な方法でウェファ上に複数個の強誘電性コンデンサーを製 造した。典型的な強誘電性コンデンサーを実施例２のＰＵＮＤ測定に関すると同 じＰＵＮＤ測定にさらした。 図９は、ＳｒＢｉ2.18Ｔａ2Ｏ9.27材料のＰＵＮＤスイッチング結果を対数目 盛り上の正規化分極対サイクル数として示す。正規化Ｐｓｎ−Ｐｓｕインプリン ト値は−８８．９７〜−５４．８７の範囲であるか，又はバージン分極の約４５ ％ある。正規化Ｐｓｐ―Ｐｓｄインプリント値は１２２．０５〜１４４．５８の 範囲であり、わずかに、１０9サイクル時の１４４．５８から１０10サイクル時 の１４３．７４に改良された、即ち、これらの値はバージン分極値の約４５％以 内に留まった。図９のインプリント結果はまだ非常に良好であるが、図８の結果 に比べると比較的不良である。 実施例３ 高温におけるニオブタンタル酸・ストロンチウム・ビスマス強誘電性コンデンサ ーの一方向パルス試験 実施例２のＰＵＮＤ測定を同じ強誘電性コンデンサーに対して同じ方法で、但 し、測定を２５℃ではなく、１２５℃において行って繰り返した。予定使用環境 、即ち、集積メモリ回路における状態をより現実的に評価するために、試験温度 を変化させた。 図１０は、ＰＵＮＤ測定結果を対数目盛り上の正規化分極対サイクル数として 示す。正規化分極は、１２５℃におけるバージン材料上で行われた測定に関して 算出した。正規化Ｐｓｎ―Ｐｓｕインプリント値は−１００．００〜−８７．７ ７の範囲であるか，又はバージン分極の約１３％未満である。正規化Ｐｓｐ−Ｐ ｓｄインプリント値は１０９．４３〜１１３．１３の範囲であり、実際に、１０9 サイクル時の１１３．１３から１０10サイクル時の１１２．１２に改良された 、即ち、これらの値はバージン分極値の約１７％以内に留まった。図１０の結果 は、高温ではインプリントが顕著であるという事実にも拘わらず、高温において インプリントに対して予想外に良好な耐性を示す。 実施例４ ニオブタンタル酸・ストロンチウム・ビスマスのＰＵＮＤ測定に対する高温の影 響 実施例１のＰＵＮＤ測定に関すると同じ方法で、ＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44 ）Ｏ9.27から製造された複数個の強誘電性コンデンサーに対して連続ＰＵＮ Ｄ測定を行った。各コンデンサーを一定温度に維持し，負３Ｖ一方向パルスを１ ０9回サイクルして，各コンデンサー中のＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9 .27 材料を試験した。個々のコンデンサーを２５℃、５０℃、７５℃、１００℃ 、１２５℃及び１５０℃において試験した。図１１は各コンデンサーに対応する 正規化分極対温度としてＰＵＮＤ測定結果を示す。正規化分極は２５℃の材料に 対して行った測定に関して算出した。正規化Ｐｓｎ−Ｐｓｕ値は−１００．００ 〜−８９．４８であり、温度に関して大きさが減少した。図１１は１２５℃を超 える高温がインプリントを促進することを示す。 比較例４ タンタル酸・ストロンチウム・ビスマスのＰＵＮＤ測定に対する高温の影響 比較例２によって製造されたＳｒＢｉ2.18Ｔａ2Ｏ9.27強誘電性コンデンサー に対して実施例４のＰＵＮＤ測定を繰り返した。図１２は、図１１と比較するた めにＰＵＮＤ結果を示す。図１２の結果は総合的に非常に良好である。図１２の Ｐｓｐ−Ｐｓｄ結果は図１１の対応する結果よりも良好であるが、図１２のＰｓ ｎ−Ｐｓｕ結果は図１１における匹敵する結果ほど良好ではない。Ｐｓｎ−Ｐｓ ｕ測定は反対状態又はメモリ保持状態を表すので、その結果、インプリンティン グ効果に最も敏感である。図１２のＰｓｎ−Ｐｓｕ測定は、１００℃を超える温 度においては図１１結果よりも迅速に零方向に進行する。この促進は、ＳｒＢｉ2.18 Ｔａ2Ｏ9.27材料がＳｒＢｉ2.18（Ｎｂ0.56Ｔａ1.44）Ｏ9.27材料よりも高 温操作に比較的適していないことを示す。 当業者は，前記好ましい実施態様が本発明の真の範囲及び精神から逸脱せずに 明白な改変を受けることができることを理解するであろう。従って，本発明者は ，本発明におけるこれらの完全な権利を保護するために，均等論の原則に基づく 意図を明言する。
【手続補正書】 【提出日】平成１１年９月３日（１９９９．９．３） 【補正内容】 請求の範囲 １．約６０００Å未満の厚さを有する薄膜強誘電性材料（５００）を有する 電子デバイス（３００，４００）であって、前記薄膜強誘電性材料が、実験式： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは２までの範囲であるビスマスの化学量論的過剰量を表す数であり、 Ｘは０．４〜０．８の範囲であるニオブ量を表す数である］ で示されるニオブタンタル酸・ストロンチウム・ビスマスを含むことを特徴とす る前記電子デバイス。 ２．Ｘが０．５６であることを特徴とする，請求項１記載の電子デバイス。 ３．集積回路メモリを包含する，請求項１記載の電子デバイスであって、前 記薄膜強誘電性材料が前記集積回路メモリの一部を形成する前記電子デバイス。 ４．強誘電性メモリセル（４００）の操作方法であって、 前記強誘電性メモリセル内の薄膜強誘電性材料（５００）の分極状態を第１分 極状態を生じるように切り替える工程であって、前記薄膜強誘電性材料が実験式 ： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは２までの範囲であるビスマスの化学量論的過剰量を表す数であり、 Ｘは０．４〜０．８の範囲であるニオブ量を表す数である］ で示されるニオブタンタル酸・ストロンチウム・ビスマスであり、前記薄膜強誘 電性材料が約６０００Å未満の厚さを有する前記工程と； 前記第１分極状態の前記薄膜強誘電性材料を複数個の一方向電圧パルスにさら す工程と；その後に 前記強誘電性材料を前記複数個の一方向電圧パルスからのインプリントを本質 的に含まない第２分極状態に切り替える工程と を特徴とする前記方法。 ５．前記薄膜強誘電性材料を複数個の一方向電圧パルスにさらす工程が３〜 ５ｖｏｌｔの大きさの範囲である少なくとも１０9電圧パルスを含むことを特徴 とする、請求項４記載の方法。 ６．本質的にインプリントを含まない前記第２分極状態がＰｓｎ−Ｐｓｕと して測定される５％未満のインプリントを有することを特徴とする、請求項４記 載の方法。 ７．液体先駆体を基板（４１２）に塗布する工程（Ｐ６０６）と、前記基板 上の前記液体先駆体を乾燥させて、先駆体残渣を得る工程（Ｐ６０８）と、前記 先駆体残渣を酸素中でアニーリングして、ニオブタンタル酸・ストロンチウム・ ビスマス（５００）を得る工程（Ｐ６１２）と、強誘電性メモリデバイスを完成 させる工程（Ｐ６１８）とを含む、強誘電性メモリデバイス（３００，４００） の製造方法であって、前記液体先駆体を前記基板に塗布する前記工程が、ニオブ タンタル酸・ストロンチウム・ビスマスの実験式： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは２までの範囲であるビスマスの化学量論的過剰量を表す数であり、 Ｘは０．４〜０．８の範囲であるニオブ量を表す数である］に対応する典型的な 割合でストロンチウム、ビスマス、ニオブ及びタンタル金属を有する液体先駆体 を塗布することを含むことを特徴とする前記方法。 ８．Ｘが０．５６であることを特徴とする，請求項７記載の方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パス・デ・アラウジョ，カルロス・エイ アメリカ合衆国コロラド州80919，コロラ ド・スプリングス，ウエスト・サンバー ド・クリッフス・レイン 317 (72)発明者 マクミラン，ラリー・ディー アメリカ合衆国コロラド州80909，コロラ ド・スプリングス，ロック・ロマンド・レ イン 4255

Claims (1)

  1. 【特許請求の範囲】 １．約６０００Å未満の厚さを有する薄膜強誘電性材料（５００）を有する 電子デバイス（３００，４００）であって、前記薄膜強誘電性材料が、実験式： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは０〜２の範囲であるビスマスの過剰量を表す数であり、Ｘは０．０ １〜０．９の範囲であるニオブ量を表す数である］ で示されるニオブタンタル酸・ストロンチウム・ビスマスを含むことを特徴とす る前記電子デバイス。 ２．前記薄膜強誘電性材料が、それぞれ３〜５ｖｏｌｔの範囲内の大きさを 有する少なくとも１０10一方向電圧パルスサイクルに、Ｐｓｎ−Ｐｓｕとして測 定されるインプリント２０％未満で、耐えることができることを特徴とする，請 求項１記載の電子デバイス。 ３．前記薄膜強誘電性材料が、それぞれ３〜５ｖｏｌｔの範囲内の大きさを 有する少なくとも１０9一方向電圧パルスサイクルに、Ｐｓｎ−Ｐｓｕとして測 定されるインプリント５％未満で、耐えることができることを特徴とする，請求 項１記載の電子デバイス。 ４．Ｘが０．４〜０．８の範囲であることを特徴とする，請求項１記載の電 子デバイス。 ５．Ｘが０．５６であることを特徴とする，請求項１記載の電子デバイス。 ６．集積回路メモリを包含する，請求項１記載の電子デバイスであって、前 記薄膜強誘電性材料が前記集積回路メモリの一部を形成する前記電子デバイス。 ７．強誘電性メモリセル（４００）の操作方法であって、 前記強誘電性メモリセル内の薄膜強誘電性材料（５００）の分極状態を第１分 極状態を生じるように切り替える工程であって、前記薄膜強誘電性材料が実験式 ： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは０〜２の範囲であるビスマスの過剰量を表す数であり、Ｘは０．０ １〜０．９の範囲であるニオブ量を表す数である］ で示されるニオブタンタル酸・ストロンチウム・ビスマスであり、前記薄膜強誘 電性材料が約６０００Å未満の厚さを有する前記工程と； 前記第１分極状態の前記薄膜強誘電性材料を複数個の一方向電圧パルスにさら す工程と；その後に 前記強誘電性材料を前記複数個の一方向電圧パルスからのインプリントを本質 的に含まない第２分極状態に切り替える工程と を特徴とする前記方法。 ８．前記薄膜強誘電性材料を複数個の一方向電圧パルスにさらす工程が３〜 ５ｖｏｌｔの大きさの範囲である少なくとも１０9電圧パルスを含むことを特徴 とする、請求項７記載の方法。 ９．本質的にインプリントを含まない前記第２分極状態がＰｓｎ−Ｐｓｕと して測定される５％未満のインプリントを有することを特徴とする、請求項８記 載の方法。 １０．液体先駆体を基板（４１２）に塗布する工程（Ｐ６０６）と、前記基 板上の前記液体先駆体を乾燥させて、先駆体残渣を得る工程（Ｐ６０８）と、前 記先駆体残渣を酸素中でアニーリングして、ニオブタンタル酸・ストロンチウム ・ビスマス（５００）を得る工程（Ｐ６１２）と、強誘電性メモリデバイスを完 成させる工程（Ｐ６１８）とを含む、強誘電性メモリデバイス（３００，４００ ）の製造方法であって、前記液体先駆体を前記基板に塗布する工程が、ニオブタ ンタル酸・ストロンチウム・ビスマスの実験式： ＳｒＢｉ2+E（ＮｂXＴａ2-X）Ｏ9+3E/2 ［式中、Ｅは０〜２の範囲であるビスマスの過剰量を表す数であり、Ｘは０．０ １〜０．９の範囲であるニオブ量を表す数である］に対応する典型的な割合でス トロンチウム、ビスマス、ニオブ及びタンタル金属を有する液体先駆体を塗布す ることを含むことを特徴とする前記方法。 １１．前記薄膜強誘電性材料が、それぞれ３〜５ｖｏｌｔサイクルの範囲内 の大きさを有する少なくとも１０10一方向電圧パルスサイクルに、Ｐｓｎ−Ｐ ｓｕとして測定されるインプリント２０％未満で、耐えることができることを特 徴とする，請求項１０記載の方法。 １２．前記薄膜強誘電性材料が、それぞれ３〜５ｖｏｌｔサイクルの範囲内 の大きさを有する少なくとも１０9一方向電圧パルスサイクルに、Ｐｓｎ−Ｐｓ ｕとして測定されるインプリント５％未満で、耐えることができることを特徴と する，請求項１０記載の方法。 １３．Ｘが０．４〜０．８の範囲であることを特徴とする、請求項１２記載 の方法。 １４．Ｘが０．５６であることを特徴とする、請求項１２記載の方法。
JP53851898A 1997-03-03 1998-02-04 強誘電性メモリの操作方法 Expired - Fee Related JP3439222B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/810,190 US5784310A (en) 1997-03-03 1997-03-03 Low imprint ferroelectric material for long retention memory and method of making the same
US08/810,190 1997-03-03
PCT/US1998/002008 WO1998039800A1 (en) 1997-03-03 1998-02-04 Strontium bismuth niobate tantalate ferroelectric thin film

Publications (2)

Publication Number Publication Date
JP2000510651A true JP2000510651A (ja) 2000-08-15
JP3439222B2 JP3439222B2 (ja) 2003-08-25

Family

ID=25203232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53851898A Expired - Fee Related JP3439222B2 (ja) 1997-03-03 1998-02-04 強誘電性メモリの操作方法

Country Status (8)

Country Link
US (2) US5784310A (ja)
EP (1) EP0970516A1 (ja)
JP (1) JP3439222B2 (ja)
KR (1) KR20000076056A (ja)
CN (1) CN1249849A (ja)
CA (1) CA2281763A1 (ja)
TW (1) TW393639B (ja)
WO (1) WO1998039800A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559469B1 (en) 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
JP3585674B2 (ja) * 1996-11-21 2004-11-04 ローム株式会社 半導体記憶装置
JP3549715B2 (ja) 1997-10-15 2004-08-04 日本電気株式会社 Ｂｉ層状強誘電体薄膜の製造方法
JP3770717B2 (ja) * 1997-11-26 2006-04-26 ローム株式会社 強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6207465B1 (en) 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6281534B1 (en) 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6225656B1 (en) 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
KR100321699B1 (ko) * 1998-12-30 2002-03-08 박종섭 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
US6541806B2 (en) 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6303804B1 (en) 1999-05-07 2001-10-16 Raytheon Company Environmentally benign bismuth-containing spin-on precursor materials
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6437380B1 (en) 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6489645B1 (en) 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
TW200306664A (en) * 2002-02-12 2003-11-16 Matsushita Electric Ind Co Ltd Ferroelectric capacitor device
US20040061990A1 (en) 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
KR101551853B1 (ko) 2008-04-03 2015-09-08 사켐,인코포레이티드 오늄 디카르복실레이트를 사용하여 세라믹 분말을 제조하는 방법
US9087689B1 (en) * 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939292A (en) * 1970-09-28 1976-02-17 Technovation, Inc. Process for stable phase III potassium nitrate and articles prepared therefrom
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
US5792592A (en) * 1996-05-24 1998-08-11 Symetrix Corporation Photosensitive liquid precursor solutions and use thereof in making thin films
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法

Also Published As

Publication number Publication date
CN1249849A (zh) 2000-04-05
US5784310A (en) 1998-07-21
TW393639B (en) 2000-06-11
US5883828A (en) 1999-03-16
CA2281763A1 (en) 1998-09-11
EP0970516A1 (en) 2000-01-12
JP3439222B2 (ja) 2003-08-25
KR20000076056A (ko) 2000-12-26
WO1998039800A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
JP2000510651A (ja) ニオブ酸・タンタル酸・ストロンチウム・ビスマス強誘電性薄膜
JP3040483B2 (ja) ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3590353B2 (ja) 長いリテンションメモリのための低インプリント強誘電体材料およびそれを製造する方法
US5519234A (en) Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
KR100419683B1 (ko) 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정
JP3285036B2 (ja) 金属間化合物バリア層を有しプラチナを含有しない強誘電性メモリセル、およびその製造法
JP3974626B2 (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
EP0616726B1 (en) Layered superlattice material applications
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH10270646A (ja) 強誘電体薄膜素子の製造方法及び半導体装置
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
USRE38565E1 (en) Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
JP3872917B2 (ja) 半導体装置の製造方法
JP2010157748A (ja) 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees