JP3040483B2 - ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造 - Google Patents

ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造

Info

Publication number
JP3040483B2
JP3040483B2 JP8516946A JP51694695A JP3040483B2 JP 3040483 B2 JP3040483 B2 JP 3040483B2 JP 8516946 A JP8516946 A JP 8516946A JP 51694695 A JP51694695 A JP 51694695A JP 3040483 B2 JP3040483 B2 JP 3040483B2
Authority
JP
Japan
Prior art keywords
layer
ferroelectric
strontium
titanate
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8516946A
Other languages
English (en)
Other versions
JPH09512963A (ja
Inventor
ラメシュ,ラマムーアジー
Original Assignee
テルコーディア テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テルコーディア テクノロジーズ インコーポレイテッド filed Critical テルコーディア テクノロジーズ インコーポレイテッド
Publication of JPH09512963A publication Critical patent/JPH09512963A/ja
Application granted granted Critical
Publication of JP3040483B2 publication Critical patent/JP3040483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 発明の背景 近年、バッファ層とテンプレート(template)とを適
当に組合せることにより、高品質結晶の強誘電体薄膜を
シリコン基板上に成長させて、適切な結晶配向で所望の
物質相の結晶化や形成を開始させることが行われてい
る。例えば、(略称)YSZ(yttria−stabilized zircon
ia)は、化学洗浄された、[100]Siウエハー上のバッ
ファ層として用いて、(略称)YBCO(yttrium−barium
−cuprate)のようなキュプレート(cuprate)超伝導体
の後続層を成長させるための結晶テンプレートを提供し
ている。米国特許第5,155,658号では、高結晶品質の、
C軸配向された(略称)YBCOを、(略称)PZT(pseudo
−cubic lead zirconium titanate)ペロブスカイト(p
erovskite)強誘電体層および被覆としてのYBCO電極層
を後続成長させるための構造テンプレートとして用い
て、強誘電体記憶素子を形成している。しかし、成長温
度が高いので、Si−CMOS加工においては問題が生じてい
た。
改良された低温結晶成長が、酸化ランタン−ストロン
チウム−コバルト(LSCO)のような立方晶金属酸化物で
後に成し遂げられたが、これは、(米国特許第5,270,29
8号)、例えばビスマスタチン酸塩(BTO)、積層ペロブ
スカイトのテンプレート層を用いてLSCOおよびPZT強誘
電体オーバー層でC軸配向を開始させて行ったものであ
る。米国特許第5,248,564号では、強誘電体装置の成長
をさらに改善しているが、これは積層BTOまたは類似の
タングステン酸ビスマス(BWO)のテンプレートを用い
てCMOS SiO2/Si基板上に適合して形成することができ
るLSCO/PLZT/LSCOヘテロ構造中にチタン酸鉛−ランタン
−ジルコニウム(PLZT)を使用して、実現したものであ
る。
このように温度限界を克服してCMOS適合を達成するこ
とができたものの、SiO2/Si基板上のヘテロ構造の電気
導電率は、実際に集積回路に適用するためには不十分で
あった。1994年10月5日に出願され、本願の譲受人と同
一の譲受人に譲渡された本願と同時係属の米国特許出願
第08/318,587号に開示された方法に従って、積層ペロブ
スカイトテンプレート上に配向した白金を中間エピタキ
シャル堆積することによって、この欠陥を取り除いた。
しかしながら、テンプレートと結晶層成長の操作が追加
されるため、デバイス加工が顕著に長びくこととなっ
た。
発明の概要 本発明で見出されたのは、意外にも、積層ペロブスカ
イト(例えばBTO等)のテンプレート中間層はなくても
よいこと、そして白金等の金属の薄膜は、Ti、Taまたは
TiO2を下塗りした非晶質SiO2表面を有する実用化グレー
ド(commercial−grade)のSiウエハー基板上に慣用手
順により成長すると、所要の電気シート導電率が得ら
れ、また任意数の金属酸化物コンデンサー電極材料、例
えばLSCO、LaSrCrO3、RuOx、およびSrRuO3、の多結晶成
長も十分に支持され、その上、例えばPLZTやPZTのペロ
ブスカイト強誘電体中間層を少なくとも1層同様に後続
成長するのが支持されることである。このような材料の
望ましい強誘電体性能、特に、疲労や痕跡(imprint)
に対する耐性、についての性能は、多結晶成長によって
害されることはなく、ランタンまたはニオブを1%〜10
%ドーピングすることによって、さらに最適化すること
ができる。
初期に見出された、積層ヘテロ構造加工方法、例えば
酸素雰囲気中で操作環境温度まで成長層を制御冷却する
ことによる方法では、得られた装置の強誘電性能に対し
て、特に、疲労、エージング、保持力および痕跡のよう
な特性に関して明らかである信頼性に、顕著な正の効果
を持ち続ける。
図面の簡単な説明 本発明を、添付図を参照して説明する。
図1は、本発明の強誘電体ヘテロ構造の代表的な立断
面図であり、 図2は、本発明によりSi/SiO2基板上への成長で得ら
れた強誘電性の高いヘテロ構造の代表的なX線回折パタ
ーンであり、 図3は、SiO2層を有しない基板上への成長で得られた
強誘電性の弱いヘテロ構造の代表的なX線回折パターン
であり、 図4は、LSCO電極下引き層上への成長で得られた強誘
電性の高いヘテロ構造の代表的なX線回折パターンであ
り、 図5は、LSCO電極下引き層なしでの成長で得られた強
誘電性の弱いヘテロ構造の代表的なX線回折パターンで
あり、 図6は、図2および図3で特徴づけられたヘテロ構造
の試験で得られた比較用ヒステリシスループのグラフで
あり、そして、 図7は、図4および図5で特徴づけられたヘテロ構造
の試験で得られた比較用ヒステリシスループのグラフで
ある。
発明の詳細な説明 本発明により得られた典型的な強誘電体ヘテロ構造の
記憶素子10を図1に示すが、これは[001]に配向した
単結晶シリコンウエハー11を基板として備え、その表面
は熱ウエット酸化されて約100nm厚の電子グレードの非
晶質SiO2層12を形成している。圧電装置に特に有用な別
のシリコンコーティング層材料は、窒化珪素、SiN4であ
る。約2〜2.5J/cm2の範囲のエネルギー密度でエキシマ
レーザ(248nm)を用いたパルスレーザ堆積法(PLD)を
使用して、約600〜680℃の温度でSiO2層表面に、約50nm
のチタンの下塗り層13を成長した。次いで、50〜150nm
の白金金属層を同様に、Ti層13上に成長した。他の通常
の成長技術、例えばスパッタリング、化学蒸着(CVD)
および電子ビーム蒸着を、同様に採用することができ
る。
適切な組成のターゲットで、PLD装置を用いて電極と
強誘電体層を連続的に蒸着した。約550℃から700℃の通
常の温度範囲で、かつ約13.3Paの酸素分圧の雰囲気中
で、LSCOの第1電極層15、典型的にはL1-xSrxCoO3(こ
こで、xは約0.15から0.85まで、好ましくは約0.5であ
る)の組成が、約50〜150nm厚、好ましくは約100nm厚、
になるまで、Pt層14上に成長した。他の公知の金属酸化
物電極材料、例えば、RuOx、SrRuO3およびLaSrCrO3、を
同じく使用できる。
次に、PLZTの強誘電体層16を約100〜500nm、典型的に
は300nmになるように設けた。PLZT材料の組成は、本実
施例では、Pb0.9La0.1Zr0.2Ti0.8O3であるが、何に応用
することを意図しているかに応じて、広い範囲で変化さ
せることができる。また、1%から10%までの範囲で、
好ましくは約4%から6%の範囲で、ランタンまたはニ
オブをドーピングすることは、強誘電体特性を最適化す
るのに有用である。他の強誘電体または常誘電(parael
ectric)材料、例えば、チタン酸バリウム、チタン酸バ
リウムストロンチウム、チタン酸鉛、チタン酸ビスマ
ス、タンタル酸ビスマスストロンチウム、ニオブ酸ビス
マスストロンチウムおよびタンタル酸ニオブ酸カリウム
は、高誘電率コンデンサーへの応用において、また焦電
装置および圧電装置において、層16に同様に使用でき
る。次いで、約100nmのLSCOの電極最上層17を成長し、
ヘテロ構造全体を約1×102〜約1×105Paの範囲内の酸
素分圧を有する雰囲気中において約5〜20℃/分の最適
速度で周囲温度まで冷却した。完成した多結晶ヘテロ構
造をX線回折実験することにより、強誘電スタックがペ
ロブスカイト相中では十分であることを確認した。
通常のホトリソグラフィー法を用いて、直径50μmの
試験コンデンサー電極18を上部LSCO層17から形成し、そ
の上にPt/Au電気コンタクト19を堆積した。ボトム電極
層15との相補コンタクトが、この構造体のどこか他の表
面上で、大きな導電パッド(図示せず)を介して容量結
合することによって実現された。コンデンサーヘテロ構
造の典型的な強誘電体試験を行ったところ、非常に望ま
しい、疲労特性、エージング特性、および保持力特性を
示し、これらの特性は、長期持久記憶装置への応用に対
して抜群に適している。この装置によって示される5Vで
約15〜20μC/cm2の残存分極値(remnant polarization
value)は、この目的に対しては全く十分である。高温
かつ直流バイアスの存在下という、より極端な条件で行
った追加試験でも、同様に十分満足な結果を示した。例
えば、約100℃で装置は少なくとも1011サイクル以上の
優れたリードライト耐久性を示した。
さらにヘテロ構造を成長させて、本発明の加工の有効
性を試験するためのサンプルを用意した。このようなサ
ンプルの1セットにおいて、第1ヘテロ構造はSiO2層12
を含むように上記の如く調製し、一方、第2サンプルで
はSiO2を省略した。図2および図3に描かれているサン
プルの各X線回折パターンは、SiO2中間層12とともに成
長したPLZT層(図2)の優先的な強誘電配向と、SiO2
がないために生じた不純物相(図3)の弱い配向と回折
ピークとを示している。それらのパターンの各強度は特
に注目に値する。
図4および図5の比較用X線回折パターンは、第2セ
ットサンプルから得られた。この第2セットのサンプル
は、ヘテロ構造スタック(図1)のPLZT強誘電体層16の
下にPt層14を有するハイブリッド金属/金属酸化物電極
を形成するのに必要なLSCO層15を含むか含まないかでそ
れぞれ異なっている。LSCO電極層15の効果は、回折強度
のみならず、PLZT強誘電体ぺロブスカイト相(図4)の
X線回折ピークに最も顕著に表れている。LSCO電極層な
しでは、PLZTの非強誘電性黄緑石相(pyro)のみが形成
された(図5)。
引き続き強誘電体特性を測定したところ、これらのサ
ンプルの比較用ヒステリシスループ(図6)で観察され
るように、Siウエハー基板上に存在するSiO2が有意に寄
与していることがはっきりと示された。上述の測定法で
は、また、LSCO電極層は強誘電体ペロブスカイト相の優
先的な核生成と優れた強誘電性信頼性特性とを可能にす
る両表面特性を提供するという別の利点が確認された。
LSCO電極層を設けあるいは設けないで製造されたヘテロ
構造の比較用ヒステリシスループ(図7)は、後者のサ
ンプルにおいては強誘電体特性が実質的に存在しないこ
とを示している。
本発明の方法と強誘電体ヘテロ構造コンデンサー材料
は、DRAMコンデンサー用誘電体、非破壊読み出し用メモ
リーの強誘電体FET素子および光集積回路や焦電探知器
用のSiO2/Si基板上に成長した電気−光ペロブスカイト
のような広範囲の装置に適用される。これらの強誘電体
の別の重要な面において、ハイブリッド金属/金属酸化
物電極を用いた薄膜は、FRAMのような持久記憶貯蔵装置
に適用される。
磁気抵抗ランダムアクセスメモリ(MRAM)および磁気
記録感知素子の形の追加装置は、本発明によって可能に
された強誘電磁気素子やトランジスタ回路を集積化する
ことにより実現することができる。このような構造は、
強誘電体材料の圧電特性を利用した集積化超小型電気機
械システムへの使用にも特に価値がある。これらの応用
例や他の応用例は上述の説明からいわゆる当業者にとっ
て明らかであり、また添付した請求項で明示される本発
明の範囲内のものとして考慮されるべきである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/108 29/788 29/792 (56)参考文献 特開 平8−97369(JP,A) 特開 平8−264735(JP,A) 特開 平8−2919(JP,A) 特開 平4−249358(JP,A) 特開 平4−221848(JP,A) 特開 平6−57411(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/108,21/8242 H01L 21/822,27/04 G11C 11/22 H01L 21/8247 H01L 29/788 H01L 29/792

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】下塗りされたシリコン化合物表面を有する
    シリコン基板と、前記表面上に成長した少なくとも1つ
    の結晶性強誘電体材料層とを具備する強誘電体コンデン
    サ−ヘテロ構造であって、 前記表面上に成長した金属層が前記ヘテロ構造に導電性
    を与え、かつ該金属層上に成長した金属酸化物層が前記
    強誘電体層のためのハイブリッドコンデンサー電極基板
    を形成しており、 前記金属酸化物層が、酸化ランタンストロンチウムコバ
    ルト、酸化ランタンストロンチウムクロム、酸化リテニ
    ウムおよび酸化ストロンチウムルテニウムからなる群か
    ら選ばれる物質の多結晶生成物を含むことを特徴とする
    強誘電体コンデンサーヘテロ構造。
  2. 【請求項2】前記シリコン化合物が二酸化珪素および窒
    化珪素からなる群から選ばれ、かつチタン、タンタルお
    よび二酸化チタンからなる群から選ばれる化合物で下塗
    りされていることを特徴とする請求項1に記載の構造。
  3. 【請求項3】前記金属層が本質的に白金からなることを
    特徴とする請求項1に記載の構造。
  4. 【請求項4】前記強誘電体層が、チタン酸鉛ランタンジ
    ルコニウム、チタン酸バリウム、チタン酸バリウムスト
    ロンチウム、チタン酸鉛、チタン酸ビスマス、タンタル
    酸ビスマスストロンチウム、ニオブ酸ビスマスストロン
    チウムおよびタンタル酸ニオブ酸カリウムからなる群か
    ら選ばれる物質の多結晶成長物を含むことを特徴とする
    請求項1に記載の構造。
  5. 【請求項5】前記強誘電体材料層が、ランタンおよびニ
    オブからなる群から選ばれるドーピング物質を1%〜10
    %含有することを特徴とする請求項1に記載の構造。
  6. 【請求項6】下塗りされたシリコン化合物表面層を有す
    るシリコン基板上に少なくとも1層の結晶性強誘電体材
    料層を成長させた強誘電体コンデンサーのヘテロ構造を
    製造するための方法であって、 前記表面層上に金属層を成長して前記ヘテロ構造に導電
    性を与え、かつ前記金属上に金属酸化物層を成長して該
    金属酸化物で前記強誘電体層のためにハイブリッドコン
    デンサー電極基板を形成し、 前記金属酸化物層を、酸化ランタンストロンチウムコバ
    ルト、酸化ランタンストロンチウムクロム、ルテニウム
    酸化物および酸化ストロンチウムルテニウムからなる群
    から選ばれる物質の多結晶成長によって形成することを
    特徴とする強誘電体コンデンサーヘテロ構造を製造する
    方法。
  7. 【請求項7】前記シリコン化合物が、チタン、タンタル
    および二酸化チタンからなる群から選ばれる化合物で下
    塗りされており、かつ前記金属層が本質的に白金からな
    ることを特徴とする請求項6に記載の方法。
  8. 【請求項8】前記強誘電体層が、前記金属酸化物層上に
    多結晶成長させることによって形成されることを特徴と
    する請求項6に記載の方法。
  9. 【請求項9】前記強誘電体層の物質が、チタン酸鉛ラン
    タンジルコニウム、チタン酸バリウム、チタン酸バリウ
    ムストロンチウム、チタン酸鉛、チタン酸ビスマス、タ
    ンタル酸ビスマスストロンチウム、ニオブ酸ビスマスス
    トロンチウムおよびタンタル酸ニオブ酸カリウムからな
    る群から選ばれることを特徴とする請求項8に記載の方
    法。
  10. 【請求項10】前記金属酸化物の電極層が前記強誘電体
    層上に成長することを特徴とする請求項8に記載の方
    法。
  11. 【請求項11】前記強誘電体層が、約550℃から700℃の
    範囲の温度で、前記ハイブリッドコンデンサー電極基板
    上に成長し、かつ前記成長温度から操作周囲温度まで、
    約1×102から1×105Paの範囲の酸素分圧を有する雰囲
    気中で、約5℃/分から25℃/分の速度で冷却されるこ
    とを特徴とする請求項6に記載の方法。
JP8516946A 1994-11-18 1995-11-03 ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造 Expired - Lifetime JP3040483B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US341,728 1982-01-26
US08/341,728 1994-11-18
US08/341,728 US5519235A (en) 1994-11-18 1994-11-18 Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
PCT/US1995/014740 WO1996016447A1 (en) 1994-11-18 1995-11-03 Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes

Publications (2)

Publication Number Publication Date
JPH09512963A JPH09512963A (ja) 1997-12-22
JP3040483B2 true JP3040483B2 (ja) 2000-05-15

Family

ID=23338770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8516946A Expired - Lifetime JP3040483B2 (ja) 1994-11-18 1995-11-03 ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造

Country Status (12)

Country Link
US (1) US5519235A (ja)
EP (1) EP0792524B1 (ja)
JP (1) JP3040483B2 (ja)
KR (1) KR100296236B1 (ja)
AU (1) AU684407B2 (ja)
DE (1) DE69527642T2 (ja)
IL (1) IL115893A (ja)
MX (1) MX9703547A (ja)
MY (1) MY117284A (ja)
NZ (1) NZ296461A (ja)
TW (1) TW283234B (ja)
WO (1) WO1996016447A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703206B2 (ja) * 1994-09-30 1998-01-26 三星電子株式会社 強誘電体キャパシタ及びその製造方法
US5572060A (en) * 1995-02-01 1996-11-05 Southern Methodist University Uncooled YBaCuO thin film infrared detector
US5821598A (en) * 1995-02-01 1998-10-13 Research Corporation Technologies, Inc. Uncooled amorphous YBaCuO thin film infrared detector
WO1997001854A1 (en) * 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
EP0836226A4 (en) * 1996-04-19 2001-09-05 Matsushita Electronics Corp SEMICONDUCTOR DEVICE
JP3594061B2 (ja) * 1996-07-24 2004-11-24 ソニー株式会社 層状結晶構造酸化物およびその製造方法
KR19980014897A (ko) * 1996-08-17 1998-05-25 구자홍 커패시터 및 그 제조방법
CN1259227A (zh) 1997-06-09 2000-07-05 特尔科迪亚技术股份有限公司 晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元
JP3169866B2 (ja) 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6777248B1 (en) * 1997-11-10 2004-08-17 Hitachi, Ltd. Dielectric element and manufacturing method therefor
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
KR100458084B1 (ko) * 1997-12-27 2005-06-07 주식회사 하이닉스반도체 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
KR100289389B1 (ko) * 1998-03-05 2001-06-01 김영환 반도체소자의캐패시터제조방법
US6128178A (en) * 1998-07-20 2000-10-03 International Business Machines Corporation Very thin film capacitor for dynamic random access memory (DRAM)
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US6312819B1 (en) 1999-05-26 2001-11-06 The Regents Of The University Of California Oriented conductive oxide electrodes on SiO2/Si and glass
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US20030015712A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Fabrication of an optical communication device within a semiconductor structure
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP4708667B2 (ja) * 2002-08-08 2011-06-22 キヤノン株式会社 アクチュエータおよび液体噴射ヘッド
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6762481B2 (en) * 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
WO2004041914A1 (ja) * 2002-11-05 2004-05-21 Eamex Corporation 導電性高分子複合構造体
US7754353B2 (en) * 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
TWI244205B (en) * 2004-06-11 2005-11-21 Univ Tsinghua A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation 2安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
WO2008133740A2 (en) * 2006-12-01 2008-11-06 The Trustees Of The University Of Pennsylvania Ferroelectric ultrathin perovskite films
US20120232632A1 (en) * 2009-10-30 2012-09-13 St. Jude Medical Ab medical implantable lead
EP2715792A4 (en) * 2011-05-27 2015-03-25 Univ North Texas GRAPHENE MAGNETIC TUNNEL JUNCTION SPIN FILTERS AND METHODS OF MAKING
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11179682B2 (en) * 2015-03-30 2021-11-23 Massachusetts Institute Of Technology Segregation resistant perovskite oxides with surface modification
WO2019173626A1 (en) 2018-03-07 2019-09-12 Space Charge, LLC Thin-film solid-state energy-storage devices
DE112020001796T5 (de) 2019-04-08 2022-02-17 Kepler Computing, Inc. Dotierte polare Schichten und Halbleitervorrichtung enthaltend dieselben
US11482528B2 (en) 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
US11289497B2 (en) 2019-12-27 2022-03-29 Kepler Computing Inc. Integration method of ferroelectric memory array
US11430861B2 (en) 2019-12-27 2022-08-30 Kepler Computing Inc. Ferroelectric capacitor and method of patterning such
US11501905B2 (en) * 2020-08-31 2022-11-15 Boston Applied Technologies, Inc. Composition and method of making a monolithic heterostructure of multiferroic thin films
US11792998B1 (en) 2021-06-11 2023-10-17 Kepler Computing Inc. Process integration flow for embedded memory with multi-pocket masks for decoupling processing of memory areas from non-memory areas
CN117548095A (zh) * 2023-11-24 2024-02-13 扬州大学 钛酸铋b位铌元素掺杂光/压电催化材料的制备方法与应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP3006053B2 (ja) * 1990-08-07 2000-02-07 セイコーエプソン株式会社 半導体装置
TW200600B (ja) * 1991-10-01 1993-02-21 Philips Nv
US5155658A (en) * 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode

Also Published As

Publication number Publication date
WO1996016447A1 (en) 1996-05-30
JPH09512963A (ja) 1997-12-22
MY117284A (en) 2004-06-30
KR970707588A (ko) 1997-12-01
TW283234B (ja) 1996-08-11
IL115893A0 (en) 1996-01-31
AU684407B2 (en) 1997-12-11
US5519235A (en) 1996-05-21
DE69527642T2 (de) 2003-04-03
EP0792524A4 (en) 1999-03-17
KR100296236B1 (ko) 2001-08-07
EP0792524A1 (en) 1997-09-03
EP0792524B1 (en) 2002-07-31
IL115893A (en) 1998-08-16
AU4108396A (en) 1996-06-17
NZ296461A (en) 1999-03-29
DE69527642D1 (de) 2002-09-05
MX9703547A (es) 1997-08-30

Similar Documents

Publication Publication Date Title
JP3040483B2 (ja) ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造
US5479317A (en) Ferroelectric capacitor heterostructure and method of making same
US5889299A (en) Thin film capacitor
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
JP3472087B2 (ja) 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US6441417B1 (en) Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
MXPA97003547A (en) Heteroestructura of polycrystalline ferroelectric capacitor that uses hybrid electrodes
JP4772188B2 (ja) 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US5889696A (en) Thin-film capacitor device and RAM device using ferroelectric film
JPH09162362A (ja) 不揮発性半導体記憶装置
EP0849780A2 (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
US6376090B1 (en) Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JP3891603B2 (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
US6307225B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
JP2001085624A (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JPH11261028A (ja) 薄膜キャパシタ
CA2203524C (en) Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
JP3405050B2 (ja) 誘電体薄膜及びその形成方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JPH11274419A (ja) 薄膜キャパシタ
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
KR100967110B1 (ko) 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子