TW393639B - Low imprint ferroelectric material for long retention memory and method of making the same - Google Patents

Low imprint ferroelectric material for long retention memory and method of making the same Download PDF

Info

Publication number
TW393639B
TW393639B TW087102174A TW87102174A TW393639B TW 393639 B TW393639 B TW 393639B TW 087102174 A TW087102174 A TW 087102174A TW 87102174 A TW87102174 A TW 87102174A TW 393639 B TW393639 B TW 393639B
Authority
TW
Taiwan
Prior art keywords
value
bismuth
thin
niobium
patent application
Prior art date
Application number
TW087102174A
Other languages
English (en)
Inventor
Joseph D Cuchiaro
Narayan Solayapoan
De Araujo Carlos A Paz
Larry D Mcmillan
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Application granted granted Critical
Publication of TW393639B publication Critical patent/TW393639B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

經濟部中央標準局員工消费合作社印製 A7 B7___ 五、發明説明（I ) 發明背景 發明領域 本發明是關於積體電路中所使用之薄膜材料，尤指用 於積體記億霣路中之鐵轚材料。明確的説，所謂薄膜雄 電材料傜指鉬酸鈮鉍锶（strontiu· bismuth niabiu· tantalate)材料，此種材料雖經過長期重複地施加單向 電壓脈衝之後實質上仍能夠保持不發生棰化痕跡現象 (Ρ ο 1 a I* i z a t i ο n i 麗 p r i n t i n g )之性質。 難題描述 薄膜鐵電材料可_用在各種不同的永久性随機存取記 億體裝置中為熟知者。例如KoiXe於美國専利第5, 600,587 號中提出一種鐵電永久随機存取記憶體，其係由鐵電電 容器及切換電晶體之記億胞所構成。Ο·01*8於美國専利 第5,495, 438號中提出一種由並聯連结的嫌罨轚容器所 形成的鏃電記億體，由於鐵電電容器具備不同的矯頑場 值，因此可用來儲存多值資料《 NishiBUra等人於美國 專利第5,592,4 0增號提出一種含鐵電靥之永久性記億體 ,其係被介於兩閘棰之間的外加電壓所極化，所諝極化 或記億儲存狀態僳以所讀出的通過鐵電層的高霣流或低 電流值代表之。此種謓出作用是非破壞性的· Takeuchi 等人於美國專利第5, 539,279¾中提出一種高速的單電 晶體-單轚容器嫌電記億體，其你在兩種操作楔態（動態 随機存取記惬醱（"DRAM")模態及嫌電随機存取記億體 ("FERAM"}楔態）之間作切換。 (請先閲讀背面之注意事項命填寫本頁)
► V -裝. 訂 線 本紙張又度適用中固國家標準（CNS ) A4規格（210X29?公釐〉 A7 B7 五、發明説明（> ) 第1圖所示為理想的雄電薄膜之滞曲線°曲線 10 0之10 2«傺指笛外加電®E從正值變到負值時’在雄 霉電容器上面所潮得之番椅值。曲線之傅則剛好 反遇來，亦即當外加電場丨從負值變到正值時’在雄電 霉容器上面所澜得之電荷值。tt-EcftEC分別代表一般 情況下要使極化值p變成〇畤’所痛之觸頑場值β而所 諝殘餘極化值pr或-Ρ1則代表鐵®材料在零場值時之 率。在理想狀況下，？1>舆_1)1>之大小應該相同’但實際上 卻不然β邸使pr和-pr大小不同’我們仍以實際拥到的 ΡΓ和-pr值之绝對值绝和來代表棰化值2ρΓβ將磁浦曲線 的線性末端（例如端）外插到棰化釉之交貼即代表自 動棰化值PS和-PS。對理想的鐵磁性材料而言，Ps等於 pr,但實際上由於線性介電及非線性雄電行為，兩者並 不相同。膨大箱形且實質上像镇矩形的中央區108，由 於其中曲線102與104之間隔得很寬，表示播頑場值和極 iI.— rl·—----裝-- (請先閱讀背面之注意事項寫本頁)
,1T 經濟部中央標準局員工消費合作社印裂 現«12 性料 適 滯積291116化材 。 磁於9,ill極種 的 想用937»之此 能 。理適3,以料而 可 用之究第isifi材故 不 之示研利J11鉀， 是 fit所員專ff酸象 乎 億圏人國Μ硝現。幾 記1究美U上嫌用料 為第研於i«質痕之材 作舆有erai實及體霣 -合料enhrIffl•努憶雄4 遽材起ROII究疲記的 -此霣年如第研生子求 因鐵70例在之發霄霈 ，的19，於料易撤莱 隔到自料鼷材容合商 埴得。材期霣且適合 潁夠的之早雄而不切 明能同置到之，並求 都前不裝提用低上尋 值目是電中醱當實要 化 象雄號憶相事 線 本紙張尺度適用中國國家標準（CNS ) A4*i格（210Χ297公釐） A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（> ) 用於稹釀嫌電裝置的最佳材料葆應用矯頑場作切換，只 要在傅統的稹«電路之操作霣壓（亦即3-5伏恃）下即可 做到。此種材料之捶化性必須很高，例如必須超出2 ΡΓ (亦即12-15;uC/cb2>之程度，以使得記德體结構具備 足夠的密度》而棰化疲勞現象則必須很低或完全不存在 。此外，鐵霣材料也必須没有痕跡現象，亦邸磁浦曲線 不會有向正矯頑場或負·矯頑場锡移之現象。 第2圏所示為磁滞曲線100及鄰近的曲線200。曲線200 顯示在曲線1"上面發生疲勞效鼴之结果*疲努作用導致 中央匾10 8兩邊的曲線1〇2舆104兩者隔開之匾域變窄❶ 疲勞作用若持鑛發生則中央區将越變越小。此種分隔匾 變窄的現象偽肇因於嫌轚材料中産生點電椅缺陷而導致 捶化切換以及伴随的在外加電場上缺陷之屛蔽效應。而 由於重複進行棰化切換，所産生的疲努作用最後終導致 雄轚材料随時間磨損耗盡》
Araujo等人於美固専利第5 , 5 1 9 , 2 3 4號中指出，只要 使用層狀超晶格材料實質上邸可克服上述頚似曲線200 之疲努問題，例如s*〇lenski等人於"Ferr〇electrics and Related Materials", Gordon and Breach( 1 984 ) 中所提出的"層狀類鈣鈦鑛"材料。層狀超晶格材料能夠 使薄膜鐵《材料之磁化狀態至少切換1〇9次以上其疲努 性仍低於30%。此種耐疲努水準對傅統技術而言是相當 大的進步，因為其耐疲勞性比其他鐡霣材料（例如鈦酸 結齡（"P Z T ")或鈦酸結鑭千（"P L Z T "))至少好一值隈次以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n ΙΊ J, ij. ,----:^11 (請先閱讀背面之注意事寫本頁) 訂 線 經濟部中央標準局負工消费合作社印掣 A7 -------------- B7_ 五、發明説明（4 ) 上。 根據Siolenskii窨中153節所述，層狀類鈣鈦確材料 或麕狀超晶格材料一般可分成三_類型： (A) 化合物 ，其中 a = Bi3+，BaJ+ . Sr*+ , Cai+ ,
Pb2+，K+，Na+及其他大小相當之離子，M = Ti4+, Nbs+ , τ^+ , M〇6、W“，Felt，及其他佔有氧八面體之離子： (B) 化合物Αμ,Μ^Ο^ + ι，例如鈦酸锶類sr2Ti〇4, Sr3Ti2〇7及 S r4Ti 3〇 | ο · (C) 化合物 ’例如 sr2Nb207，La2Ti207，Sr5TiNb4〇17 及 Sr6Ti2Nb402。。
Snolensfcii指出類鈣鈦礦薄層依其值不同厚度也踉 着改變，因此鈣鈦確ΑΜ03只是代表當ι =無限大畤，任 何型態的層狀類鈣鈦礦結構之原則上的極限例子而已 。Siolenskii也指出，如果最薄的層（B==1)以p表示， 而且铋-氣層以B表示，則第一類化合物是以..BPin BPm.. 表示9外其亦指出，如果為分數，則該晶格將含有具 各種厚度的類鈣鈦確薄層，故所有已知的第一類化合物 均為鏃電性》 層狀超晶格材料嫌然在低疲勞嫌霣性方面有大幅度的 改良，但仍存在鬌痕路問題，典型的情況就如第2圏中 之曲線2 0 2所示β曲線2 0 2顯示，曲線100可能因發生痕 嫌現象而或往左或往右傷移。當嫌霣材料重禊施加單向 電壓脈街時就會發生痕嫌現象》雄轚材料仍存留着殘餘 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐} --------裝------訂------線 (請先閲讀背面之注意事項寫本頁} 經濟部中央標隼局貝工消费合作社印製 A7 B7____ 五、發明説明U ) 楠化性或僱差，而使得102侧及104«往外加電場之正向 或負向《8移。亦即當一鐵霣霣容器重筷進行負性脈街時 ，曲線202即往正向20 4偏移》而若外加負US重後進行 脈衝時，也會發生往反方向僱移的現象。此種類型的脈 衝代表着鐵霣材料由於重複進行單向霣壓醣衝的结果所 發生之現象，例如在FERAM中的威應操作。當鐵電材料 不再保持雙極化態（邏輯值1或〇 )時，痕跡現象将變得 相當联重。 卩61*11868116於美圃專利第5,592,410號中指出，痕路現 象像一種"補償"行為^ Verhaeghe指出，如果在寫人遇程 中将霣壓脈衝反向使曲線202返回第1圏中磁滯曲線100 之無痕跡位置畤，此種痕跡問題即可獲得解決。如此， 只要利用特殊的寫入操作，使其中脈衝電壓舆切換電壓 呈相反方向，則痕跡問題即可播得解決》但是，此種電 壓脈衝仍無法完全解決問睡，因為痕跡現象中有一部份 是不可逆現象。我們所看到的痕跡現象反映出鐵電性晶 體在微结構方面相對應的變化，例如，黏霣荷缺陷的産 生及伴維的極化晶域（polarized crystal domains)之 陷入，疸些微结構中的變化都不具可逆性β 因此仍有必要去專求實霣上不具任何痕»問題之鐵霣 薄膜材料。 解決手段： 本發明為了要克服上述難題而提出一種雄霣薄膜，此 稼薄膜在積艚《路的正常操作條件下（亦即在±3〜5伏 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公嫠） ------裝------訂------線 (請先閱讀背面之注意事項·$寫本頁) A7 B7 經濟部中央橾準局貝工消费合作社印褽 五、發明説明 ( y ) 1 1 特 或 更 低 壓 及 0~ 200°C (粗度 >實質 上 不會發 生 痕 嫌現 1 1 象 〇 此 種 _ 霣 薄 膜 適 用 在 積體 霣路記 镰 體中， 而 且 具有 1 I 相 當 离 的 極 化 性 (具箱型磁滯待性>β 本 發明薄 膜 鐵 霣材 請 1 1 I 料 經 承 受 至 少 10 ω 次 的 單 向霣 壓脈衡 之 後，其 痕 路 值仍 先 閲 -it || 然 低 於 10% 〇 背 1. 本 發 明 具 薄 膜 嫌 轚 材 料 之轚 子裝置 實 霣上是 兀 全 不會 之 注 意 發 生 痕 m 現 象 的 • 此 種 改 良你 歸功於 使 用鉅酸 鈮 秘 緦作 項 1 為 薄 膜 嫌 霣 材 料 〇 所 m ϋ 酸妮 鉍锶如 以 下化學 式 所 示： % 寫 本 ；1 裝 (1 ) SrB 丨 2+E(Nbx 丨 a2.x)U9+3E/2 頁 1 其 中 E 代 表 鉍 在 化 學 計 量 上超 出的量 » 其值介 於 0 - -2之 1 1 間 » X 代 表 鈮 含 量 * 其 值 介於 0 · 0 1 〜 0 . 9之間， 該值以 1 I 介 於 0 . 4 - -0 .8之 間 為 較 佳 ,而 又以〇. 56為最佳 〇 E 介於 1 1 訂 1 0， “ 2之 間 9 而 以 0 . 18為 最 佳。 化合物 (1 )舆 Sao 1 e n s k i i 之 A 型 化 合 物 相 對 m 其 中Α- 位置金 屬 為锶、 B - 位 置金 1 1 屬 為 m 及 鎔 9 鼸=2 9 但 化 合物 (1)具備額外置的鉍以補 1 1 償 預 期 将 會 發 生 的 m 缺 陷 •轉 膜鐵霣 材 料之厚 度 以 薄於 1 1 60 0〇i為較佳， 而以約200〇X為 最佳β 要 将薄膜 做 成 低於 線 I 500- 600 Αϋ 相 當 困 難 〇 因 為缩 短間賵 會 降低裝 置 産 率。 1 1 造 些 缩 短 問 m 包 括 在 霣 m 上面 的表面 不 規則性 9 以 及在 1 I 离 租 退 火 條 件 下 的 晶 粒 尺 寸收 縮拘束 現 象〇 1 I 鉋 酸 鈮 鉍 锶 薄 膜 在 預 定 的的 積黼霣 路 璨境中 具 備 優異 1 的 痕 跡 抗 性 〇 例 如 一 種 較 佳的 装置在 1 2 5 eC下可忍受1 0 ω 1 1 次 以 上 的 單 向 霣 m 脈 衡 循 琢， 其中毎 一 脈衢的 大 小 都在 U). 1 I 3 - '5伏 特 之 間 » 且 由 P s η- Psu澜得之痕跡效醮低於20% 8 · J 1 1 1 1 本紙張尺度逋用中國國家橾率（CNS〉A4規格（210X297公釐） Α7 Β7 五'發明説明（《 果，用來與第8圈結果作比較； 第10顯為本發明薄膜鉅酸鈮鉍鋸材料在高粗下（12 5*0) 之PUND切換结果； 第11圓為本發明薄膜鉅酸鈮鉍緦材料其接近初始的 PUO拥量對粗度之敏威度； 第12國為本發明薄_钽酸鉍锶材料其接近初始的 PUND测蛋對溫度之敏威度，用來與第11圃結果作比較。 較佳實施例描述 第3圓為積體電路記億體3 0 0之方塊圈例，其中嫌霄 切換霣容器或离介霣常數霣容器换使用本發明材料製成 。餹單的說，該實施例所示為16K XI DRAM;然而，所 用材料尺寸及記億醱類型變動範圍很大，包括永久性及 非永久性。在所示16 K實施例中，有七條位址輪入線302 ，輿列位址暫存器3G4和行位址暫存器306連接β列位址 暫存器304再經由線310(共七條）輿列解碼器30 8連接， 而行位址暫存器3 0 6則經由線3 1 4 (共七條 > 輿行解碼器/ 資料输入/輸出多工器3 12連接。列解碼器308傈經由線 318(共128條）輿128Χ 128記億胞陣列316達接，行解碼 器/資料输入/输出多工器31 2僳經由322(共12 8條）與 感窿放大器320及記億胞陣列316建接。RAS·倍號線324 與列位址暫存器3 0 4 ,列解碼器308,及行解瑪器/资料 输入/输出多工器312連接，而CAS·信號線326則輿行 位址暫存器及行解碼器/資料輸入/輸出多工器31 2達接 。（上述*代表反轉信轚 >。输入/輸出信»線32 8與行 -1 0 - 本紙張尺度適用中國國家揉準（CNS >A4規格（210x297公釐） I-----裝—— (請先閱讀背面之注意事項ί寫本頁)
>ST 線 經濟部中央標隼局貝工消費合作社印聚 A 7 B7_ 五、發明説明（9 ) 解碼器/資料输入/輪出多工器312連接。記隹胞陣列 316中含有128X 128= 16384籲記億胞，傳统上稱之為16K ❶逭些記德胞傈以本發明嫌電切換轚容器為材料裂成· 第4圏所示為以鐵轚電容器為基材之切換記億胞4〇〇❶ 記憶胞400包含兩種霣遽通之鬣裝置，亦即霣晶钃40 2和 鐵電切換電容器4 0 4。電晶體402之皤極4 0 6與線318A連 接，線318A你颶線318中的一條線（見第3圓 >,通稱為 "宇元線％霣晶體402之源/汲《408與線3 2 2 A連接，線 322 A僳臛線322中的一條線，通稱為"位元線 '霣晶鐮 402之源/汲® 410則舆切換電容器之電檯412連接。切 換電容器404之其他電棰414與線416連接，線416再與參 考霉S V ref連接β 經濟部中央樣準局貝工消费合作社印製 (請先閲讀背面之注意事寫本頁) 如第5園所示，記德脃400可製成稹鼸電路》值別元 件如第4圔所示，编號也相同。如第5園所示，記憧胞 400包含如上述化合物（1)所示之鈕酸铌秘鋸之薄膜鏃電 層5 0 0。晶國5 0 2可為任何種類的晶鼷，包括紅賣石、藍 賽石、石.英或珅化鎵，最好的是具有厚《化物隔離層504 之市售矽晶圓。晶圔50 2再經摻雜後使其具有源/汲棰匾 408和410。層506為一釅離層，最好是用自旋玻谪製成。 «植412最好是用鼸鍍有柏及鈦（Pt/Ti,厚度200〇ί/20〇Α) 的材料製成，其他任何適用的導體也可使用〇霣槿414 最好是用厚度2 0 0 〇i[的鉑製成。位元線3 2 2 Α最好為鉑材 質》 第3圓到第5 _中的記德臛之操作敘述如下，位於線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（Μ ) 302上面的列位址倍號Α〇 -Αβ (見第3 _}和行位址信號 Α7 -Aia傈被使用RAS·和CAS·信*之位址暫存器324和 32 6所多工化，然後分別通遇列解碼器308和行解碼器/ 資料輪入/输出多工器312β列解碼器308将一离值倍號 置放在字線318中的一條線上將其定址。行解碼器/資 料翰入/输出多工器31 8换置放資料信號，此資料倍》 為粬入或输出在與行位址相對鼴的位元線3 2 2當中的一 條嫌上之線328上面之信號，蟠铕其當畤是讀出或寫入 功能而定。就傳统技術所知，若RAS"信號在CAS«信* 之前即《發讀出功能，而若CAS**信號在HAS·佶號之前 則觸發寫入功能。在各《記德胞400中與宇元線相連接 之電晶體4 0 2是高限啓動，以使得在位元線322A上之資 料倍號讀入電容器404或使電容器404上之信號輸出在位 元線322 A上，視其當時是讀出或寫入功能而定。就專業 技術上大家所熟知的，越應放大器3 2 0條位在3 2 2沿線， 将信號放大在線上面。為進行上述功能及其他已知記慊 功能所需或用到的其他遢輯功能也包含在記億骽300裡 面，但由於本發明沒有直接應用到，故在此不予説明及 討論》 如上所述，RAS*和CAS*線324和32 6 ,暫存器3 0 4和306 ，解碥器308和310,以及轚晶匾402合組成資訊寫入裝置 4 18 (見第4園 >,其將記供胞400放在第一記德態或第二 記億態，視其當時輪入到資料線328的記嫌體中之資訊 而定》對應於雄霣材料層500之第一記隹胞狀慈屬第 -12- 本紙張尺度遢用中國國家橾準（CNS > A4規格（210X297公釐） — _[H----裝------訂------線 (請先閲讀背面之注意事項寫本頁) 經濟部中央標準局貝工消费合作社印製 Α7 Β7 五、發明説明（（·） 〜榷化態，而對鼸於層500的第二記億胞狀態則颺於第 二梅化態。逭些化合物加上威應放大器320合組成資訊 鑌入裝置420·以便威應記億胞40D之狀態，並提供一對 應其狀態之霣信轚，為了戚醮薄膜鐵《層5 0 0之槿化態， 資訊讀入装置必須對薄膜鏃霉層500進行重覆的單向電 ®黯衝β 薄膜嫌霄層500以利用液相沈稹法形成者為較佳，例 如美囲專利第5,423, 285虢中所述之方法，該專利中全 部内容本文均引作參考》 第6圏所示為製檐本發明記億胞400的Ρ600方法之流 程_。在步驟Ρ602中，利用傅统方法製作的晶國502僳 用來接受薄膜鐵霣層5 0 0 β矽晶圓502在一氣鑛散爐中加 熱使氣化層504在其中成長。然後利用離子拽刻等技術 将晶圈502_光之後形成一通遇氣化物層504之接觭孔507 ，接著利用傳統方法進行η或ρ摻雜而形成源/汲極匾 408和410。閛極也利用傳统方法形成。隔離層5 0 6可用 自旋玻璃或其他傳統材料鎪成。電捶412是利用傅统方 法截鍍及退火。在此形成薄膜雄《層500所用之P6D0方 法與傳统方法是不相同的。 步篇[Ρ604中包括液艨先質之製備》其最好是使用金屬 烷氧羰酸鹽先質，换根據以下反應製得： -13- 本纸張尺度適用中國國家標準（cns )A4規格（2丨0x297公釐） ---：------^------、訂------線 (請先閲讀背面之注意事項寫本頁) 經濟部中央標準局員工消费合作社印繁 A7 ____B7____ 五、發明説明（·> ) (2) 烷軋 I匕物· M.n+ nR-0H — M(-0-R)n+ n/2 H2— (3) 羧酸鹽-M4n + n(R-COOH)->M(-OOC-R)n + n/2 H2
(4) 烷氧羧酸鹽-M(-0-R’）n+ b R-COOH + 熱-> (R,-0-)ft.hM(-00C-R)h+ b HOR (5) (R-C0〇-)xM(-0-C-R’）n+ M’（-0-C-R”）b-> 4-(:00-)^(-01(-0-(:-1^)^,),+ a R，-C-0-C-R” ： (6) (R-C00-)xM(-0-C-R’）„+ xM，（-0-C-IV’）h-> (i<，-C-0-)a M(-0-M’（-0-C-R”）h l)x+x R-COO-C-R” 其中M為具有n傾電荷之金鼷陽離子；b為羧酸莫耳數 ,範園在0-η之間；IT以含4-1 5鹤硪原子之烷基為較佳 ;R為含3-9傾碩原子之烷基；R”以含〇-1 6宿碩原子之 烷基為較佳；0, b和X皆為整數，分別代表谋足Μ和 JT的價態之對鼴成分的相對量β Μ和^以從緦、鉍、鈮 和飽之群中鑊出者為較佳。以上反應方法的介紹是一般 性的舉例，不具有限制性。特定反_之發生情況當依所 使用的金屬、酵類及羧酸、邇有加熱量而定β實施例1 中對步骤Ρ604於有更詳盡的説明β 一種包含醇、羧酸和金鼸之反_混合物在約7〇-20〇·〇 之粗度下回流一到二天以促進反應進行。接著在約l〇〇*C 之粗度蒸籲反應混合物去除溶液中的水份及短鍵酯類。 所用的酵類以2-甲氣乙酵或2-甲氧丙酵為較佳。羧酸以 2-乙基己酸為較佳。反應最好是在二甲苯或正辛熔溶爾 中進行。反窸産物予以稀釋到能夠製得在每升溶液中 含0.1-0.3某耳鉬酸鈮鉍鋸材料之莫耳瀑度（見第1圏）。 -14" 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） I-ΓΙ—,----裝------訂------線 (請先閲讀背面之注意事項^^寫本頁) 經濟部中央標準局貝工消费合作社印製 Α7 Β7 五、發明説明（《〇 如果步骤Ρ60 4之液體先質溶液混合之後含有如對鼴化 合物（1)中的Ε —樣遇量的鉍時，則以步驟Ρ6 00方法製 得之15酸鈮鉍緦在預定琛境下就能夠工作的很好。在退 火步驟P612和P616期間有些鉍會揮發掉。過量的铋邇包 括能夠補償晶格缺陷等其他優點。製好的薄膜鐵電材料 5 〇 〇中鉍含量超遇1 0 0 %以上，鉍的添加量需超出能《足 如上所示Siolenskii A類化合物中所需鉍含置5〜10% 以上。 步思P6Q4之先質溶液係在步驟P606中塗佈在步» P602 之基板上面，此位於罨極412最上靥表面之基板傺用來 接受薄膜鐵電層500。塗佈液體先質之方法最好在周豳 溫度及壓力下將1〜2·1的液體先質滴在霣棰412的最上 層表面，然後以約2 00 0RPM的轉速旋轉晶鬭502約30秒鐘 ，即可除去任何遇量溶液而留下薄膜液鶄殘餘。旋轉速 度以1500RPM為最佳。另外，也可利用薄霧沈積技術或 化學沈積技術塗佈液龌先霣β 在步驟Ρ608和Ρ610中，掖黼先質經熱處理之後形成具 混層超晶格结構之固態金羼氣化物，亦即位在電極110 上面之層112。此一處理步驪你將從步骤Ρ606中得到的 液醱先質薄膜乾燥及退火β在步《Ρ608中•先質是在乾 燥空氣氣氛及約200〜500*0之熱板上充份乾燋侔從液« 薄膜中去除所有的有檐材料，而留下乾燥金靨氣化物殘 餘。此段乾燥時間以大約1〜30分鐘為較佳·最好的條 件是在空氣中以400*C的粗度乾燥約2〜10分鐘β為使從 本紙張尺度適用中國國家標準（CNS ) A4规格（210x297公釐） |_i — L----裝 —I (讀先閲讀背面之注意事項$寫本頁) 訂 線 經濟部中央標牟局貝工消費合作杜印製 A7 _B7__ 五、發明説明（) 方法P 60 0中得到最终鉅酸鈮鉍锶材料獲致預期或重複性 的電性質，此一高粗乾燥步骤是必要的。 在步驟P610中，如果在步篇P6〇8得到的乾燥先質殘餘 之厚度不符所求，則必須重複進行步驟？ 606和Ρδ08直到 穫得所求厚度為止。在本文所掲示的參照條件下，一般 痛要兩層〇 . 13Μ溶液》 在步思Ρ612中，乾燥先質殘餘經退火後形成®酸铌鉍 缌薄膜嫌電層500(見第5圓）·為輿後面的退火步骤匾 分，此步骤稱為第一次退火。第一次退火在500〜1000〇c 的氣氣中進行30分到2小時的時間是fcbl^好的，更好的 是750〜850及80分鐘，最佳的退火溫度约為80(TCe步R P61 2之第一次退火最好是在氣氣氛中進行，並進行80分 鏞"推拉程序"，其中”推"入"舆"拉"出觼中的時間各佔5 分鐘。所諝退火時間包括進出*中發生溫降所埔的時間。 在步驟Ρ614中，第二霣棰41 4傺利用腰鍍法沈稹製成。 所得裝置再利用傳统光蝕刻方法形成圔案，包括塗佈光 阻髑以及随後的離子蝕刻步篇，這在所屬専業技術領域 中是大家所激知的。此一形成圈案的步驟最好是在第二次 次退火步篇Ρ616之前進行，如此第二次退火可從記億胞 400中去除掉成圏應力，並修正在成鼷程序中産生的任 何缺陷。 第二次退火步骤Ρ616最好是舆第二次退火步* Ρ612類 似，需小心兩次粗差不要_過50〜1〇〇*〇(例如800*C)e 第二次退火所需時間以約20〜90分鐘為較佳，最佳的時 "16- 本紙張尺度適用中國國家橾準（CNS ) A4規格（2丨0X297公釐） ---hi.---^--裝------訂------線 (請先閱讀背面之注意事項寫本頁) A7 B7 _ 五、發明説明（·《) 間約為30分艟》 裝置會在步驟P618中完成，然後進行評估。最終完成 品可再作一些修餘，例如沈積額外層，對接騰孔進行離 子蝕刻，及其他傅統程序等，這些都是所騰技術領域中 大家所熟知的。晶圔5 0 2可予以切割以便分開同時製作 在晶矚上面之多鏹積體霣路裝置》 以下非限制性例子所述的是用以實施本發明之較佳材 料及方法。 實施例1 用以産生SrBi:」“Nb o seTa, 4 4)〇, „ 之0.14M金靥烷氣羰酸鹽溶液之製備 量取如表1所示溶液成分製備第6圔中步«Ρ604所用 之先質溶液》逭些成分所組成的液體先質溶液在氧氣氣 氛中對乾燥溶液殘餘進行退火可形成平均化學式為 SrBi^dNbo.^Ta, 44)09 27之層狀類》鈦確超晶格材料。 本實施例程序换在位於Colorado的Colorado Springs 之Sy^etrix公司之實驗室中進行，實驗條件為一大氣壓。 ---------------ίτ------^ (請先閱讀背面之注意事項寫本頁) 經濟部中央標準局負工消费合作社印氧 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） A7 B7 五、發明説明（*b ) 表 1 先霣試劑 請 先 閲 讀 背 之 注 項 % 本 頁 在表1中，F.w·代表式量，g代表克數，臟鼸ole@毫 某耳，Equiv.代表對窸於實驗式SrBiuANbo.wTajJOm 之當量莫耳濃度。值得注意的是其中有添加過量的鉍（9% ，或0 . 1 8奠耳）以補償在退火步» P 6 1 2和P 6 1 6中鉍的損失 »最終钽酸鈮秘锶材料之實驗式為SrBiJNbo.^Ta, 44)09， 經濟部中央標準局員工消費合作社印製 化合物 Fw · R mmole Equiv. 乙氧化is(v) 406.25 1 1.70 28.8 1.44 乙氧化鈮（V) 3.564 11.2 0.56 1-甲氡-2-丙醇 90.12 40 ml 408 2-乙基己酸 144.21 30.0 208.0 锶 87.62 1.752 20.0 2.00 2-乙基己酸鉍 949.77 4 1.41 43.6 2.18 (在22X辛烷中） 裝 訂 在沒有揮發情況下·先質溶液應該可産生 SrBiuJNbweTaMjOm才對。在先質溶液之實驗式中 無論《« —部份的氣沒有被供鼴到均可利用在退火步»中 所提供的氣來補足。如此，原先具備實驗式SrBiJNbe yTauJol 之固態金臑氣化物溶液經退火之後，緦、鉍、鈮和鉋即 可依所要之比例混合。 用一裝有回流冷凝器之Erlenieyer燒瓶來使lg(1.752g) "18·" 本紙張尺度適用中國國家橾準（CNS ) A4规格（210Χ297公釐） 經濟部中央樣準局貝工消費合作社印製 A7 B7 ---________ 五、發明説明（·7 ) 與大量JS嫌i-甲氣-2-丙酵反竈形成反應混合物 将乙氣化鉅（V)(11.70g)和乙氣化妮（V)<3 564g)加人反 應混合物中，然後在120·Ο及磁力攪拌下固流3小時使 反Κ混合物溶解並使緦金靨舆1-甲氣丙gS!ge g 鬌將2 -乙基己酸（30.Og)加入熱的反竈涯合物中，再於 130*C下画流3小時。此第二次的回流可幫肋2_乙基己 酸配位子以放熱方式取代在健別金属上面之院氣彳匕物 配位子·反應混合物在抽宾空及50-12〇·(3之}fi度下'Hg 去除約20>1溶_。然後將游液靜置冷欲到室租。最後n 著足量的二甲苯加入2-乙基己酸铋，拥配成濃度ι4ββ〇1/1 之 SrBiridNbo.wTaudOxI液· 竇施例2 鉅酸鈮鉍鋸鐵霣霣容器在室粗下之單向贜衝試驗 在矽晶_502上面形成如第5圈所示型態之多值雄霣 電容器404,霣容器404中包含厚氣化物層504、鉑/鈦 霣樯412及頂部始電極4 14。根據實施例1,依第6圏方法 所示之最佳條件用液饑先質製備薄膜嫌霣材料500。如 此形成的薄膜鐵霣層500之實驗式可能為 SrBi2.|*(Nb0.5eTai.44)O9.” 或 SrBi2 (Nbo + jeTa,.")。，， ，依揮發損失的程度而定。毎一霣容器之表面稹皆為 7 8 5 4 >u 2 ,厚度約 i 8 0 0 ϋ。 將Hewlit Packard 8115Α雙通道脈衝産生器及Hewlit Packard 54502 A數位化示波器與11.Inf負載電阻器連接 β探針偽放在舆矽晶鬭及頂部霣榷414接觸之位置以進 -19- 本纸張尺度逍用中困國家標準（CNS ) A4現格（210X297公釐） --in----餐------11------0 (請先閲讀背面之注意事項f寫本頁) 經濟部中央標準局貝工消費合作社印製 Α7 Β7 行PUHD切換_量^ PUHD切換曲線為秒數對單位面積之霣 流（A/c·2 )〇 如第7圈所示，PUND曲線你根據大家熟知之方法産生 ，首先對樣品施加兩嫡負向的脈衡，然後拥量四侮電壓 脈衝通過負載電容器之電荷量，此四傾電壓脈衡包括正 向（P )脈衝、第二正向或上（10脈衝、負向< N )脲衝、第 二負向或下（D)鼸衝。所有脈衝之絶辑值大小都相同。 初始負向脈衝確保材料從線性介電型態切換到非線性鐵 電型態時會以負向棰化起動，而初始鑤霣材料之場域也 會跟箸外加電場定向排列。因此第一正向（PsP或P)脈衝 會沿箸曲線100之104销（見第1圖）將材料切換到正向極 化狀態，由於樣品都已經正向極化，且帶有殘餘鐵電電 M+pr,第二脈衝（Psu或U)則測出在正方向介於殘餘棰化 值Pr舆自發極化值Ps之間線性介電損失的變化。同樣地 ，Psn或N脈衝則澍童在負方向介於殘餘槿化值-pr舆自 發棰化值-Ps之間線性介電損失的變化。痕跡現象的其 中一値效匾是會使Psd和Psu曲線偏移而朝向或遠離〇 A/c· 2 ,以致損傷到記億體之讀出功能。另一值效應是 會使其儲存資料之能力喪失至少一餡狀態以上，因為只 要Psd或psu曲線曾經逹到〇 Α/CB2值，該雄電材料就不 再具有保存兩種記億棰化狀之性質。 就檫準結構的記億胞而言（並非指所有結構>,PUND曲 線代表材料在永久性鐵霄切換記嫌體應用方面之適用性 。一般而言，"P "和"N "曲線若能夠分別舆"U "與"D "曲線 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --— ^-----^------1Τ------1^ f Γ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 _五、發明説明（，9 ) 完全分两是比較好的，如此在標準结構中可提供一較大 的倍號•間時若經一鉋和時間Ts之後所有曲線都能快速 降到一較低的值也比較好》曲線的快速下降代表該材料 可快速完成霣流流動，亦即能快速産生信號，故稱之為 ••快速切換”材料。一般而言，在本文的試驗中切換時間 是指其大小掉至最大值的10%所花的時間，因為通常10¾ 是在典型的稹驪霄路之雜訊水平範醣内》 PUHD之測量你以3伏待之切換脈衡為之，其中上升時 間為30奈秒，下降時間為30奈秒，鼸寬為1微秒，各脈 衝之間的脈衝延遵為75奈秒。PUNDiSI量僳在Colorado的 Colorado Springs之實驗室中進行，實驗條件為25-C及 周圓大氣屋》根據第1 磁滞曲線之初始正向行程顯示 依第7 _之Psh-Psd或P-D所得到的極化值為21.2>«C/c·2 。而負向切換顯示Psn-Psu或U-D所得到的楠化值為 - 2 0.38>«C/c·2。瘇些初始值均予以檬準化使成為1〇〇 •例如若初始值為21.2，躭乘上100/21.2之因子。而 以後的测曇只要同樣乘上該因子就表示出佔初始澜董值 百分比之以痕»為基準之變化 經初始PUND测量之後，卩1^0拥量設備就開始對鐵霣霣 容器404施加108次單向方波霄壓脈衝。毎一脈衝之大 小均為3伏特，並以1MHz之周期以負極性施加到負向切 換鐵霄霣容器中。經1〇8次PUND切換拥董之後，産生 22.25之Psp-Psd值及- 20.71之Psn-Psu值，其再分別檫 準化而得到109. 18及- 97.6 9之值。接着再額外進行單向 -2 1 - 請先閲讀背面之注$項寫本頁) •裝.
*1T
AV 線 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） A7 B7 五 '發明説明（>。） 請 閲 讀 背 面 之 注 意 事 項 ί裝 頁 _衡電歷，經累積1〇β次之後進行額外的PUND拥量，然 後再重複此一程序，經累積10 ω次之後也進行額外的 (悬。 第8圖所示為SrBi2 "(NlVwTa, 44)09 „之PUHD切換结 $，僳在一對數座檩上顯示標準化極化值對單向麻衝次 數之鼸傜^圖中顯示標準化？81)-?811痕跡值介於-97.69 到- 95.66之間，實際上從108次的110.06改良到10 10次 的108.00,也就是説這些值可保留在初始楠化值的10¾ $右範圍内。第8圖结果顯示該材料具有極佳的痕跡抗 目前已知尚沒有其他薄膜材料之痕跡抗性能钩舆 SrBirMNbo.yTaMdOi.iT 材料相抗衡。 比較例2 訂 钽酸鈮鉍锶鐵電電容器在室溫下之單向脈衝試驗 如實施例1所示相同方法製備先質溶液，但其中的鈮 被相等莫耳當量的鉅所取代，故此種溶液在第6 _方法 所産生的是SrBimTa^, „ 。此溶液也依實施例2相 線 同方法在晶圔上面製作多®鐵電電容器，只是電容器材 料改成SrBi2.l8Ta209.27而已。從中取出一代表性的鐵轚 電容器也依實施例2相同方法作PUHD拥量。 經濟部中央標準局貝工消費合作社印製 第9圖所示為SrBi2丨丨Ta209 27材料之PUND切換結果， 僳在一對數座標上顯示標準化槿化值對單向脈衝次數之 鬭傺。團中顥示橛準化？811-?811痕跡值介於-88.97到 -5 4 . 8 7之間，約為初始極化值的45%。禳準化？8?-?8(! 痕跡值介於122.05-144.58之間，從1〇β次的144.58改 -22-本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 B7 經濟部中央標準局負工消費合作杜印裝 五、發明説明（w ) 良到10«次的1 4 3 . 7 4，也就是説造些值都保啻在初始極 化值的4596左右。第9園顯示痕跡結果仍非常良好，但 與第8園結果比較卻差了些》 比較例3 鉋酸鈮鉍锶鐵電電容器在高溫下之單向腯衝試驗 在相同鐵電電容器上面依相同方法重複實施例2之 PUND測量，但溫度從25°C調高到125°C。試驗溫度之改 變是為了要使評估條件更接近積體記億電路之真正環境。 第10圖所示為PUND之測量結果，傺在一對數座標上顯 示檫準化榷化值對單向眤衝次數之關係。圖中之棰化值 係在125 eC溫度於初始材料上潮量後計算得到之結果β 標準化Psn-Psu痕跡值介於-100.00到-87.77之間，也就 是低於初始極化值的17%。標準化Psp-Psd痕跡值介於 109.43到113. 13之間，實際上從1〇β次的113. 13改良到 10 ω次的112. 12,也就是説，這些值都保留在初始極化 值的17%左右《第10圖結果顯示，雖然其在高溫下痕跡 現象比較顯著，但仍具備極佳的痕跡抗性。 比較例4 飽酸鈮鉍緦材料颶於PUN D測量之高溫效應 依實施例1相間方法在SrBiugCNbowTaudOm材質之多 電容器上面連缠進行PUN D測量。每一電容器皆維持在恒 溫，而且都施加3伏特單向脈衝次以挑戰 SrBi2 S6Tai 44)09 17材料。各電容器之試驗分別為 25°C, 75*C, 100°C，125°C 及 150°Ce 第 11 圖所示為 PUND -23- (請先閱讀背面之注意事項Ρ%寫本頁) -裝· 、π 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐} Α7 Β7 五、發明説明（ 澜量結果，縱軸為檫準化極化值，横_為對應每一電容 器之粗度。擦準化棰化值傜在2 5。0材料上進行潮量後計 算得到之結果。標準化Psn-Psu值偽介於- 1 00 . 0 0到-89 . 48 之間，其大小随溫度遞減。第11圖顯示超過125-C之高 溫會加速痕雜現象β 比較例4 鉅酸鋸秘缌材料關於PUND測量之高溫效應 在比較例2製得之SrBi2llTa209 27鐵電霣容器上面重 複輿實施例4相同之PUND測量。第12圖所示為與第11圓 相比較之PUND結果《第12圖顯示所有結果總體來說十分 良好。第12團之Psp-Psd結果比第11圖之對應結果為佳， 但Psn-Psu結果卻设有第12圜好。Psn-Psu拥量代表一相 反狀態或記億保留態，因此其對於痕跡效應最為敏威。 在超過1GJTC溫度時第12圏Psn-Psu制量值tb第11圖更快 速趨近零值《此種加速效果顯示SrBi2 ,,Ta209 27 材料比SrBi2 ,*(Nb。^Ta, JOS :7較不適合在高溫下操作。 所臑技術領域之專業人員須了解到只要不悖離本發明 範圍及精義，以上所舉較佳實施例均可作明顯的修飾β (請先閱讀背面之注意事項4填寫本頁) .裝. 、11 經濟部中央標準局員工消費合作杜印装 -24- 本紙張尺度適用中國國家標隼（CNS > Α4規格（210Χ297公釐）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 1. 一種具有薄膜鐵電材料（500)之電子裝置（300,400), 薄膜嫌電材料具有約薄於6 0 0 ^之厚度，而電子裝置 之待擻在於薄膜鐵電材料之組成為： 以下化學式所示之鉅酸鈮鉍锶： SrBi”p. (NbxTa2_x)09 + 3E，2 其中E代表鉍在化學計量上超出的量，其值介於0 〜2之間；X代表鈮含量，其值介於0.01〜0.9之間。 2. 如申請專利範圍第1項之電子裝置，其中薄膜鐵電材 料可承受至少10 ω次的3-5伏特單向電壓脈衝之後， 其以Psn-Psu表示之痕跡值仍低於1096。 3. 如申請專利範圍第1項之電子裝置，其中薄膜鏃電材 料可承受至少1〇9次的3-5伏特單向電壓脈衝之後， 其以Psn-Psu表示之痕跡值仍低於5%。 4. 如申請專利範圍第1項之電子裝置，其中X值介於 0 . 4〜0 . 8之間。 5. 如申請專利範圍第1項之電子裝置，其中X值為0.56。 6. 如申請專利範圍第1項之電子裝置，其含積體電路 記億體，而且其中僳以薄膜鐵電材料形成部份的積體 電路記億體。 7. —種鐵電記億胞（400)之操作方法，特擞在於包括以 下步驟： 在鐡電記億胞内之薄膜鐵電材料（500)中切換極化 態而形成第一搔化態，薄膜鐵電材料為如以下化學式 所示之銪酸鈮鉍缌： 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） --ill----裝------訂------0 (請先閲讀背面之注意事^ί寫本頁) 經濟部中央標準局貝工消費合作社印策 A8 B8 C8 D8 六、申請專利範圍 ^ SrBi2 + E(NbxTai.x)〇9 ♦ 3E/2 其中E代表鉍在化學計量上超出的籩 其值介 〜2之間；X代表鈮含量，其值介於0 〇1〜〇 9之間 薄醭鐡電材料之厚度約薄於600〇1 對處於第一極化態之薄膜鐵S材料進行多次.的單@ 電鼷脈衝； 在實質上對多次的單向霄壓脈衝钸 象的情況下，将嫌電材料切換到第二 8·如申請專利範圍第7項之方法，其中對薄模雄胃# _ 進行多次的單向電壓脈衝之步驟包栝至少1〇9 的3-5伏特單向霣壓脈衝β 9·如申請專利範圍第8項之方法，其中實質上不發生痕 跡現象第二棰化態，其以Psn-Psu表示之痕跡值在5% 以下》 10·—種鐵罨記憶裝置（300, 4Q0)之製法，其步驟如下： 先塗佈（P606)液體先質到基板（412)上，然後乾燥（P6〇8) ;液臑先質乾燥後會在所謂基板上留下先質殘餘；接 署在氣氣氣氛中對先質殘餘進行退火（P612)産生钽酸 鈮秘锶（5 0 0 > ;最後製作完成（P 618)嫌霄記德裝置，此 方法之待微在於其中塗佈之液«先質你由锶、鉍、廉 和銪依以下鉅酸铌铋實驗式對應的比例所組成： SrBi2 + E(NbxTa2.x)〇9 + jE'2 其中E代表铋在化學計量上超出的量，其值介於〇〜 2之間；X代表鈮含量，其值介於〇.〇1〜之間。 -2 6 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） --Ίυ.-----裝------訂------線 (請先聞讀背面之注意事填寫本頁) 申請專利範圍 β 0 園 範 利 專 請 Φ 如 的 次 10 ο 少 至 受 承 可 A8 B8 C8 D8 料其 材， QpST 鐵，之 膜衡 薄脈 中壓 其電 ，向 法單 方特 之伏 Ϊ 5 項-ο 3 料 材 I 鐵 膜 薄 ο 中 %其 ο IX , 於法 低方 仍之 值項 跡10 痕第 之圍 示範 表利 SU專 -Ρ請 sne-P I如 的 次 痕 之 9 ο 示 h表 少 U 至PS 受η-承PS 可以 其 後 之 衝 脈 壓 I ο ]% 向 5 單於 特低 伏仍 -5值 J3跡 專。專 請間請 申之申 如.8如 於 介 值 X 中 其 法 方 之 項 2 0 0 圍 範 利 為 值 X 的 中 其 法 方 之 項 2 1 第 圍 範 利 (請先閱讀背面之注$*,^**寫本頁) .裝_ *1T 線 經濟部中央標準局貝工消費合作社印裝 本紙張尺度逍用中國國家標準（CNS ) A4規格（210 X 297公釐）
TW087102174A 1997-03-03 1998-02-17 Low imprint ferroelectric material for long retention memory and method of making the same TW393639B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/810,190 US5784310A (en) 1997-03-03 1997-03-03 Low imprint ferroelectric material for long retention memory and method of making the same

Publications (1)

Publication Number Publication Date
TW393639B true TW393639B (en) 2000-06-11

Family

ID=25203232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087102174A TW393639B (en) 1997-03-03 1998-02-17 Low imprint ferroelectric material for long retention memory and method of making the same

Country Status (8)

Country Link
US (2) US5784310A (zh)
EP (1) EP0970516A1 (zh)
JP (1) JP3439222B2 (zh)
KR (1) KR20000076056A (zh)
CN (1) CN1249849A (zh)
CA (1) CA2281763A1 (zh)
TW (1) TW393639B (zh)
WO (1) WO1998039800A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559469B1 (en) 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
JP3585674B2 (ja) * 1996-11-21 2004-11-04 ローム株式会社 半導体記憶装置
JP3549715B2 (ja) 1997-10-15 2004-08-04 日本電気株式会社 Ｂｉ層状強誘電体薄膜の製造方法
JP3770717B2 (ja) * 1997-11-26 2006-04-26 ローム株式会社 強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6207465B1 (en) 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6281534B1 (en) 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6225656B1 (en) 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
KR100321699B1 (ko) * 1998-12-30 2002-03-08 박종섭 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
US6541806B2 (en) 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6303804B1 (en) 1999-05-07 2001-10-16 Raytheon Company Environmentally benign bismuth-containing spin-on precursor materials
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6437380B1 (en) 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6489645B1 (en) 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
TW200306664A (en) * 2002-02-12 2003-11-16 Matsushita Electric Ind Co Ltd Ferroelectric capacitor device
US20040061990A1 (en) 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
KR101551853B1 (ko) 2008-04-03 2015-09-08 사켐,인코포레이티드 오늄 디카르복실레이트를 사용하여 세라믹 분말을 제조하는 방법
US9087689B1 (en) * 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939292A (en) * 1970-09-28 1976-02-17 Technovation, Inc. Process for stable phase III potassium nitrate and articles prepared therefrom
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
US5792592A (en) * 1996-05-24 1998-08-11 Symetrix Corporation Photosensitive liquid precursor solutions and use thereof in making thin films
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法

Also Published As

Publication number Publication date
CN1249849A (zh) 2000-04-05
US5784310A (en) 1998-07-21
US5883828A (en) 1999-03-16
CA2281763A1 (en) 1998-09-11
EP0970516A1 (en) 2000-01-12
JP3439222B2 (ja) 2003-08-25
JP2000510651A (ja) 2000-08-15
KR20000076056A (ko) 2000-12-26
WO1998039800A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
TW393639B (en) Low imprint ferroelectric material for long retention memory and method of making the same
TW434897B (en) Ferroelectric field effect transistor and method of making same
TW440959B (en) Low imprint ferroelectric material for long retention memory and method of making the same
US5434742A (en) Capacitor for semiconductor integrated circuit and method of manufacturing the same
JP3974626B2 (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
JPH07502150A (ja) 集積回路メモリー
JPH0513774A (ja) 不揮発性ランダムアクセスメモリ
JPH11508412A (ja) 金属間化合物バリア層を有しプラチナを含有しない強誘電性メモリセル、およびその製造法
JP2004241756A (ja) 強誘電体キャパシタ及びその製造方法
Liu et al. Recent Progress and Applications of HfO 2-Based Ferroelectric Memory
JP2004319651A (ja) メモリの素子及びその製造方法
JPH06104447A (ja) 強誘電体トランジスタ
Inoue et al. Effect of imprint on operation and reliability of ferroelectric random access memory (FeRAM)
JP2003324186A (ja) 強誘電体メモリの製造方法及び強誘電体メモリ
USRE38565E1 (en) Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
JPH05275711A (ja) 強誘電体メモリ
JP2000022091A (ja) 強誘電体メモリ
Aggarwal et al. Conducting diffusion barriers for integration of ferroelectric capacitors on Si
JPH07202039A (ja) 不揮発性半導体記憶装置
Kim High dielectric constant PLZT thin films for ULSI dram capacitor applications
JPH06282996A (ja) 強誘電体ゲートトランジスタメモリセルの駆動方法
Sudhama Electrical properties and signal-loss mechanisms in ferroelectric PLZT films for dynamic RAMs
JP2002270783A (ja) メモリセル及び半導体記憶装置
JP2000252434A (ja) 半導体装置の製造方法
JP2000286395A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees