JPH05275711A

JPH05275711A - 強誘電体メモリ

Info

Publication number: JPH05275711A
Application number: JP4067275A
Authority: JP
Inventors: Hideo Adachi; 日出夫安達; Hiroshi Nakano; 洋中野
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-03-25
Filing date: 1992-03-25
Publication date: 1993-10-22

Abstract

(57)【要約】【目的】本発明は、大電流容量及び、非線形の大きな電
圧電流特性を有し、非選択セルの記憶情報を破壊するこ
となく、選択したセルの読出し・書込みが可能な高密度
不揮発性の強誘電体メモリを提供することを目的とす
る。【構成】本発明は、シリコン基板３１の表面を熱酸化し
た後、下部ストライプ電極４４（３３ａ）を形成し、さ
らに、Ｎｉ，Ｃｕ，Ｃｏ，Ｃｒ等の上部電極層３３ｂを
形成する。そして金属アルコキシド化合物混合液（プリ
カーサ）を上層に塗布し、熱処理により（Ｓｒ_1-XＣａ
_X）ＴｉＯ₃＋ＭｅＯのバリスタ薄膜３４が形成され
る。さらにＣｕ等の上部電極３５ａ、Ｐｔの強誘電体薄
膜用電極３５ｂを形成する。次にＰｂ（Ｚｒ・Ｔｉ）Ｏ
₃の強誘電体薄膜３６を形成し、最上層に強誘電体薄膜
用電極３７のＰｔ層を形成し、Ａｌ上部ストライプ電極
４３とで構成された強誘電体メモリである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧電効果、焦電効果や
分極を用いたセンサ素子、光学素子、或いは不揮発性メ
モリ等に利用される強誘電体薄膜素子に関する。

【０００２】

【従来の技術】一般に、強誘電体薄膜を形成するための
強誘電体材料は、大きな圧電効果、焦電効果、電気光学
効果、音響光学効果及び非線形光学効果を有し、不揮発
性メモリ、センサ、トランスデューサ、アクチュエー
タ、アクティブ光学素子、通信用素子等に利用されてい
る。

【０００３】前記強誘電体薄膜を用いた不揮発性メモリ
は、図５に示すようなヒステリシス特性を有している。
前記ヒステリシス特性は、強誘電体材料に電界Ｅを印加
して、一度、分極させると、移管した電界を“０”に戻
しても、Ａ点若しくは、Ｃ点で示される残留分極Ｐｒの
状態を保持する。従って、Ａ点または、Ｃ点で示される
残留磁気分極±Ｐｒの各々にデジタル信号の“１”，
“０”を対応させ、メモリとして、機能させる。

【０００４】このような特性を利用して、情報の記憶を
行う場合は、抗電界Ｅc を越える充分な大きさの電界Ｅ
s （飽和電界）を印加することによって、“０”が記録
され、また、抗電界−Ｅc を越える充分な大きさの電界
−Ｅs （飽和電界）を印加し、“１”の状態を記録す
る。この“１”の状態が記録されている場合に、正の読
出しパルスＥa を印加すると、分極状態が点Ａから点Ｃ
に転移する。この時、両分極差２Ｐｒに相当する電荷が
放出される。一方、“０”の状態にあるときは、Ｃ→Ｂ
→Ｃと分極状態が変化するので両分極差は“０”であ
る。従って、正の電圧印加によって発生する電荷量を検
出することにより、記憶状態が“１”か“０”かを読出
すことができる。

【０００５】図６は、前述した分極を利用したメモリ装
置の具体的な構成を示す図である。図６（ａ）は単純マ
トリクス構造、同図（ｂ）はアクティブマトリクス構造
である。このメモリは、支持体となる基板１の両面上に
互いに交差した一対のストライプ状の下部電極２、上部
電極３が配置され、この両電極２，３間に強誘電体薄膜
４が設けられて、上下ストライプ電極２，３の交差点に
メモリセルが構成される。このようなメモリは、ストラ
イプ電極２，３に書込み、または読出しに電界を印加さ
せるもので、いわゆる単純マトリクス方式と称されてい
る。図６（ｃ）は、アクティブマトリクス構造のメモリ
装置の等価回路を示す。図７に、前記単純マトリクス構
造が３×３のマトリクスの場合の等価回路を示す。図７
（ａ）はセル配置図、同図（ｂ）は、等価回路図であ
る。

【０００６】同図（ａ）に示すＡ端子にＶ／２、Ｂ端子
に−Ｖ／２の電圧をそれぞれ印加すると、セルＣ₃₂に電
圧Ｖがかかる。前記セルＣ₃₂の記憶状態を読出そうとす
る時、Ｃ₂₂，Ｃ₂₁，Ｃ₁₂，Ｃ₃₃には、２／５Ｖ，Ｃ₃₁，
Ｃ₁₁，Ｃ₁₃，Ｃ₂₃には、１／５Ｖの電圧がそれぞれかか
る。

【０００７】また、ｎ×ｎの場合、＋１／２Ｖ，−１／
２Ｖの電圧がかかるストライプラインに関わるセルには
（ｎ−１）／（２ｎ−１）・Ｖが、それ以外の非選択セ
ルには１／（２ｎ−１）・Ｖの電圧が印加される。

【０００８】このような電圧の印加により、強誘電体セ
ルの分極が反転しないように、即ち、抗電圧以下になる
ように印加電圧Ｖを設定したとしても、図５の点線に示
すように電気除去後、分極状態はＡ→Ｂ´→Ａ´と減極
することになる。この現象は強誘電体の極めて原理的な
ものであり、従って、図６（ａ）に示したような従来の
単純マトリクス構造強誘電体メモリでは、非選択セルの
分極状態の減極を避けることは不可能であった。

【０００９】また、選択セルに書込み若しくは読出し電
圧Ｖが印加された時、非選択セルの記憶状態が破壊され
ないメモリは、一般的に“非破壊強誘電体メモリ”と称
されるが、これを実現するための手法として、本出願人
は、第１に反強誘電体の非線形特性を利用し、実質的に
強誘電体薄膜に電圧が掛からなくする手法（特開平３−
１０８１９２号公報）、第２に金属−絶縁体−金属（Ｍ
ＩＭ）スイッチ機能薄膜構造を用いる手法（特開平３−
１０８７６９号公報）、第３に非線形電圧電流特性を示
すペロブスカイト構造の酸化物抵抗膜をＰＺＴ薄膜に積
層する構造（特願平２−１２２０９８号）、第４に非線
形電圧電流特性を示す酸化物抵抗膜としてＺｎＯ−添加
物系組成物を用いた構造（特願平３−２３９６９６号）
等を提案している。

【００１０】しかし、前述した従来の構造の強誘電体メ
モリにおいては、第１の手法では、非選択セルへの印加
電圧が、従来手法よりは小さくなるが、まだ誘電率が大
きく、完全に減極が発生しなくなる程、非選択セルへの
印加電圧は低くならない。第２の手法においては、ＭＩ
Ｍ素子としてのスイッチング時間が長すぎる欠点が確認
された。

【００１１】さらに第３の手法においては、ペロブスカ
イト構造酸化物を使用しているためか、オフ状態の抵抗
は非常に高いが、電気容量が比較的大きく、第１手法と
同様の欠点を持っている。

【００１２】第４の手法は前述した各手法よりも比較的
優れているが、電気容量をさらに小さくする改善が望ま
れている。しかし、構造的に上部ストライプ電極間抵抗
が低くクロストークの悪化を引き起こす欠点も有し、安
定性の向上等の信頼性に関わる特性も充分とはいえな
い。特にこれらの手法に関して、提案されたメモリ構造
は、基本構成について述べられているが、具体的な構造
及びその製造方法については開示されていない。

【００１３】そこで高周波数でも小容量であり、スレッ
シュホルド電圧や非線形係数が安定する非線形抵抗膜を
用いた非破壊読出し可能な強誘電体メモリ装置及びその
製造方法として、本出願人が提案した特願平３−３１４
５０８号に記載された強誘電体メモリ装置及びその製造
方法がある。この構成を図８に示す。

【００１４】この提案には、前述した課題を解決するた
めに、強誘電体薄膜５と非線形電圧電流特性を有する抵
抗体薄膜６とを層状構造になるように形成された単位メ
モリセルが、該メモリセルの上，下で互いに直交するよ
うに形成されたＸ，Ｙストライプ電極７，８の各交点に
配置され構成された単純マトリクス構造の強誘電体メモ
リにおいて、前記単位メモリセルが上部ストライプ電極
／層間絶縁膜／前記上部ストライプ電極と導通する第１
電極／非線形抵抗体／第２電極／ＰＺＴ／第３電極／下
部ストライプ電極／シリコン酸化膜／半導体基板の積層
構造からなる強誘電体メモリ及びその製造方法が開示さ
れている。そして、前記非線形抵抗体は、ＺｎＯ添加物
を材料として、ゾルゲルスピンオン法を用いて、積層構
造に形成することが開示されている。

【００１５】

【発明が解決しようとする課題】しかし、前述した特願
平３−３１４５０８号に記載される強誘電体メモリ及び
その製造方法においても、次の新たな問題が発生した。

【００１６】前記ＺｎＯ添加物を用いた非線形抵抗体で
は、強誘電体薄膜が反転する時の反転電流を流す電流容
量が無いことが判明した。前記ＺｎＯ添加物を用いた非
線形抵抗体の低電界領域、つまり、オフ領域では、流れ
る電流は、無視できる程度に小さいことが必要である
が、高電界印加領域つまりオン領域では少なくとも強誘
電体薄膜が反転する時の反転電流が流せることが必要で
あることが分かった。この電流は駆動周波数、印加電界
の大きさによっても異なるが、１００ｎｓｅｃ程度のパ
ルス幅で反転させた時、セルサイズ１０μｍ□当り１ｍ
Ａ以上と見積もられる。しかしながら、現状のＺｎＯ添
加物系非線形抵抗体薄膜は、本出願人による形成膜や文
献等によるデータではあるが、前記値に対して、２〜３
桁低いセルサイズ１０μｍ□当り０．０１〜０．００１
ｍＡ程度の値しか示していない。この場合には、Ｐｒが
２〜３桁低い強誘電体薄膜を用いれば電流容量の問題は
解決する。しかし、分極反転電流の大きさが、非反転電
流値（線形静電容量の変位電流に相当）と殆ど判別がで
きなくなる。このことは、“１”，“０”の読出しの判
別ができないことを意味し、メモリとして機能しないこ
とになる。

【００１７】そこで本発明は、大電流容量及び、非線形
性の大きな電圧電流特性を有し、非選択セルの記憶情報
を破壊することなく、選択したセルの読出し・書込みが
可能な高密度不揮発性の強誘電体メモリを提供すること
を目的とする。

【００１８】

【課題を解決するための手段】本発明は上記目的を達成
するために、強誘電体薄膜と、前記強誘電体薄膜の一方
の主面上に形成された中間電極と、前記中間電極上に形
成されたチタン酸ストロンチウム（ＳｒＴｉＯ₃）もし
くは、ＳｒＴｉＯ₃のＳｒの一部をＣａで置換した（Ｓ
ｒ_1-XＣａ_X）ＴｉＯ₃を主成分とし、添加することに
よりドナーを発生する添加物を加えた組成の非線形電圧
電流特性を有する多結晶薄膜と、前記強誘電体薄膜の他
方の主面上に形成された上部ストライプ電極と、前記多
結晶薄膜の非接合側主面上に、前記上部ストライプ電極
と互いに直交するように形成されたＭｅ−Ｔｉからなる
下部ストライプ電極とで構成される強誘電体メモリを提
供する。

【００１９】

【作用】以上のような構成の強誘電体メモリは、多結晶
膜の材料に誘電率の大きなチタン酸ストロンチウム（Ｓ
ｒＴｉＯ₃）もしくは、ＳｒＴｉＯ₃のＳｒの一部をＣ
ａで置換した（Ｓｒ_1-XＣａ_X）ＴｉＯ₃を用いたた
め、等価回路のコンデンサ容量が大きくなるが、実質的
には極力抑えるべき非選択セルの強誘電体部に影響が出
るほど強誘電体側に印加される分割電圧は増加しない。

【００２０】また、製造方法にスピンコートＭＯＣＶＤ
等の手法を採用でき、この手法を用いても類似の結晶構
造を持つため、膜の界面に化学的、物理的不整合が起こ
りにくい。

【００２１】さらに本発明の製造方法によるバリスタ膜
と強誘電体薄膜の特性が、相対する関係を持ち、前記強
誘電体薄膜を熱処理するときの酸素分圧により、バリス
タ特性が低下すると強誘電特性が良くなり、一方、強誘
電特性が低下するとバリスタ特性が良くなるため、全体
的な特性の変化が少なく、熱処理における酸素分圧精度
の厳密な制御を必要としない。

【００２２】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１（ａ）乃至（ｆ）には、本発明による
第１実施例としての強誘電体メモリ装置の構造を示し、
構成およびその製造工程を説明する。

【００２３】まず、シリコン基板３１の表面を熱酸化
し、ＳｉＯ₂からなる表面層３２を形成した後、密着性
を高めるための（図示せず）Ｔｉ，Ｃｒ，Ｍｎ等からな
るバッファ層を形成した後、その上層に、例えばＰｔ等
からなる下部電極層３３ａを全面に形成する。

【００２４】さらに、酸化物に接した場合に、その酸化
膜の属性がｐ形になり、且つ、強誘電体薄膜及びバリス
タ薄膜形成時の熱処理温度で溶解しない金属、例えばＮ
ｉ，Ｃｕ，Ｃｏ，Ｃｒの電極層３３ｂを形成する。

【００２５】そして下記に示す金属アルコキシド化合物
混合液（プリカーサ）を前記電極層３３ｂ上に塗布し、
２００〜４００℃の大気雰囲気中で熱処理する。この熱
処理の際に、（Ｓｒ_1-XＣａ_X）ＴｉＯ₃＋ＭｅＯとな
るバリスタ薄膜３４が形成される。

【００２６】Ｓｒ：酢酸ストロンチウムＳｒ（ＣＨ₃ＣＯＯ）₂・３Ｈ₂Ｏ０．８５mol Ｃａ：酢酸カルシウムＣａ（ＣＨ₃ＣＯＯ）₂・３Ｈ₂Ｏ０．１５mol Ｔｉ：イソプロピルチタニウムＴｉ（ｏ−ｉ−Ｐｒ）₄ ０．９８mol Ｎｂ：ペンタｎブトキニオブＮｂ（ＯＣ₄Ｈ₉）₅ ０．０２mol 溶剤：エチルアルコール＋プロピルアルコールの混合溶媒１０wt％前記バリスタ薄膜３４の形成後、Ｎ₂＋Ｈ₂混合ガスの
雰囲気中で、再び５００〜８００℃、３０分の熱処理を
行う。

【００２７】次に前記バリスタ薄膜３４上に、前記下部
電極３３ｂと同様に、Ｎｉ，Ｃｕ，Ｃｏ，Ｃｒのいずれ
か、例えば、Ｃｕを上部電極３５ａを全面上に形成し、
さらに、Ｐｔを強誘電体薄膜用電極３５ｂとして形成す
る。そして、下記に示すＰｂ（Ｚｒ・Ｔｉ）Ｏ₃となる
ような金属アルコキシド化合物混合液（プリカーサ）を
前記強誘電体薄膜用電極３５ｂ上に塗布し、２００〜４
００℃の大気雰囲気中で熱処理して強誘電体薄膜３６を
形成する。

【００２８】Ｐｂ：酢酸鉛Ｐｂ（ＣＨ₃ＯＯ）₂ １．０５mol Ｔｉ：イソプロピルチタニウムＴｉ（ｏ−ｉ−Ｐｒ）₄ ０．６０mol Ｚｒ：イソブトキジルコニウムＺｒ（ＯＣ₄Ｈ₉）₅ ０．４０mol 溶剤：エチルアルコール＋プロピルアルコールの混合溶媒１０wt％

【００２９】次に、Ｎ₂＋Ｈ₂混合ガス中で、５００〜
８００℃、３０分の熱処理を行う。そして最上層とし
て、強誘電体薄膜用電極３７になるべきＰｔ層を強誘電
体薄膜３６の全面上に形成する。

【００３０】その後、図１（ｂ）に示すように、まずイ
オンビームミリング装置を用いて、セル寸法幅で最下層
の電極を含め、前記ＳｉＯ₂層が露出するまで、ストラ
イプ状にエッチングする。

【００３１】そして、そのストライプと直交する方向
に、セル寸法幅のストライプ状に最下層の下部ストライ
プ電極４４（前記下部電極層３３ａ）のみが残るように
除去する。なお、Ｎｂを添加する時は、さらに、ペンタ
ｎブトキシニオブ［Ｎｂ（ＯＣ4Ｈ9 ）5 ］を加えれば
良い。

【００３２】次に層間絶縁膜４０として、ＳｉＯ₂やＳ
ｉ₃Ｎ₄をプラズマＣＶＤや常圧ＣＶＤにより最上層電
極３９が、被覆されるまで堆積させ、その後、フォトリ
ソグラフィ、ＲＩＥを用いて、セルサイズより幾らか小
さな寸法でセル中心と同じ中心に位置するように、コン
タクトホール４１を開口する。次に、アルミニウム層４
２を全面上に形成した後、フォトリソグラフィ、ＲＩＥ
若しくは、湿式エッチングにより、ストライプ方向が前
記下部ストライプ電極４４に直交する方向になるような
上部ストライプ電極４３ａ，４３ｂ，…を形成する。

【００３３】そして互いに直交する上部、下部ストライ
プ電極４３，４４は、それらの端部において、同一シリ
コン（Ｓｉ）基板に形成したデコーダ端子やセンスアン
プ端子に接合させる。

【００３４】このように形成された強誘電体メモリ装置
（セル）は、図２（ａ）に示すように単純マトリックス
構造に形成され、図２（ｂ）には、その内の１個の強誘
電体メモリセルの等価回路を示す。また、図３には、前
記強誘電体メモリ装置に読出し・書き込みを行うために
接続された周辺回路の全体構成を示す図である。但し、
図２には、周辺回路の具体的な構造は通常用いられるも
のであるため本発明の特徴部分のみとする。この図３を
参照して、本発明にメモリ装置の動作について説明す
る。

【００３５】まず前述したメモリセル５１の各メモリセ
ルの両ストライプ電極に、Ｘ方向デコーダ５２の行線５
３、及びＹ方向デコーダ５４の列線５５が接続されてい
る。書き込み動作について述べる。

【００３６】まず、ＣＥ信号５６とアドレス信号５７に
よって、前記Ｘ方向デコーダ５２，Ｙ方向デコーダ５４
を動作させ、書く込むべきメモリセル５１を選択する。
両デコーダ５２，５４は、＋−１／２Ｖ，−＋１／２Ｖ
を供給する電圧発生器５８，５９の電圧信号をそのま
ま、行線５３，列線５５に出力する機能を有している。
従って、選択セルに関係しない行線、列線には電圧が供
給されない。前記１／２Ｖ電圧発生器５８，５９から発
生する電圧の極性は、極性反転回転６０によって決定さ
れ、前記発生電圧極性は常に互いに逆極性となってい
る。

【００３７】これらは強誘電分極−Ｐｒに相当する
“１”を書き込む時は、前記１／２Ｖ電圧発生器５８に
“負”、前記１／２Ｖ電圧発生器５９に“正”の極性、
一方、＋Ｐｒに相当する“０”を書き込む時は、前記１
／２Ｖ電圧発生器５８に“正”、前記１／２Ｖ電圧発生
器５９に“負”の極性になるように、前記極性反転回転
６０へセンスアンプ６１の出力信号を入力する。このセ
ンスアンプ６１からの出力は、Ｐ／Ｗ信号６２の信号に
より、センスタイミング回路６３を経て制御される。

【００３８】ここで選択されたメモリセル５１には、電
圧Ｖが印加され、この時ＺｎＯ非線形抵抗体部にかかる
電圧が閾値電気Ｖthになるように設定されているため、
選択メモリセル５１への書き込みができる。

【００３９】しかしながら、行線５３、列線５５のいず
れかに関わる非選択メモリセルには＋１／２Ｖまたは、
−１／２が印加されるが、この時、ＺｎＯ非線形抵抗体
部にかかる電圧が閾値電圧Ｖthより低く設定してあるた
め、強誘電分極状態は変化しない。以上のようにして、
選択メモリセルのみへの書き込みが完了する。次に選択
メモリセル５１の読出し動作について述べる。まず読出
し時は、常に、前記１／２Ｖ電圧発生器５８に“正”、
前記１／２Ｖ電圧発生器５９に“負”のパルスを発生す
るようにする。

【００４０】従って、選択メモリセル５１には、行線５
３、列線５５のいずれかに関わる非選択メモリセルに
は、＋１／２Ｖまたは、−１／２Ｖが印加され、行線５
３、列線５５のいずれにも関わらない非選択メモリセル
には電圧が印加されない。

【００４１】そして、選択メモリセル５１に印加される
電圧＋Ｖにより、該選択メモリセル５１の記憶状態が
“１”、即ち強誘電分極状態が、−Ｐｒの時に、強誘電
体には抗電圧Ｖｃ以上の電圧が印加されるため、強誘電
分極状態が、−Ｐｒから＋Ｐｒに分極反転する。非選択
メモリセルには前述したように＋１／２Ｖか０Ｖしか印
加されないので、書き込み時と同様に、強誘電分極状態
は変化しない。

【００４２】一方、前記選択メモリセル５１の記憶状態
が“０”、即ち強誘電分極状態が、＋Ｐｒの時、強誘電
分極状態は、＋Ｐｒから＋Ｐｒに戻り、結果的には最初
の分極状態のまま変化しない。

【００４３】図４に、このような“１”の時と“０”の
時の読出し電流応答特性を示し、説明する。この電流応
答７０を時間積分した値は、強誘電分極状態が、−Ｐｒ
から＋Ｐｒに分極反転する時の反転電荷に等しい。この
反転電荷による反転電流は、ロードインピーダンス６９
で電圧変換され、前記センスアンプ６１に入力される。
この電圧値が基準電圧６８より大きい時“１”と判断さ
れ、小さい時、“０”と判断される。次に記憶状態の再
書き込みについて説明する。

【００４４】前述したように、一般的に強誘電体は、一
度分極反転すると、何等かの処理をしないと元の分極状
態には戻れない。従って、“１”即ち、強誘電分極状態
が−Ｐｒの時、＋Ｖ（＞Ｖｃ）で読出しを行った場合、
強誘電分極状態が−Ｐｒから＋Ｐｒに分極反転する。つ
まり選択メモリセル５１の記憶状態が破壊され、元の状
態に戻すために、再書き込みが行われる。このためには
“１”読出し信号（図４に示す信号７０）をセンスアン
プで検出し、その信号により極性反転回路６０を駆動さ
せればよい。

【００４５】以上詳述したように、本発明の強誘電体メ
モリの非線形電流電圧特性を有する多結晶膜の材料に
は、ｎ形半導性を示すベース材料がＺｎＯではなく、誘
電率の大きなチタン酸ストロンチウム（ＳｒＴｉＯ₃）
もしくは、ＳｒＴｉＯ₃のＳｒの一部をＣａで置換した
（Ｓｒ_1-XＣａ_X）ＴｉＯ₃を用いているところに特徴
があり、そのため、非線形電圧電流特性を有する材料に
示す等価回路（図２ｂ）のコンデンサ容量が大きい。従
って、その分強誘電体に加わる電界が大きくなるが、そ
の分全体にかける電界を小さくすればよい。前記（Ｓｒ
_1-XＣａ_X）ＴｉＯ₃の誘電率はＸによるが、約１００
前後である。

【００４６】これに対して、強誘電体の誘電率は、たと
えば、ＰＺＴで１０００程度と大きいが、実質的に強誘
電体側に加わる電圧が問題になるほど高めるものではな
く、すなわち、極力抑えるべき非選択セルの強誘電体部
に印加される分割電圧を影響が出るほどは昇圧しない。

【００４７】このように大きな非線形電圧電流特性を有
し、且つ電流容量の大きな強誘電体メモリセルの実現が
可能になり、このメモリセルを単純マトリックス状に構
成することによって高密度不揮発性強誘電体メモリを実
現する。

【００４８】なお、製造方法もスピンコートＭＯＣＶＤ
等の手法を採用でき、この手法を用いても類似の結晶構
造を持つため、界面に化学的、物理的不整合が起こりに
くく、信頼性が向上する。

【００４９】さらに本発明の製造方法によるバリスタ膜
は、熱処理時に酸素分圧が小さい程特性が良好になり、
また、強誘電体薄膜は逆に酸素分圧が高いほど、強誘電
性がよくなる。

【００５０】実際の熱処理工程におけるバリスタ膜は、
低酸素分圧熱処理から高酸素分圧熱処理の順による処理
が好ましく、強誘電体は高酸素分圧熱処理が好ましい。
従って、バリスタ膜を先に形成し、次に強誘電体薄膜を
形成する必要があり、また、前記強誘電体薄膜を熱処理
するときの酸素分圧が高すぎると、最初に膜を低酸素分
圧熱処理した際に、形成される（Ｓｒ_1-XＣａ_X）Ｔｉ
Ｏ₃の結晶構造等に欠陥が生じて、バリスタ特性が低下
する。但し、バリスタ特性低下によって、強誘電特性が
良くなるため、結果的に全体的な特性の変化が少ない。
一方、強誘電体薄膜を熱処理する際に、酸素分圧が低す
ぎると強誘電特性は低下するが、バリスタ特性が良くな
るので、同様に全体的な特性の変化が少ない。すなわ
ち、熱処理における酸素分圧の精度を厳密に制御する必
要もなく、所望する特性が得られるため、歩留まりの向
上に寄与する。

【００５１】なお、強誘電体薄膜とバリスタ膜の積層順
は、この実施例に限定されるものではなく、反対順であ
ってもよい。また、強誘電体薄膜を狭持する電極もＰｔ
に限定されず、他の金属であってもよい。また本発明
は、前述した実施例に限定されるものではなく、他にも
発明の要旨を逸脱しない範囲で種々の変形や応用が可能
であることは勿論である。ここで、上記強誘電体メモリ
を製造するに当たって検討した他の発明について説明す
る。図１１は、実際の強誘電体メモリの代表的な構造を
示す図で、図１１（ａ）は、その断面構造図、図１１
（ｂ）は、その等価回路図を示すものである。

【００５２】この強誘電体メモリは、強誘電体キャパシ
タ１０の書き込み・読み出しする際に、ＭＯＳトランジ
スタ１１をオン状態にさせる。このＭＯＳ領域を形成す
るためにソース部ｎ⁺ 領域１２、ドレイン部ｎ⁺ 領域１
３、ゲート部１４、フィールド酸化膜１５、層間絶縁膜
１６をシリコン基板１７上に形成し、この上に強誘電体
キャパシタ１０の下部電極Ｐｔ／Ｔｉ１８をスパッタ等
で形成し、その上に、スパッタ、ゾルゲルスピンオン、
ＭＯＣＶＤ等の方法でＰＺＴ等の強誘電体薄膜１０を形
成する。Ｐｔ上部電極をスパッタリング等で形成したの
ち、図のように下地電極までイオンミリング、ＲＩＥ等
の方法でエッチングし、更に上部電極と強誘電体薄膜の
一部まで同様の方法でエッチングする。次いで絶縁膜１
９を形成し、コンタクトホール２０，２１，２２，２３
を形成、Ａｌ配線２４をスパッタリング等で形成する。

【００５３】ところで、図１１に示した前記強誘電体メ
モリには、いくつかの問題点がある。第１に、耐久性
（ファティーグ）の問題である。「Material Research
Society,Fall Meeting」（1992年１月号NIKKEI MICRODE
VICE P.83 ）の強誘電体関連セッションによると、疲労
の原因として、電極近傍の強誘電体膜の酸素欠損による
ことが記載され、ＰＺＴの成長初期にＰｂまたはＰｂＯ
がＰｔ膜中に拡散、Ｐｔ表面にＰｂＴｉ₃Ｏ₇形の遷移
層が形成されていることが記載されている。

【００５４】このような記載事項は、本願発明者等も確
認しており、その改善方法として酸化力の強い元素を粒
界に析出させ膜中酸素を補償する方法（特願平２−３１
２７７６号）。また電極をＰｔ以外にすることも検討さ
れているがＰｂに対するバリア性と疲労特性の改善効果
は不十分である。

【００５５】第２の問題点として、半導体プロセスとの
整合性の問題がある。図７に示した構造のＭＯＳトラン
ジスタはゲート部に電荷が溜ったり、Ａｌ電極と拡散層
（ｎ⁺ 領域）とのコンタクトが不十分で、十分なＭＯＳ
特性が確保できないことが多く、その改善方法としてＡ
ｌ成膜後シンター処理を行うのが一般的である。

【００５６】従って、図１１に示したような強誘電体メ
モリに於いても、正常なＭＯＳ動作を期待して同様の処
理をする。この処理は水素と窒素の混合ガスを用い、４
００〜５００℃の温度で熱処理する。この処理を行うと
ＰＺＴと上部電極との間で剥離が発生する。

【００５７】そこで、前述した強誘電体メモリの製造の
際に行う水素と窒素の混合ガスによる熱処理で発生する
ＰＺＴと上部電極との間で剥離を防止する製造方法につ
いて以下に説明する。この剥離が生じる原因は、アルミ
ニウム配線電極とＰｔとの接合による膜応力とＰＺＴ表
面からの発生ガスの相乗効果によるものであった。

【００５８】つまり、製造過程で全く加熱しなければ剥
離が発生しないこと、アルミニウム配線電極が施されて
いない場合は加熱しても剥離は起こらず、アルミニウム
を積層して加熱した場合のみ、起こることが確認され
た。

【００５９】そして、Ｐｔのみの場合にも加熱によって
発生するガスは存在するが、上部電極ＰｔとＰＺＴ薄膜
表面との密着力に比較して小さいので剥離に至らない。
しかし電極が熱膨張係数の大きなアルミニウムとの層状
構造となると、Ａｌ／Ｐｔ２層電極とＰＺＴ薄膜表面と
の密着力が急激に低下し、この界面で剥離を起こす。従
って剥離防止及び、前述した耐久性に関わるＰｂＯのＰ
ｔ電極への拡散防止のため、ＰＺＴ薄膜表面からＰｂＯ
を発生させないことが必要である。

【００６０】具体的には調合組成としてＰＺＴに対し、
Ｂサイトを置換できる＋５価または＋６価の酸化物と、
該＋５価または＋６価酸化物１アトミック％に対し、
０．５アトミック％比のＰｂＯを同時添加するという方
法を用いる。以下に前述した調合を行った時の作用に付
いて説明する。例えば、＋５価の酸化物とＰｂＯの同時
添加を行った時の化学反応式は、Ｐｂ（Ｚｒ・Ｔｉ）Ｏ₃＋ＸＭｅＯ_2.5＋０．５ＸＰｂＯ →Ｐｂ_1+0.5x□_0.5x（Ｚｒ・Ｔｉ・Ｍｅ_x）Ｏ_3+3x …（１）この式（１）に示す化学式は、ＡＢＯ₃で表わされるペ
ロブスカイト構造に対応し、Ａサイトに空格子点□を含
むものであることを示している。また、＋６価の酸化物
の添加を行った時の化学反応式は、Ｐｂ（Ｚｒ・Ｔｉ）Ｏ₃＋ＸＭｅＯ₃＋ＸＰｂＯ →Ｐｂ_1+x（Ｚｒ・Ｔｉ・Ｍｅ_x）Ｏ_3+3x …（２）

【００６１】この式（２）で示す化学式は、ＡＢＯ₃で
表わされるペロブスカイト構造と、ＭｅＯ₃で表わされ
るタングステンブロンズ構造との固溶体を示し、ＡＢＯ
₃タイプが同等の強誘電性を示す。

【００６２】いずれの場合も反応によってＰｂＯは発生
せず、重量増を示す。また、５価の添加物の場合は空格
子点を発生するのに対し６価の添加物の場合は空格子点
を発生しないという差がある。一方、もし添加する酸化
物が＋３価でＡサイトを置換する場合は、Ｐｂ（Ｚｒ・Ｔｉ）Ｏ₃＋ＸＭｅＯ_1.5 →Ｐｂ_1-1.5xＭｅ_x□_0.5x（Ｚｒ・Ｔｉ）Ｏ₃＋１．５ＸＰｂＯ …（３）となる。また、何も添加しない時は、Ｐｂ（Ｚｒ・Ｔｉ）Ｏ₃ →Ｐｂ_1-x□_x（Ｚｒ・Ｔｉ）Ｏ_3-x◇_x＋ＸＰｂＯ …（４）但し、□は空格子点、◇は酸素欠陥を示すとなり、Ａサ
イト空格子点と酸素欠陥を持ったＰＺＴができ、同時に
ＰｂＯを生じることになる。

【００６３】以上のような反応を示すことは、ＡＢＯ₃
型の結晶構造をとること、すなわちＡサイトの数：Ｂサ
イトの数：Ｏサイトの数＝１：１：３なる条件と、＋電
荷の総量＝−電荷の総量の両条件に従っていると考えれ
ば容易に理解出来ることである。

【００６４】以上のように反応式（１），（２）を用い
ればＰＺＴの表面からＰｂＯを発生せず、さらに酸素欠
陥も発生しない。従って、耐久性と剥離の問題を同時に
改良することが出来る。次に図９により、前述した耐久
性と剥離の問題を解決する強誘電体薄膜素子の構造を示
し、構造及び製造工程について説明する。

【００６５】まず、単結晶Ｓｉ基板５１の主面上にＳｉ
酸化物５２を形成した後、ＤＣマグネトロンスパッタリ
ングにより、Ｔｉ薄膜５３を２００オングストローム、
次いでＰｔ薄膜５４を２０００オングストロームの膜厚
に形成する。次に、以下に示す前駆体混合溶液を、前記
Ｐｔ薄膜５４上に回転数２０００ｒｐｍでスピンコート
する。（Ａ前駆体混合溶液組成）

【００６６】Ｐｂ：酢酸鉛Ｐｂ（ＣＨ₃ＣＯＯ）₂・３Ｈ₂Ｏ１．０mol Ｚｒ：ノルマルプロポキシドジルコニウムＺｒ（Ｏｎ−Ｐｒ）₄ ０．４mol Ｔｉ：イソプロピルチタニウムＴｉ（Ｏｉ−Ｐｒ）₄ ０．６mol Ｎｂ：ペンタイソプロポキシニオブＮｂ（Ｏｉ−Ｐｒ）₅ ０．０２mol 溶剤：ジーメトキシェタノールＣＨ₃ＯＣ₂Ｈ₄ＯＨ

【００６７】但し、（１），（２）式におけるＸの範囲
は、０．００５〜０．１が望ましい。Ｘの範囲が、０．
１を越えると添加したＭｅの酸化物が結晶の粒界に析出
して強誘電体特性が低下する。（Ｂ前駆体混合溶液組成）

【００６８】Ｐｂ：酢酸鉛Ｐｂ（ＣＨ₃ＣＯＯ）₂・３Ｈ₂Ｏ１．０mol Ｚｒ：ノルマルプロポキシドジルコニウムＺｒ（Ｏｎ−Ｐｒ）₄ ０．４mol Ｔｉ：イソプロピルチタニウムＴｉ（Ｏｉ−Ｐｒ）₄ ０．６mol Ｗ：ヘキサイソプロポキシタングステンＷ（Ｏｉ−Ｐｒ）₆ ０．０２mol 溶剤：ジーメトキシェタノールＣＨ₃ＯＣ₂Ｈ₄ＯＨそしてスピンコートした基板を、２５０℃，３０分間乾
燥させた後、酸素雰囲気中で６５０℃、３０分の熱処理
を行い、ＰＺＴ薄膜５５を形成した。

【００６９】さらに前記ＰＺＴ薄膜５５上に、Ｐｔ薄膜
５６を２０００オングストローム形成し、次にアルミニ
ウム薄膜５７を５０００オングストローム形成した２層
膜の上部電極を形成した。

【００７０】その後、上部電極をエッチングし、１００
μｍ□のキャパシタを形成する。この状態で、２つのグ
ループに分け、一方はＭＯＳシンター評価（＝剥離テス
ト）用に、他方を耐久性評価用とし、各々の評価を行っ
た。剥離テストの評価方法として、テープ剥離テストを
採用し、１００μｍ□の電極２５個に対してテストを行
い、剥離した数を調べた。この結果を表１に示す。

【００７１】

【表１】

【００７２】また、耐久性評価の試験は、図１０に示す
評価回路（図１０ａ）を接続して、電圧波形（図１０
ｂ）を投入し、初期の残留分極に対し、その１／２に低
下するまでのサイクル回数で表わす。残留分極Ｐｒは、
変位電流ｉｄ６１の時間積分によって得られる。印加パ
ルスは図６ｂに示したような４連パルス６２，６３，６
４，６５を１サイクルとし、各々のパルスに対応する電
流応答は図１０ｃに示した６６，６７，６８，６９のよ
うになる。図１０ｃは立ち上がり点を一致させて表示し
ている。結果を表２に示した。

【００７３】

【表２】次に、通常の半導体プロセスを用いて図１１ａに示した
構造のＴＥＧを作成し、剥離状況と耐久性特性を測定
し、表１、表２と同等の結果が得られた。

【００７４】以上の説明に於いて、強誘電体薄膜の形成
方法としてゾルゲル法を用いたが、本発明はこの方法に
限定されるものではなく、スパッタリング法、ＭＯＣＶ
Ｄ法、ＭＢＥ法に拘らず、組成に鉛、ビスマスを含む、
ペロブスカイト構造を基本単位とする強誘電体薄膜に付
いて、全面的に適用できる。また、本実施例ではＮｂ，
Ｗを例として、その効果を示したが、この他、Ｔａ，
Ｖ，Ｍｏ，Ｓｂでも同様の効果がある。またＢｉ，Ｓｂ
が少量の場合には、Ａサイトに入るが量が増えると、Ｂ
サイトに＋５価で置換するので、無添加の場合に比べ、
改良効果がある。

【００７５】また、本実施例では電極にＰｔ薄膜、その
上層にアルミニウム薄膜を接合した２層膜としてが、本
発明が解決しようとする問題の原因から考慮すると、Ａ
ｌ／Ｐｔ薄膜に限らず、Ｐｔ薄膜の代わりに、Ａｕ，Ｐ
ｄ，Ｎｉを用いて、その上層に配する電極材料がこれら
に比べ熱膨張係数の差がある材料を組合せた場合にも、
全て適用することができる。

【００７６】以上のように、Ｐｂ，Ｂｉを含むＡＢＯ₃
ペロブスカイト構造を基本単位とする強誘電体薄膜にお
いて、Ｂサイト置換できる価数がＢの価数より大きな価
数をもった金属酸化物を添加することにより、耐久性が
よく、電極剥離の無い強誘電体薄膜素子を提供できる。

【００７７】

【発明の効果】以上詳述したように本発明によれば、大
電流容量及び、非線形の大きな電圧電流特性を有し、非
選択セルの記憶情報を非破壊読出し・書込みが可能な高
密度不揮発性の強誘電体メモリ及びその製造方法を提供
することができる。

【図面の簡単な説明】

【図１】図１（ａ）乃至（ｆ）は、本発明による第１実
施例としての強誘電体メモリ装置の断面構造を示す図で
ある。

【図２】図２（ａ）は、図１に示した強誘電体メモリ装
置（セル）の等価回路を示す図であり、図２（ｂ）は、
図１に示した強誘電体メモリ装置（セル）が単純マトリ
ックス構造を成している場合の断面構造を示す図であ
る。

【図３】図３は、図１に示した強誘電体メモリ装置に読
出し・書き込みを行うための周辺回路の全体構成を示す
図である。

【図４】図４は、第１実施例の読出し電流応答特性を示
す図である。

【図５】図５は、強誘電体のヒステリシス特性を示す図
である。

【図６】図６（ａ）は、単純マトリックス構造のメモリ
装置の構成を示す図であり、図６（ｂ）は、アクティブ
マトリックス構造のメモリ装置の構成を示す図であり、
図６（ｃ）は、図６（ｂ）の回路構成を示す図である。

【図７】図７（ａ）は、３×３の単純マトリクス構造の
メモリセル配置図、図７（ｂ）は、その等価回路図であ
る。

【図８】図８は、従来の強誘電体メモリ装置の構成を示
す図である。

【図９】図９は、強誘電体薄膜素子の構造を示す図であ
る。

【図１０】図１０は、図９に示す強誘電体薄膜素子の評
価回路、前記強誘電体薄膜素子に印加する電圧波形及
び、残留分極各々のパルスに対応する電流応答の波形を
示す図である。

【図１１】図１１（ａ）は従来の強誘電体メモリの断面
構造図、図１１（ｂ）はその等価回路図を示す図であ
る。

【符号の説明】１…基板、２…下部電極、３，３５ａ…上部電極、４，
５，３６…強誘電体薄膜、６…抵抗体薄膜、７，８…
Ｘ，Ｙストライプ電極、１０…強誘電体キャパシタ、１
１…ＭＯＳトランジスタ、１２…ソース部ｎ⁺ 領域、１
３…ドレイン部ｎ⁺ 領域、１４…ゲート部、１５…フィ
ールド酸化膜、１６…層間絶縁膜、１７…シリコン基
板、１８…下部電極Ｐｔ／Ｔｉ、１９…絶縁膜、２０，
２１，２２，２３…コタクトホール、２４…アルミニウ
ム配線、３１…シリコン基板、３２…表面層、３３ａ…
下部電極層、３３ｂ…電極層、３４…バリスタ薄膜、３
５ｂ…強誘電体薄膜用電極、３７…強誘電体薄膜用電
極、３９…最上層電極、４０…層間絶縁膜、４１…コン
タクトホール、４２…アルミニウム層、４３，４３ａ，
４３ｂ…上部ストライプ電極，４４…下部ストライプ電
極、５１…メモリセル、５２…Ｘ方向デコーダ、５３…
行線、５４…Ｙ方向デコーダ、５５…列線、５６…ＣＥ
信号、５７…アドレス信号、５８，５９…電圧発生器、
６０…極性反転回転、６１…センスアンプ、６２…Ｐ／
Ｗ信号、６３…センスタイミング回路、６８…基準電
圧、６９…分極ロードインピーダンス、７０…電流応答
信号。

Claims

【特許請求の範囲】

【請求項１】強誘電体薄膜と、前記強誘電体薄膜の一方の主面上に形成された中間電極
と、前記中間電極上に形成されたチタン酸ストロンチウム
（ＳｒＴｉＯ₃）もしくは、ＳｒＴｉＯ₃のＳｒの一部
をＣａで置換した（Ｓｒ_1-XＣａ_X）ＴｉＯ₃のいずれ
一方を主成分として、添加することによりドナーを発生
する添加物を加えた組成の非線形電圧電流特性を有する
多結晶薄膜と、前記強誘電体薄膜の他方の主面上に形成された上部スト
ライプ電極と、前記多結晶薄膜の非接合側主面上に、前記上部ストライ
プ電極と互いに直交するように形成されたＭｅ−Ｔｉか
らなる下部ストライプ電極とを具備することを特徴とす
る強誘電体メモリ。