CN1249849A - 钽酸锶铋铌铁电薄膜 - Google Patents

钽酸锶铋铌铁电薄膜 Download PDF

Info

Publication number
CN1249849A
CN1249849A CN98803005A CN98803005A CN1249849A CN 1249849 A CN1249849 A CN 1249849A CN 98803005 A CN98803005 A CN 98803005A CN 98803005 A CN98803005 A CN 98803005A CN 1249849 A CN1249849 A CN 1249849A
Authority
CN
China
Prior art keywords
thin film
ferroelectric material
ferroelectric
bismuth
film ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98803005A
Other languages
English (en)
Inventor
约瑟夫·D·库奇阿罗
那拉扬·索拉亚潘
卡洛斯·A·帕斯德阿劳约
拉里·D·麦克米伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of CN1249849A publication Critical patent/CN1249849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种用于集成存储器电路(300,400),如FERAMS(300)等的薄膜铁电材料(500),包括具有经验化学式:SrBi2+E(NbXTa2－x)O9+3E/2的钽酸锶铋铌,其中E是代表范围从零至2的铋的超出剂量的数;及X是代表范围从0.01到0.9的铌剂量的数。操作该铁电存储器单元(400 )的方法包括:提供具有上述化学式的处于第一极化状态中的这种材料,使所述第一极化状态的薄膜铁电材料经受多个单向电压脉冲;及然后使所述铁电材料转换到所述多个单向电压脉冲基本上不产生痕迹的第二极化状态。

Description

钽酸锶铋铌铁电薄膜
本发明涉及用于集成电路的薄膜材料，更具体地涉及用于集成存储器电路的铁电材料。更具体地，该薄膜铁电材料为钽酸锶铋铌材料，该材料甚至在单向电压脉冲的长期重复后也基本上无极化痕迹。
众所周知，薄膜铁电材料可用在各种非易失性随机存取存储器件中。例如，授予Koike的美国专利US 5,600,587推荐使用由铁电电容器和开关晶体管组成的存储器单元的铁电非易失性随机存取存储器。授予Omura的美国专利US 5,495,438建议一种由铁电电容器并联形成的铁电存储器。这种电容器具有不同矫顽磁场值的铁电材料，因此可使用或存储多值数据。授予Nishimura等人的美国专利US 5,592,409推荐包括被两个栅极之间的外加电压极化的铁电层的非易失性存储器。当高或低电流流过该铁电层时其极化或存储器存储状态被读出，且它允许无破坏地读出。授予Takeuchi的美国专利US 5,539,279提出一种高速单晶体管-单电容器铁电存储器，它可在包括动态随机存取存储器(“DRAM”)方式及铁电随机存取存储器(“FERAM”)方式的两种工作方式之间转换。
图1表示铁电薄膜的理想极化磁滞曲线100。曲线100的边102是通过当施加磁场E从正值变化到负值时测量铁电电容上的电荷产生的。曲线100的边104是通过在施加磁场E从负值变化到正值时测量铁电电容上的电荷产生的。点-Ec及Ec通常称为矫顽磁场，它是使极化值变到零所需的。类似地，剩余极化值Pr及-Pr是零磁场值时铁电材料中的极化值。Pr及-Pr值理想上应是相同的幅值，但实际上这些值通常是不同的。因此，以2Pr量度的极化值即使在Pr与-Pr幅值不同时可通过实际Pr与-Pr值的绝对值相加来得到。自发极化值Ps及-Ps通过将磁滞环的远端，例如端106线性外推与极化轴相交来量度。在理想铁电体中Ps等于Pr，但在实际铁电体中，由于线性介电特性及非线性铁电特性，这些值是不同的。一个大的、四方的基本上呈矩形的中心区域108鉴于其矫顽磁场及极化值在曲线102及104之间具有宽的间隔，体现了用作存储器的适用性。
目前能得到的铁电材料不同于图1所示的理想磁滞曲线。自从1970年代开始，对集成铁电器件中使用的材料作出研究，但是由于它们与理想磁滞曲线不同，因此这些研究尚未取得商业上的成功。例如，授予Rohrer的美国专利US 3,939,293发表了早期的研究，即，使用III相的硝酸钾作为用在铁电存储器中的铁电材料。在实践中，硝酸钾材料具有低的极化能力及易受疲劳及痕迹(imprint)的不良影响，以致使该材料实际上不能用在微电子存储器中。
几乎不可能找到能满足商业需要的铁电体。对于集成铁电器件最好的材料是使用能从传统集成电路工作电压，即3至5伏获得的矫顽磁场转换的材料。这种材料应具有非常高的极化值，如确定为2Pr的值超过12至15μc/cm2，以允许构成具有足够密度的存储器，极化疲劳应非常低或不存在。此外，铁磁材料应不留痕迹，即磁滞曲线应无偏移，以利于正向或负向矫顽磁场。
图2表示在曲线200旁的磁滞曲线100，曲线200表示疲劳对曲线100的影响。疲劳减小了确定中心区域108的曲线102与104之间的间隔。随着疲劳增加，中心区域108逐渐变得愈来愈小。该间隔的变化是由作为极化转换结果的铁电材料中产生的点电荷缺陷和该缺陷对施加磁场的相关屏蔽作用引起的。因此，由于重复极化转换随着时间推移疲劳引起铁电材料耗损。
授予Araujo等人的美国专利US5,519,234提出曲线200的疲劳问题通过使用层状超晶格材料，如在Smolenskii等人写的“铁电体及相关材料”(Gordon and Breach(1984))中所述的“层状似钙钛矿”材料可被实质性地克服。层状超晶格材料能够提供一种薄膜铁电材料，其中的极化状态可转换高达至少109次而疲劳少于百分之三十。这种疲劳耐久等级在该领域中大为领先，因为它的幅值等级至少优于其它铁体电如钛酸铅锆(“PZT”)或钛酸铅镧锆(“PLZT”)的疲劳耐久性。
根据Smolenskii所著书的章节15.3，层状似钙钛矿材料或层状超晶格材料具有三个通用等级：
(A)具有结构式为Am-1Bi2MmO3m+3的化合物，其中A＝Bi3+，Ba2+，Sr2+，Ca2+，Pb2+，K+，Na+及其它可比较尺寸的离子，及M＝Ti4+，Nb5+，Ta5+，Mo6+，W6+，Fe3+及其它拥有氧八面体的离子；
(B)具有结构式为Am+1MmO3m+1的化合物，包括例如钛酸锶Sr2TiO4，Sr3Ti2O7及Sr4Ti3O10的化合物；及
(C)具有结构式为Am+1MmO3m+1的化合物，包括例如Sr2Nb2O7，La2Ti2O7，Sr5TiNb4O17及Sr6Ti2Nb4O20的化合物。
Smolenskii指出，似钙钛矿的层可具有不同的厚度，视值m而定，及钙钛矿AMO3原则上是具有m＝无限数的任何层状似钙钛矿结构类型的有限例。Smolenskii也指出，如果最小厚度(m＝1)的层用P表示及氧化铋层用B表示，则类型I的化合物可写为：…BPmBPm…。此外，Smolenskii指出，如果m是分数，则晶格包含各种厚度的似钙钛矿层，及所有公知的类型I的化合物为铁电体。
尽管由于层状超晶格材料在低疲劳铁电体方面有重大改善，仍然有由图2曲线202典型表示的痕迹问题。曲线202表示曲线100可能产生痕迹或移向右或左。当铁电材料遭受重复单向电压脉冲时将产生痕迹。铁电材料保持剩余极化值或偏置，它使边102及104相对施加磁场在正向或负向上移动。因而，通过铁电电容重复的负脉冲使曲线202在正向204上产生了移动。通过负电压的重复脉冲也可使其在相反方向上移动。这类脉冲体现了作为重复单向电压周期变化，如FERAMS中的读出操作的结果，对铁电材料发生了什么。痕迹可能很严重，以致铁电材料再不能维持相应于逻辑值1或0的二进制极化状态。
授予Verhaeghe的美国专利US5,592,410称铁电痕迹现象为“补偿”(‘compensation’)。该US5,592,410专利提出，通过写周期中的脉冲电压可使痕迹问题逆转，以便相对曲线202使磁滞环向着图中没有痕迹的位置100移动。因此，痕迹问题可通过专门的写操作逆转，在写操作中脉冲电压与转换电压相反。但该推荐的电压脉冲不能解决全部问题，因为痕迹现象是部分地不可逆的。所述痕迹反映了铁电晶体微结构中的相应改变，如点电荷产生缺陷及极化晶体边域的陷入。这些微结构上的改变不是全部能逆转的。
因此仍然需要基本上没有痕迹问题的铁电薄膜材料。
本发明通过提供一种铁电薄膜来克服上面所讨论的问题，当该铁电薄膜使用在常规集成电路工作条件下，即电压范围为±3-5伏或更小及温度范围从0℃至200℃时，它能基本上无痕迹。该铁电薄膜可用于集成电路存储器中并提供特别高的极化值及四方磁滞特性。根据本发明的薄膜铁电材料具有小于百分之十的痕迹并能经受高达至少1010次单向电压脉冲。
具有根据本发明的薄膜铁电材料的电子器件实质上是无痕迹的。这种改进来自于使用钽酸锶铋铌作为薄膜铁电材料。该钽酸锶铋铌具有经验化学式：
(1)SiBi2+E(NbXTa2-X)O9+3E/2
式中E是代表范围从零至2的铋的化学剂量超过量的数；及X是代表范围从0.01至0.9的铌量的数。X值的范围优选为从0.4至0.8，并最好为0.56。E的范围可从0至2，并最好为0.18。化学式(1)表示A级Smolenskii化学式，其中A位金属是锶，B位金属是铌及钽，及m＝2，只是式(1)具有附加的铋量E以补偿预计铋缺陷的分解。该薄膜铁电材料最好其厚度小于约6000，优选为小于约4000厚，最佳厚度为约2000。很难使膜做到厚度小于约500至600，因为易碎问题将减小器件产量。这种易碎问题涉及电极上的表面不规则及高温退火条件下的粒度限制。
该钽酸锶铋铌膜在集成电路内所需的使用环境中呈现出优越的抗痕迹性能。例如，该优选器件在125℃时能经受大于1010单向电压脉冲周期，每脉冲具有幅值为3至5伏，而痕迹小于20％，痕迹定义为Psn-Psu。类似地，该优选器件在125℃时能经受大于109单向电压脉冲周期，每脉冲具有幅值为3至5伏，以Psn-Psu定义的痕迹小于5％。
通过对以下结合附图的详细说明，对于本领域的熟练技术人员来说，本发明的其它特征目的及优点将更加明显。
图1参照用于描述曲线的传统标记表示一个理想的传统铁电极化磁滞曲线；
图2与说明极化疲劳及极化痕迹问题的其它曲线相邻地表示图1中的理想曲线；
图3表示优选使用根据本发明的钽酸锶铋铌薄膜铁电材料的集成电路存储器的电路图；
图4表示可用于图3中存储器并使用根据本发明的钽酸锶铋铌薄膜铁电材料的单个集成电路非易失性的存储单元的电路图；
图5表示一个层状结构，它说明如何在相应于图3及4的集成电路存储器中实现各个存储单元；
图6表示用于制作相应于图5层状结构的存储单元的概要流程图；
图7参照用于描述PUND测量的特征所使用的标准标记概要地表示传统PUND的测量；
图8表示从根据本发明的薄膜钽酸锶铋铌材料获得的PUND转换结果；
图9表示与图8结果相比较的从薄膜钽酸锶铋铌材料获得的室温下PUND转换结果；
图10表示从根据本发明的薄膜钽酸锶铋铌材料获得的高温(125℃)下PUND转换结果。
图11表示根据本发明的钽酸锶铋铌薄膜材料的接近原始PUND测量对温度的敏感性；及
图12表示与图11结果相比较的钽酸锶铋铌薄膜材料的接近原始PUND测量对温度的敏感性。
图3是表示一个示范集成电路存储器300的电路框图，其中使用了由本发明的材料制成的铁电转换电容或高介电常数电容。为简明起见，该实施例表示一个16K×1DRAM；但该材料可用于各种规模及型号的易失性或非易失性的存储器中。在图示16K的实施例中，具有7根地址输入线302，它们连接到行地址寄存器304及列地址寄存器306。行地址寄存器304通过7根线310连接到行解码器308，及列地址寄存器306通过7根线314连接到列解码器/数据输入输出多路器312。行解码器308通过128根线318连接到128×128存储单元阵列316，列解码器/数据输入输出多路器312通过128根线322连接到读出放大器320及存储单元阵列316。一根RAS*信号线324连接到行地址寄存器304，行解码器308及列解码器/数据输入/输出多路器312，而CAS*信号线326连接到列地址寄存器306及列解器/数据输入输出多路器312(在这里的讨论中，*表示信号的反相)。输入/输出数据线328连接到列解码器/数据输入输出多路器312。存储单元阵列316包括128×128＝16,384个存储单元，它通常用16K表示。这些单元是基于根据本发明的铁电电容器的单元。
图4表示基于铁电电容器的转换单元400。单元400包括两个互连的电器件，即晶体管406及铁电转换电容器404。晶体管402的栅极406连接到线318A，它是被通常称为“字线”的线318(见图3)中的一根。晶体管402的源/漏极408连接到线322A，它是通常被称为“位线”的线322中的一根。晶体管402的另一源极/漏极410与转换电容器404的电极412相连接。转换电容器404的另一电极414与线416相连接，该线被连接到参考电压Vref。
单元400可作为图5中所示的集成电器制造。刚才结合图4所述的各元件使用与图4中相同的标记。如图5所示，存储单元400包括由具有根据上述公式(1)的经验公式的钽酸锶铋铌作的薄膜铁电层500。晶片502可以是包括红宝石、蓝宝石、石英或砷化镓在内的任何晶片，但最好是商业上可得到的具有厚氧化绝缘层504的硅晶片。晶片502被掺杂以提供源/漏区408及410。层506是一个绝缘层，最好由旋扩玻璃作成。电极412最好由厚度为2000/200的溅射沉积的铂及钛即Pt/Ti作成，但也可使用任何适合的导体。电极414最好由2000厚的铂作成。位线322A最好由铂作成。
图3至图5中的存储器的操作如下。行地址信号A0至A6(见图3)及列地址信号A7至A13通过地址寄存器304及306并使用RAS*及CAS*信号被多路传输，并分别传送到行解码器308及列解码器/数据输入/输出多路器312。行解码器308将高信号置于被寻址的字线318的一根上。列解码器/数据输入输出多路器312将根据是写功能还是读功能将在线328上输入的数据信号置到与列地址相应的位线322的一根上，或在数据线328上输出与列地址相应的一根位线322上的信号。如本领域中公知的，当RAS*信号超前CAS*信号时触发读功能，而当CAS*信号在RAS*信号前到达时触发写功能。相应单元400中的晶体管402如连接的字线为高电平则被导通。并允许位线322A上的数据信号被读入电容器404或使电容404上的信号输出到位线322A上，这将依赖于是执行读取功能还是写功能。如本领域中所公知的，读出放大器320沿各线322布置并用于放大这些线上的信号。在存储器300中也可包括对执行上述功能及其它公知的存储器功能所需或有用的其它逻辑，但这里未示出或未讨论，因为它们不直接地应用在本发明中。
如上所述，RAS*及CAS*线324及326；寄存器304及306；解码器308及310；及晶体管402包括信息写入装置418(见图4)，用于根据数据线328上输入存储器的信息将存储单元400置成第一存储单元状态或第二存储单元状态。第一存储单元状态相应于铁电材料层500在第一极化状态，及第二存储单元状态相应于层500在第二极化状态。这些部分以及读出放大器320包括信息读取装置420，用于读取存储单元400的状态及提供相应于该状态的电信号。读取薄膜铁电层500的极化状态的必要性使信息读取装置对薄膜铁电层500施加重复的单向电压脉冲。
薄膜铁电层500最好使用液体沉积方法形成，如在美国专利US5,423,285中所描述的方法来形成，该文献全部结合于此作为参考以示在本申请中全部公开。
图6表示用于制造本发明的存储单元400的处理P600的概要流程图。在步骤P602上，用传统的方式准备晶片502以便接收薄膜铁电层500。因此，硅晶片502可在氧扩散炉中被加热以生长氧化层504。可通过离子蚀刻或另外的技术透过氧化层504形成触头孔507使晶片502露出，然后采用传统方式进行n或p掺杂以提供源/漏区408和410。通过传统方式形成栅极406。绝缘层506可用旋扩玻璃或另外的传统材料沉积形成。用传统方式使电极412溅射到位并热处理。处理P600与传统方法的不同在于薄膜铁电层500的形成。
步骤P604包括液体前体的制备。最好使用根据以下反应制备的金属烷氧基羰化物前体：
(2) ；
(3) ；及
(4) ；
(5) ；和
(6) ，
其中M是具有n个电荷的金属阳离子；b是羧酸的摩尔量，范围为0至n；R’最好是具有从4至15个碳原子的烷基；R为具有3至9个碳原子的烷基；R”为最好具有约从零至16个碳原子的烷基；及a，b和x为整数，表示能满足M及M’的相应价态的取代基的相对量。M及M’最好从由锶、铋、铌及钽组成的组中选取。以上给出的反应过程的示范讨论是一般性的，因此没有限制。所发生的具体反应依赖于所使用的金属、醇及羧酸，以及施加的热量。步骤P604的详例给在以下的例1中。
包括醇、羧酸及金属在内的反应混合物在范围为从约70℃至200℃的温度下被回流加热一至两天，以便有助于反应。然后该反应混合物在约100℃温度下被蒸镏，以便从溶液中除去水及短链酯。醇最好是2甲氧基乙醇或2甲氧基丙醇。羧酸最好是2乙基己酸。反应最好在二甲苯或n辛烷的溶液中进行。反应产物被稀释到一定克分子浓度，它是从每升溶液0.1至0.3摩尔的所需钽酸锶铋铌获得的(见图1)。
从处理P600获得的钽酸锶铋铌，如果当步骤P604的液体前体溶液被混入相应于式(1)中E的超量铋时，则可最佳地工作在所需使用环境中。在热处理步骤P612及P616期间会发生某些铋的挥发损耗。超量铋的另外优点包括晶格缺陷的补偿。制得的薄膜铁电材料500包括百分之100或更多的超量铋。加入的超量铋最好范围为5％至10％的满足上述Smolenskii的等级A公式所需的铋量。
在步骤P606中，将来自步骤P604的前体溶液加到来自步骤P602的衬底上，该衬底代表用于接收薄膜铁电层500的电极412的最上表面。施加液体前体最好这样地进行，即通过在室温及常压下将一至二毫升(ml)的液体前体溶液滴到电极412最上表面，及然后在高至约2000转/分(RPM)的转速下晶片502旋转30秒，以除去多余溶液及保留薄膜液体沉积物。最佳的旋转速度为1500RPM。另外的方式是，液体前体可通过喷雾淀积技术或化学汽相淀积来施加。
在步骤P608及P610上，前体被热处理以形成具有混合层状超晶格结构的固态金属氧化物，即电极110上的层112。该处理步骤是通过对由步骤P606产生的液体前体膜进行干燥及热处理来实现的。在步骤P608中，前体被放置在热板上，在干燥空气气氛中及在从约200℃至500℃的温度下被干燥足够的时间间隔，以便基本上从液体薄膜中除去所有的有机材料并保留下干燥的金属氧化物的沉积物。该时间间隔最好为从约1分钟到约30分钟。约2至10分钟的时间间隔以及空气中的干燥温度400℃是最佳的。对于从处理P600中获得可预料的或可重复的最终钽酸锶铋铌材料晶态复合物的电子特性来说，该高温干燥步骤是很重要的。
在步骤610上，如果从步骤P608产生的干燥前体沉积物不是所需的厚度，则重复进行步骤P606及P608直到获得所需厚度为止。在这里公开的参数情况下，约1800厚度通常需要两次涂以0.130M的溶液。
在步骤P612上，干燥的前体沉积物被热处理以形成钽酸锶铋铌薄膜铁电层500(见图5)。该热处理步骤被称为第一热处理步骤以区别后面的热处理步骤。第一热处理优选在氧中从500℃至1000℃的温度下进行30分钟至2小时。该步骤P612更好为在从750℃至850℃的温度下进行80分钟，最佳的热处理温度约为800℃。第一热处理步骤P612最好发生在氧气氛中，并使用80分钟的推/拉式处理，其包括“推入”炉中5分钟，“拉出”炉外5分钟。所述的热处理时间包括用于在炉内、外产生热梯度的时间。
在步骤P614上，通过溅射沉积第二电极414。然后通过传统的光刻处理在器件上形成图案，该光刻处理包括施加光刻胶及接着进行离子蚀刻，这是本领域中技术熟练者所了解的。刻图案最好在第二热处理步骤P616前形成，以使得第二热处理将用来从存储单元400中消除刻图案的应力，并校正在刻图案过程中产生的任何缺陷。
第二热处理步骤P616最好以与第一热处理步骤P612相似的方式进行，并注意相对第一热处理温度(例如800℃)其热处理温度的变化量不应大于约从50℃至100℃的小温度范围。用于第二热处理的时间间隔，最好从约20至90分钟，最佳为约30分钟的时间间隔。
最后在步骤P618上，该器件制作完成并被检验。该完成可包含附加层的积沉，触头孔的离子蚀刻及其他传统的处理，这是本领域熟练技术人员所了解的。晶片502可被锯成多个分开单元以分成多个同时在其上形成的集成电路器件。
以下的非限制性例将给出优选材料及实施本发明的方法。
例1
设计用于产生SrBi2.18(Nb0.56Ta1.44)O9.27金属烷氧基羰化物的产生
用于根据图6的步骤P604制备前体溶液的溶液组分如表1中给出的量被进行测量。这些组分被用来制备能形成似钙钛矿层状超晶格材料的液体前体溶液，它在氧气氛中的干燥溶液沉积物热处理时具有的平均化学式为：SrBi2.18(Nb0.56Ta1.44)O9.27。该例的处理是在Colorado(美国科罗拉多州)，Colorado Springs(市)的Symetrix公司的实验室里在大气压力下进行的。
表1
前体反应物
化合物    FW    g   Mmole   Equiv
乙氧基钽(V)  406.25  11.70   28.8   1.44
乙氧基铌(V)  318.21  3.564   11.2   0.56
1-甲氧基-2-丙醇  90.12  40ml   408
2-乙基己酸  144.21  30.0   208.0   -
锶  87.62  1.752   20.0   2.00
2-乙基己酸铋(在22％辛烷中)  949.77  41.41   43.6   2.18
在表1中，“FW”表示式量，“g”表示克，“mmoles”表示毫摩尔，及“Equiv”表示相当于经验式SrBi2.18(Nb0.56Ta1.44)O9.27的等效式摩尔浓度。应当指出，加入了9％(或0.18摩尔)的铋超出量，以补偿在图6的热处理步骤P612及P616预计出现的铋挥发损耗量。因此，最后的钽酸锶铋铌材料可具有经验公式SrBi2(Nb0.56Ta1.44)O9，但在不挥发时，前体溶液本身可获得SrBi2.18(Nb0.56Ta1.44)O9.27。在热处理步骤中氧环境将提供前体溶液未提供的经验公式中的任何氧部分。于是，金属Sr、Bi、Nb及Ta按所需比例混合，以便在溶液热处理后获得具有经验公式SrBi(Nb0.56Ta1.44)O9的固态金属氧化物。
使用设有回流冷凝器的锥形烧瓶以组合用于反应的锶(1.752g)和大超量(40ml)的1甲氧基-2-丙醇以形成反应混合物。乙氧基钽(V)(11.70g)及乙氧基铌(V)(3.564g)与该反应混合物组合。反应混合物使用磁性搅拌在120℃下被回流加热三小时，以使混合物溶解及使锶金属与1-甲氧基-2-丙醇进行反应。在热反应混合物中加入2-乙基己酸(30.0g)，并再次在130℃下回流加热另外三个小时。第二次回流有助于2-乙基己酸配合基对相应金属上的醇盐配合基的放热替代。这些替代产生金属烷氧基羰化物。该反应混合物在50℃到120℃的温度范围上及在抽气真空条件下被蒸发以除去约20ml的溶剂。使溶液接受冷却直至室温。将2-乙基己酸铋(41.41g)与足够的二甲苯一起加入，以将溶液浓度调节到每升0.14毫摩尔的SrBi2.18(Nb0.56Ta1.44)OX。
例2
在室温下钽酸锶铋铁铌铁电电容器的单向脉冲试验
在硅晶片502上形成图5所示类型具有厚氧化层504，Pt/Ti电极412及Pt顶部电极414的多个铁电电容器404。薄膜铁电材料500是由根据例1使用图6程序的优选处理条件制备的液体前体制作的。因此，根据挥发损耗而定，薄膜铁电层500具有经验式SrBi2.18(Nb0.56Ta1.44)O9.27或SrBi2(Nb0.56Ta1.44)O9。每个电容器具有7854平方微米的表面积及约1800的厚度。
将Hewlit Packard 8115A双通道脉冲发生器及Hewlit Packard54502A数字振荡器连接到一个11.1nf负载电容上。及将探针放置到与硅晶片及顶部电极414相接触，以进行PUND转换测量。以秒与电流(单位为amps/cm2)的关系测量PUND转换曲线。
如图7中所示，用公知的方式产生PUND曲线，即，用两个负向脉冲首先使样品初始化，然后用四个电压脉冲列测量负载电容上的电荷，这些测量脉冲的名称为：正(P)脉冲，第二正up(U)脉冲，负(N)脉冲及另一负脉冲或down(D)脉冲。所有脉冲具有相同的绝对幅值。初始负脉冲保证材料开始于负极化值，即通过当原始铁电材料中的区域变为定向于施加磁场时从线性介电状态转换到非线性铁电状态来保证。第一正“Psp”或“P”脉冲由此使材料沿曲线100的边104(见图1)转换到正极化值。因为该试样已正向地极化到具有剩余铁电电荷+Pr，第二脉冲“Psu”或“U”脉冲测量由剩余极化值Pr与正向自发极化值Ps之间线性介电损耗引起的变化。类似地，“Psnu”或“N”脉冲测量负的转换电荷，及“Psd”或“D”脉冲测量由剩余极化-Pr值与负向自发极化值-Ps之间线性介电损耗引起的变化。痕迹的一个影响是使Psp及Psu曲线向着或离开OA/cm2移动而损坏存储器的读出。另一影响是丧失以多于一个状态存储数据的能力，因为该铁电材料一旦当Psd或Psu达到值OA/cm2时就不能再保持两个存储器极化状态。
对于标准结构的存储单元(但不是对于所有结构的)，该PUND曲线指示材料对于非易失铁电转换存储器应用的适合性。通常，希望“P”及“N”曲线很好地分别与“U”及“D”曲线分开，这在标准结构中可提供大信号。还希望在饱和时间Ts后所有曲线快速地下降到一个低的值。快速下降的曲线表明该材料快速地结束电流从而快速地产生信号。也就是说，它是“快速转换”材料。通常，在这里的试验中，转换时间取下降到最大幅值10％的值的时间，因为10％的幅度通常在常规集成电路的噪音电平内。
使用转换脉冲幅值为3伏及上升时间为30毫微秒、下降时间为30毫微秒及脉冲宽度为1微秒和脉冲间延迟为75毫微秒的脉冲进行PUND测量。PUND测量是在Colorado Springs，Colorado的试验室中在室温25℃及环境大气压力下进行的。图1中磁滞回线中起始正向位移被测得极化值为21.2μc/cm2，在图7中它被定义为Psp-Psd或P-D。然后负方向转换被测得的Psn-Psu或U-D极化值为-20.38μc/cm2，这些起始值被标称化到100，例如由21.2乘以系数100/21.2。因此，乘以相同系数的随后测量值表示以起始测量值百分数表示的基于痕迹的改变。
在原始PUND测量后，PUND测量装置用于对铁电电容器404发送108个单向方波电压脉冲周期。每个脉冲具有3伏的幅值并以1MHz周期对负向转换铁电电容器输出负极性脉冲。在108周期后进行PUND转换测量，并获得为22.25的Psp-Psd值及-20.71的Psn-Psu值，它们分别标称化为109.18及-97.69。该铁电电容器再接受另外的单向电压脉冲，如上所述地在109个累积周期后再进行另外的PUND测量。该过程重复到1010累积周期后的测量为止。
图8表示对SrBi2.18(Nb0.56Ta1.44)O9.27材料的PUND转换结果，并表示为标称化极化值相对以对数标度的单相脉冲周期数的变化。标称化Psn-Psu痕迹值的范围为从-97.69到-95.66或小于原始极化值的百分之五。标称化Psp-Psd痕迹值的范围为从109.18到110.06并从109周期时的110.06到1010周期的108.00得到实际改善，即，这些值停留在原始极化值的大约百分之十内。图8的结果表明对痕迹的极佳抵抗力。尚无其他公知的薄膜材料有如SrBi2.18(Nb0.56Ta1.44)O9.27材料这样的抗痕迹性能。
比较例2
在室温下钽酸锶铋铁电电容器的单向脉冲试验
以与例1相同方式制备前体溶液，不同的是用等同的钽摩尔量替代铌。因此该溶液设计来用图6程序获得SrBi2.18Ta2O9.27。该溶液用于以与例2相同的方式制作多个铁电电容器，不同的是该电容器是由SrBi2.18Ta2O9.27制成的。对该种样品铁电电容器进行与例2的PUND测量相同的PUND测量。
图9以标称化极化值相对以对数标度的周期的变化表示该SrBi2.18Ta2O9.27的PUND转换结果。标称化的Psn-Psu痕迹值的范围从-88.97到-54.87或约为原始极化值的百分之四十五。标称化的Psp-Psd痕迹值的范围为从122.05到144.58，及从109周期的144.58到1010周期的143.74稍有改善，即这些值停留在原始极化值的百分之四十五以内。图9的痕迹值结果仍是非常的好，但与图8结果相比是较差的。
例3
在升高温度下钽酸锶铋铌铁电电容器的单向脉冲试验
以相同方式对相同的铁电电容器进行例2的PUND测量，不同的是在125℃时而不是在25℃时进行的。该试验温度的改变提供了在所需使用环境中即在集成存储器电路中更现实的估计工作条件。
图10以标称化极化值相对以对数标度的周期数的变化表示PUND测量结果。相对原始材料在125℃时进行的测量计算出标称化极化值。标称化Psn-Psu痕迹值的范围为从-100.00到-87.77或小于原始极化值的百分之十三。标称化Psp-Psd的痕迹值的范围为109.43到113.13并从109周期的113.13到1010周期的112.12得到实际改善，即这些值停留在原始极化值的约百分之十四内。图10的结果表明在高温时对痕迹的极佳抗耐性。
例4
高温对钽酸锶铋铌的PUND测量的影响
以与例1的PUND测量相同的方式对多个由SrBi2.18(Nb0.56Ta1.44)O9.27材料作的铁电电容器进行连续的PUND测量。每个电容器保持于恒定温度并施加109次的负3V单向脉冲以考验每个电容中的SrBi2.18(Nb0.56Ta1.44)O9.27材料。各个电容器在25℃，50℃，75℃，100℃，125℃及150℃时被作试验。图11以标称化极化值相对对应于每个电容的测试温度的变化表示PUND测量的结果。标称化极化值是相对25℃时材料的测量值计算出的。标称化Psn-Psu值的范围从-100.00到-89.48，及其幅值随温度而下降。图11表示超过125℃的高温将加速痕迹的产生。
比较例4
高温对钽酸锶铋的PUND测量的影响
对根据比较例2制造的SrBi2.18Ta2O9.27铁电电容器重复进行例4的PUND测量。图12表示该PUND测量结果，以与图11相比较。图12的结果总体上非常好。图12中的Psp-Psd的结果优于图11中相应的结果，而图12中的Psn-Psu结果没有图11中相应结果好。Psn-Psu测量值代表反向状态或存储器保留状态，因此，对痕迹效应最敏感。在温度超过100℃后图12的Psn-Psu测量值比图11的相应测量值更快地趋近零值。这种加速变化表明SrBi2.18Ta2O9.27材料相对SrBi2.18(Nb0.56Ta1.44)O9.27材料较不适合用于高温下工作。
本领域的技术熟练人员理解，在不偏离本发明的真实范围及精神的情况下对上述的优选实施例可作出显而易见的修改。因此，发明人于此基于等效原则陈述了他们的构思，以便保护他们对本发明的全部权利。

Claims (14)

1.一种具有薄膜铁电材料(500)的电子器件(300，400)，所述薄膜铁电材料具有小于约6000的厚度，所述电子器件的特征在于，所述薄膜铁电材料包括：
具有经验化学式SrBi2+E(NbXTa2-X)O9+3E/2的钽酸锶铋铌，式中E是代表范围从零至2的铋的超出剂量的数；及X是代表范围从0.01到0.9的铌剂量的数。
2.根据权利要求1的电子器件，其特征在于：所述薄膜铁电材料能够经受至少1010单向电压脉冲周期，每个脉冲具有范围为从3至5伏的幅值，及结果该材料具有小于20％的定义为Psn-Psu的痕迹。
3.根据权利要求1的电子器件，其特征在于：所述薄膜铁电材料能够经受至少109单向电压脉冲周期，每个脉冲具有范围为从3至5伏的幅值，及结果该材料具有小于5％的定义为Psn-Psu的痕迹。
4.根据权利要求1的电子器件，其特征在于：X的范围为从0.4至0.8。
5.根据权利要求1的电子器件，其特征在于：X为0.56。
6.根据权利要求1的电子器件，包括一个集成电路存储器，及其中所述薄膜铁电材料形成所述集成电路存储器的一部分。
7.铁电存储单元(400)的操作方法，所述方法的特征在于包括以下步骤：
转换所述铁电存储单元内的薄膜铁电材料(500)中的极化状态，所述薄膜铁电材料是具有经验化学式为：SrBi2+E(NbXTa2-X)O9+3E/2的钽酸锶铋铌，式中E是代表范围为从零至2的铋超出量的数；及X是代表范围从0.01到0.9的铌剂量的数，所述薄膜铁电材料具有小于约6000的厚度；
使第一极化状态中的所述薄膜铁电材料经受多个单向电压脉冲；及然后
使所述铁电材料转换到所述多个单向电压脉冲基本上不产生痕迹的第二极化状态。
8.根据权利要求7的方法，其特征在于：所述使所述薄膜铁电材料经受多个单向电压脉冲的步骤包括使用至少109个幅度范围从3至5伏的电压脉冲。
9.根据权利要求8的方法，其特征在于：所述基本上无痕迹的第二极化状态具有小于百分之五的定义为Psn-Psu的痕迹值。
10.制造铁电存储器件(300，400)的方法，包括：对衬底(412)施加液体前体(P606)，干燥所述衬底上的所述液体前体以提供前体沉积物(P608)；在氧中对所述前体沉积物进行热处理(P612)以获得钽酸锶铋铌(500)；及完成所述铁电存储器件(P618)，其特征在于：对所述衬底施加所述液体前体的步骤包括以与钽酸锶铋铌的经验式SrBi2+E(NbXTa2-X)O9+3E/2相应的成份比例施加具有锶、铋、铌及钽金属的液体前体，式中E是代表范围从零至2的铋的超出量；及X是代表范围为从0.01至0.9的铌剂量的数。
11.根据权利要求10的方法，其特征在于：所述薄膜铁电材料能够经受至少1010单向电压脉冲周期，每个脉冲具有范围为从3至5伏的幅值，及结果该材料具有小于20％的定义为Psn-Psu的痕迹。
12.根据权利要求10的方法，其特征在于：所述薄膜铁电材料能够经受至少109单向电压脉冲周期，每个脉冲具有范围为从3至5伏的幅值，及结果该材料具有小于5％的定义为Psn-Psu的痕迹。
13.根据权利要求12的方法，其特征在于：X的范围为从0.4至0.8。
14.根据权利要求12的方法，其特征在于：X为0.56。
CN98803005A 1997-03-03 1998-02-04 钽酸锶铋铌铁电薄膜 Pending CN1249849A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/810,190 1997-03-03
US08/810,190 US5784310A (en) 1997-03-03 1997-03-03 Low imprint ferroelectric material for long retention memory and method of making the same

Publications (1)

Publication Number Publication Date
CN1249849A true CN1249849A (zh) 2000-04-05

Family

ID=25203232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98803005A Pending CN1249849A (zh) 1997-03-03 1998-02-04 钽酸锶铋铌铁电薄膜

Country Status (8)

Country Link
US (2) US5784310A (zh)
EP (1) EP0970516A1 (zh)
JP (1) JP3439222B2 (zh)
KR (1) KR20000076056A (zh)
CN (1) CN1249849A (zh)
CA (1) CA2281763A1 (zh)
TW (1) TW393639B (zh)
WO (1) WO1998039800A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309078C (zh) * 2002-02-12 2007-04-04 松下电器产业株式会社 铁电电容元件

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559469B1 (en) 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
JP3585674B2 (ja) * 1996-11-21 2004-11-04 ローム株式会社 半導体記憶装置
JP3549715B2 (ja) 1997-10-15 2004-08-04 日本電気株式会社 Ｂｉ層状強誘電体薄膜の製造方法
JP3770717B2 (ja) * 1997-11-26 2006-04-26 ローム株式会社 強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6207465B1 (en) 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
US6281534B1 (en) * 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6225656B1 (en) 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
KR100321699B1 (ko) * 1998-12-30 2002-03-08 박종섭 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
US6541806B2 (en) 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6303804B1 (en) 1999-05-07 2001-10-16 Raytheon Company Environmentally benign bismuth-containing spin-on precursor materials
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP4149647B2 (ja) 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6437380B1 (en) 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6489645B1 (en) 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
US20040061990A1 (en) * 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
CN102046562B (zh) 2008-04-03 2014-04-02 塞克姆公司 使用二羧酸鎓盐制备改进的陶瓷粉末的方法
US9087689B1 (en) 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939292A (en) * 1970-09-28 1976-02-17 Technovation, Inc. Process for stable phase III potassium nitrate and articles prepared therefrom
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
US5792592A (en) * 1996-05-24 1998-08-11 Symetrix Corporation Photosensitive liquid precursor solutions and use thereof in making thin films
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309078C (zh) * 2002-02-12 2007-04-04 松下电器产业株式会社 铁电电容元件

Also Published As

Publication number Publication date
KR20000076056A (ko) 2000-12-26
US5784310A (en) 1998-07-21
JP2000510651A (ja) 2000-08-15
US5883828A (en) 1999-03-16
JP3439222B2 (ja) 2003-08-25
EP0970516A1 (en) 2000-01-12
WO1998039800A1 (en) 1998-09-11
CA2281763A1 (en) 1998-09-11
TW393639B (en) 2000-06-11

Similar Documents

Publication Publication Date Title
CN1249849A (zh) 钽酸锶铋铌铁电薄膜
US5519234A (en) Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US6281534B1 (en) Low imprint ferroelectric material for long retention memory and method of making the same
KR100419683B1 (ko) 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정
JP3162718B2 (ja) 集積回路メモリー
KR20010071697A (ko) 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법
JP3974626B2 (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
KR100754264B1 (ko) 반도체 강유전체 기억 디바이스와 그 제조방법
Eshita et al. Ferroelectric random access memory (FRAM) devices
Debnath et al. Sol–gel derived BST (Ba x Sr 1− x TiO 3) thin film ferroelectrics for non-volatile memory application with metal–ferroelectric–semiconductor (MFS) structure
CN1356728A (zh) 铁电场效应晶体管及其制备方法
JPH10270646A (ja) 強誘電体薄膜素子の製造方法及び半導体装置
USRE38565E1 (en) Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
JP2002016235A (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2000022091A (ja) 強誘電体メモリ
JP2002261249A (ja) 半導体記憶素子
DEY et al. Chemical, Bio & Materials Engineering and

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Co-applicant after: Matsushita Electronics Corp.

COR Change of bibliographic data

Free format text: CORRECT: CO-APPLICANT TO: MATSUSHITA ELECTRONICS CORP.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1027666

Country of ref document: HK