JP2000252434A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】強誘電特性の劣化を招かずに、キャパシタ絶縁
膜としてＰＺＴ膜を用いたキャパシタを作成すること。 【解決手段】キャパシタ絶縁膜となるアモルファスＰＺ
Ｔ膜４ａを形成し、その上にＴｉ膜６を形成してから、
結晶化アニールによってアモルファスＰＺＴ膜４ａを結
晶化してキャパシタ絶縁膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャパシタ絶縁膜
の材料に強誘電体または高誘電体を用いたキャパシタの
作成工程を含む半導体装置の製造方法に関する。

【０００２】

【従来の技術】ＤＲＡＭ(Dynamic Random Access Memor
y)は、電荷蓄積メモリとして登場して以来、年々その集
積度を増しつつ、半導体記憶装置として広く用いられて
いる。集積化が進み素子寸法が小さくなっても、キャパ
シタの電気容量は約３０ｆＦに保つ必要があり、素子の
微細化に対して、キャパシタの有効面積を大きくする、
誘電体膜を薄膜化するなどの検討がなされてきた。

【０００３】しかし、電子デバイスの高機能化を、金属
もしくは単一金属化合物膜（例えばタングステンシリサ
イド膜）と、シリコン膜と、シリコン系化合物（例えば
シリコン酸化膜）とを用いた回路構成のみで達成するこ
とはもはや困難であり、電子デバイス材料の種類は世代
毎に増加しているのが実状である。

【０００４】ギガビット世代に向けて求められる技術と
して、リソグラフィ技術によるものだけでなく、微細化
時の性能を確保するために、キャパシタや配線などに新
機能性材料を導入する必要が高まってきており、実用化
に向けた開発が始めっている。

【０００５】一方、記憶情報用キャパシタのキャパシタ
絶縁膜として、ペロブスカイト型酸化物誘電体であるチ
タン酸鉛ペロブスカイト化合物もしくはビスマス層状化
合物などからなる強誘導体薄膜を用いた不発揮性強誘電
動体メモリセルおよびそのアレイを有するＦＲＡＭ（Fe
rroelectric AM）が注目を集めている。

【０００６】ＦＲＡＭは、大容量メモリの代表であるＤ
ＲＡＭと比較すると、不揮発性であるためにデータ保持
にリフレッシュ動作が不要であって、待機時の消費電力
が不要であるという特徴を持つ。

【０００７】また、同じ不揮発柑メモリであるフラッシ
ュメモリと比較しても、データ書き換え回数が多く、か
つデータ書き換え速度が著しく速いという特徴を併せ持
っている。

【０００８】加えて、フラッシュメモリ、ＦＥＰＲＯＭ
（Electrocally Erasable Programmable Read Only Mem
ory）には、その動作上、少なくとも３種類の電源電圧
が必要で消費電力も増大すること、情報の記憶は、トン
ネル酸化膜と呼ばれる絶縁膜を介したフローティングゲ
ートへの電子の注入・引き出しで行うが、その絶縁膜の
破壊（疲労）により電気的特性の劣化が生じることなど
の難点もある。

【０００９】さらに、メモリカードなどに使用される電
池パックアップ可能なＳＲＡＭ（Static RAM）と比べて
も、消費電力が小さく、集積度においても大幅にセル面
積を小さくすることができる特徴を持つ。

【００１０】上記のような特徴を持っＦＲＡＭは、既存
のフラッシュメモリ、ＡＲＡＭ、ＤＲＡＭとの置き換
え、ロジック混載デバイスへの適用など、次世伏メモリ
としての期待は極めて大きい。また、ＦＲＡＭは、バブ
デリーレスで高速動作が可能とい利点から、非接触カー
ド（RF-ID:Radio Frequency-Indentification）への展
開が始まっている。

【００１１】しかし、既存のＦＲＡＭデバイスにおいて
は、ＤＲＡＭ、ロジックなど、他のデバイスとの混載、
ならびに高集積化に不可欠となる技術が未だ確立してい
ない状況である。

【００１２】強誘電体膜にはＰｂ（Ｚｒ_x Ｔｉ_1-x）０
₃ 膜（ＰＺＴ膜）などが用いられ、これを上部および下
部キャパシタ電極で挟むことによりキャパシタを構成し
ている。上部および下部キャパシタ電極の材料にはＰ
ｔ，Ｉｒ，Ｒｕなどの貴金属が多く用いられる。

【００１３】ＰＺＴなどの強誘電体膜の形成にはスパッ
タリング法やゾルゲル法が、Ｐｔ，Ｔｉなどの金属膜の
形成にはスパッタリング法が使用される。その結晶化に
ついては、主にスパッタリング法で強誘電体膜を形成す
る揚合において、基板温度を結晶化温度以上に保って結
晶成長させながら形成する方法と、低温でアモルファス
状態のＰＺＴ膜(アモルファスＰＺＴ膜)を一旦形成した
後、それに結晶化アニールを施すことによって、ペロブ
スカイト構造のＰＺＴ膜（結晶性ＰＺＴ膜）を形成する
方法がある。

【００１４】前者結晶化法では非常に困難な基板温度制
御が必要であり、多少の温度ずれで結晶配向性や結晶構
造自体の変化を来たしやすいなどの問題があるのに対
し、後者結晶化法では、アモルファスＰＺＴ膜の結晶化
アニールを高速の昇降温で行い短時間の熱処理で済ます
と、ＰＺＴとＰｔとの間の反応を低減し界面の平滑曲を
保ちやすいなどの利点がある。

【００１５】ＰＺＴ膜の強誘電体としてのポテンシャル
を決めている重要な要素のーつとして化学量論組成（ス
トイキオメトリ）があるが、取り分け、その構成元素で
ある什は、低融点で蒸気圧ＰＺＴが高い物質であるた
め、温度制御が極めて困難である。したがって、容易に
Ｔ結晶膜を得る方法としては、温度安定性や再現性の高
い後者結晶化法が有利と言える。

【００１６】上記理由のため、結晶化の熱処理でＰｂは
容易に外方拡散あるいは下地電極へも内方拡散してい
く。そのため、ストイキオメトリよりも過剰のアモルフ
ァスＫＴ膜を形成することが一般的となっている。

【００１７】例えば、ＦＲＡＭの金属−強誘電体−金属
（Metal-Ferroelectric-Metal）構造のキャパシタにお
いて、下部および上部キャパシタ電極にＰｔ膜、キャパ
シタ絶縁膜にＰＺＴ膜を用いた場合には、下部キャパシ
タ電極との界面でＰｂが過剰となるアモルファスＰＺＴ
膜を形成する。

【００１８】これは、結晶化アニールの際に下部キャパ
シタ電極中にＰｂが拡散し、ストイキオメトリより少な
いＰｂ量で結晶化が進むことによって、ペロブスカイト
構造が得られなくなるのを防ぐためである。

【００１９】しかし、この形成方法では、Ｐｂ過剰量お
よびアニール温度の制御性の困難さから、キャパシタ絶
縁膜（結晶性ＰＺＴ膜）上にもしくはキャパシタ絶縁膜
中の粒界部分にＰｂを過剰に含む酸化物層が形成されや
すい。これは、上部界面に低誘電率層を形成したり、リ
ーク電流のパスを形成するために、強誘電性が劣化する
という問題がある。

【００２０】また、下部および上部キャパシタ電極との
界面では、酸化物層の有無やＰＺＴ膜の結晶化状態など
の違いがあることから、膜厚方向でＰＺＴ膜の非対称性
が現れる。このような非対称性は、分極疲労、インプリ
ント、リテンションなどの信頼性の劣化を誘発する要因
となる。

【００２１】さらに、分極疲労が観測されない分極反転
回数であっても、ヒステリシス曲線に非対称性が現れる
ことがあり、このような現象はデバイスのスペックによ
っては分極電荷をセンスする際に誤動作を招き、メモリ
動作としての信頼性の低下の原因となる。

【００２２】

【発明が解決しようとする課題】上述の如く、キャパシ
タ絶縁膜としてＰＺＴ膜を用いたキャパシタを従来方法
で作成すると、ＰＺＴ膜上もしくはＰＺＴ膜中の粒界に
Ｐｂを過剰に含む酸化物層が形成されて強誘電性が劣化
する、またはＰＺＴ膜の膜質の非対称性からメモリ動作
としての信頼性が低下するという問題があった。

【００２３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、強誘電体または高誘電
体からなる結晶性絶縁膜を用いたキャパシタの特性劣化
を防止できる半導体装置の製造方法を提供することにあ
る。

【００２４】

【課題を解決するための手段】［構成］上記目的を達成
するために、本発明（請求項１）に係る半導体装置の製
造方法は、第１電極、ＡＢＯ₃ ペロブスカイト型酸化物
誘電体からなる結晶性絶縁膜、第２電極が順次積層され
てなるキャパシタを作成する工程を含む半導体装置の製
造方法において、前記第１電極上に前記結晶性絶縁膜と
なるアモルファス絶縁膜を形成する第１工程と、前記第
２電極を形成する前に、前記アモルファス絶縁膜上にＺ
ｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、ＦｅおよびＣｏから
選ばれる１種類以上の元素を含む物質からなる第１界面
膜を形成する第２工程と、熱処理によって前記アモルフ
ァス絶縁膜を結晶化する第３工程とを有することを特徴
とする。

【００２５】この半導体装置の製造方法のより具体的な
構成は以下の通りである。

【００２６】（１）第１工程と第２工程とからなる一連
の工程を複数回繰り返す。

【００２７】（２）結晶性絶縁膜の構成材料であるＡＢ
Ｏ₃ ペロブスカイト型酸化物誘電体は、ＡがＰｂ、Ｂａ
およびＳｒから選ばれる１種類以上の元素を含む物質、
ＢがＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、ＦｅおよびＣ
ｏから選ばれる１種類以上の元素を含む物質である。

【００２８】（３）第１電極上にＺｒ、Ｔｉ、Ｔａ、Ｎ
ｂ、Ｍｇ、Ｗ、ＦｅおよびＣｏから選ばれる１種類以上
の元素を含む物質からなる第２界面膜を形成した後、ア
モルファス絶縁膜を形成する。

【００２９】（４）熱処理は、第２電極の形成前および
形成後のいずれの段階で行っても良い。

【００３０】［作用］本発明者らの研究によれば、第２
電極を形成する前に、ＡＢＯ₃ ペロブスカイト系材料か
らなる結晶性絶縁膜となるアモルファス絶縁膜上に、Ｚ
ｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、ＦｅおよびＣｏから
選ばれる１種類以上の元素を含む物質からなる第１界面
膜を形成した後、熱処理によってアモルファス絶縁膜を
結晶化した場合には、結晶化中のアモルファス絶縁膜の
表面からその構成元素が脱離することを効果的に抑制で
きることが分かった。

【００３１】したがって、このような研究結果を利用し
た本発明によれば、強誘電特性の劣化や誘電率の低下の
原因となる層がキャパシタ絶縁膜（結晶化されたアモル
ファス絶縁膜）上に形成されることを防止できるので、
キャパシタの特性劣化を防止できるようになる。

【００３２】また、本発明（請求項４）によれば、第１
界面膜に加えて、Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、
ＦｅおよびＣｏから選ばれる１種類上の元素を含む物質
からなる第２界面膜を用いてキャパシタ絶縁膜を形成す
ることによって、ＰＺＴ結晶膜の膜質が膜厚方向に対称
性を持つようになる。したがって、このような方法によ
って、ＤＲＡＭ等のメモリに使用されるキャパシタのキ
ャパシタ絶縁膜を形成すれば、メモリ動作における信頼
性を向上できるようになる。

【００３３】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。

【００３４】（第１の実施形態）先ず、比較例１のキャ
パシタの作成方法について説明する。

【００３５】まず、図１（ａ）に示すように、酸化膜１
上にＴｉからなる接着層２、Ｐｔからなる下部キャパシ
タ電極３（第１電極）を順次形成する。

【００３６】次に図１（ｂ）に示すように、ＲＦスパッ
タリング法を用いて、下部キャパシタ電極３上にキャパ
シタ絶縁膜となる厚さ２４０ｎｍのアモルファスＰＺＴ
膜４ａを形成する。

【００３７】ここで、ターゲットとしては（Ｐｂ_1.15,
Ｌａ_0.03）（Ｚｒ_0.3 ,Ｔｉ_0.7 ）Ｏ ₃ 組成で焼結した
ものを使用する。また、成膜室はＡｒガス雰囲気下で
２．５Ｐａに減圧し、スパッタ時の投入電力は１．０ｋ
Ｗとする。また、スパッタ室内の試料を載置するウェハ
ステージには冷却機構が設けられ、この冷却機構によっ
て成膜中の基板温度は室温に保たれている。

【００３８】次に図１（ｃ）に示すように、酸素雰囲気
下で８５０℃、５ｓｅｃの結晶化アニールによってアモ
ルファスＰＺＴ膜４ａを結晶化し、キャパシタ絶縁膜と
しての結晶性ＰＺＴ膜４ｃを形成する。この結晶性ＰＺ
Ｔ膜４ｃの膜厚は２２０ｎｍでアモルファスＰＺＴ膜４
よりも薄い。これは結晶化アニールによって膜収縮が起
こるからである。

【００３９】また、結晶化アニールの工程中で、結晶性
ＰＺＴ膜４ｃの表面においてはＰＺＴ膜４ａ，４ｃ中の
Ｐｂの脱離、結晶性ＰＺＴ膜４ｃと下部キャパシタ電極
３との界面（以下、下部電極界面という）付近において
はＰＺＴ膜４ａ，４ｃ中のＰｂの下部キャパシタ電極３
への拡散が起こる。

【００４０】次に図１（ｄ）に示すように、ＤＣスパッ
タリング法を用いて、上部キャパシタ電極５（第２電
極）となるＰｔ膜を形成した後、このＰｔ膜をパターニ
ングすることによって、直径１６０μｍの上部キャパシ
タ電極５を形成する。

【００４１】この段階において、ａｓ ｄｅｐｏ状態で
電気的な評価を行ったところ、図２に示すように、リー
ク電流成分のため強誘電性は全く観察されなかった。こ
れは、結晶化アニールの工程でＰＺＴ膜４ａ，４ｃの粒
界または表面に過剰なＰｂが析出して、粒界に鉛化合物
が形成され、リーク電流を増加させるパスが形成された
こと、ＰＺＴ４ｃと上部キャパシタ電極５との界面近傍
に低誘電率の鉛酸化物が形成されたこと、Ｐｔ膜の成膜
時に生じたスパッタリングダメージなどが要因であると
考えられる。

【００４２】次に酸素雰囲気下で６５０℃、１ｈｒの熱
処理を施し、上記スパッタリングダメージを回復させ
る。この段階で電気的な評価を行ったところ、図３に示
すように、±５Ｖ駆動の印加電圧で残留分極２０μＣ／
ｃｍ² 、抗電圧０．９３Ｖのヒステリシス特性が得られ
た。

【００４３】このような比較例１に対して、本発明者ら
は以下のような改善策を施した。すなわち、図１（ｂ）
の工程後、図４に示すように、ＤＣスパッタリング法を
用いて、アモルファスＰＺＴ膜４ａ上に厚さ２．５ｎｍ
のＴｉ膜６（第１界面膜）を形成する。

【００４４】ここで、ターゲットとしてはＴｉターゲッ
トを使用する。また、スパッタ室はＡｒガス雰囲気下で
２．５Ｐａに減圧し、スパッタ時の投入ＤＣ電力は３．
０ｋＷとする。この後の工程は、比較例１の図１（ｃ）
の工程以降の工程と同じである。

【００４５】なお、Ｔｉ膜６は、アモルファスＰＺＴ膜
４ａを結晶化するための熱処理によってＰＺＴ結晶膜と
して取り込まれる。また、接着層２としてのＴｉ膜２は
下地酸化膜や下部キャパシタ電極を通過した酸素と反応
し、その一部がＴｉ酸化物となって残る。

【００４６】このようなプロセスにおいて、上部キャパ
シタ電極を形成した後のａｓ ｄｅｐｏ状態で電気的な
評価を行ったところ、図５に示すように、非対称ながら
ヒステリシス曲線が得られた。

【００４７】これはアモルファスＰＺＴ膜４ａの表面を
Ｔｉ膜６で覆った効果であると考えられる。すなわち、
アモルファスＰＺＴ膜４ａの表面をＴｉ膜６で覆った状
態で結晶化アニールを行うことによって、強誘電性の劣
化の原因となる絶縁性酸化物層が結晶性絶縁膜４ｃ上に
形成されることを抑制できたからだと考えられる。

【００４８】また、上部キャパシタ電極を形成し、酸素
雰囲気下で６５０℃、１時間の熱処理を行った段階にお
いて電気的な評価を行ったところ、図６に示すように、
±５Ｖ駆動の印加電圧で残留分極２７μＣ／ｃｍ² 、抗
電圧０．９５Ｖのヒステリシス特性という良好な結果が
得られた。

【００４９】また、キャパシタの作成方法として上述し
た改善策を施した方法を用いてＦＲＡＭを製造し、その
評価を行ったところ、リテンション、インプリント特性
が改善されていることを確認した。

【００５０】（第２の実施形態）図７は、比較例２のキ
ャパシタの製造方法を示す工程断面図である。なお、図
１と対応する部分には図１と同一符号を付してあり、詳
細な説明は省略する。

【００５１】まず、図１（ａ）の工程までを行い、続い
て図７（ａ）に示すように、ＤＣスパッタリング法を用
いて下部キャパシタ電極３上に厚さ２．５ｎｍのＴｉ膜
７（第２界面膜）を形成した後、厚さ２４０ｎｍのアモ
ルファスＰＺＴ膜４ａを形成する。

【００５２】次に図７（ｂ）に示すように、酸素雰囲気
下で８５０℃、５秒の結晶化アニールによってアモルフ
ァスＰＺＴ膜４ａを結晶化し、結晶性ＰＺＴ膜４ｃを形
成した後、Ｐｔからなる上部キャパシタ電極５を形成す
る。この後、酸素雰囲気下で６５０℃、１時間の熱処理
を行う。Ｔｉ膜７は、アモルファスＰＺＴ膜４ａの結晶
化を促進するとともに、結晶の配向性を高めるシード層
の働きを担う。

【００５３】このようにして作成した比較例２のキャパ
シタについて、図８に示すような波高±５Ｖ、パルス幅
１００μｓｅｃ、パルス間隔２００μｓｅｃの三角波の
ダブルパルスで分極疲労試験を行った。

【００５４】その結果、図９に示すように、分極反転回
数が９×１０⁵ 回で疲労が始まった。すなわち、比較例
２のキャパシタは、Ｔｉ膜７を形成しない比較例１のキ
ャパシタの疲労の始まる７×１０⁴ 回と比べると、１桁
以上も向上している。

【００５５】しかしながら、疲労試験中のヒステリシス
曲線の原点からのずれ（Asymmentry）を調べると、比較
例２のキャパシタは、図１０に示すように、数μＣ／ｃ
ｍ²の分極量のずれがあり、非対称性が戻らないままと
なる。

【００５６】ここで、ヒステリシス曲線の原点からのず
れは、図１１に示すように、｛（Ｎ−Ｕ）−（Ｐ−
Ｄ）｝／２と定義している。

【００５７】このような比較例２に対して、本発明者ら
は以下のような改善策を施した。すなわち、第１の実施
形態と同様に、図１２に示すように、ＤＣスパッタリン
グ法を用いて、アモルファスＰＺＴ膜４ａ上に厚さ２．
５ｎｍのＴｉ膜６を形成する。この後の工程は、比較例
２の図７（ａ）の工程の後の工程と同じである。

【００５８】このようにして作成した本発明に係るキャ
パシタについて、前述した比較例２と同様の分極疲労試
験を行ったところ、３×１０⁶ 回まで疲労が観測され
ず、比較例２のキャパシタに比べて、分極疲労が起こり
難いことが分かった。また、ヒステリシス曲線の原点か
らのずれについては、比較例２のキャパシタと同様に反
転回数が増加しても良好な対称性を示した。

【００５９】（第３の実施形態）図１３は、本発明の第
３の実施形態に係るキャパシタの作成方法を示す工程断
面図である。なお、図７と対応する部分には図７と同一
符号を付してあり、詳細な説明は省略する。

【００６０】第１、第２の実施形態では、アモルファス
ＰＺＴ膜４を形成し、その上にＴｉ膜６を形成する方法
について説明したが、これらの一連の工程を複数回行っ
ても良い。ここでは、第２の実施形態において２回行う
場合について説明する。

【００６１】まず、図７（ａ）の工程までを行う。ただ
し、アモルファスＰＺＴ膜４ａの膜厚は１２０ｎｍとす
る。すなわち、比較例２におけるアモルファスＰＺＴ膜
４ａの膜厚の半分にする。Ｔｉ膜７の膜厚は同じである
（２．５ｎｍ）。

【００６２】次に図１３（ａ）に示すように、アモルフ
ァスＰＺＴ膜４ａ上にＴｉ膜６を形成した後、このＴｉ
膜６上に厚さ１２０ｎｍのアモルファスＰＺＴ膜８ａ、
厚さ２．５ｎｍのＴｉ膜９（第１界面膜）を順次形成す
る。

【００６３】次に図１３（ｂ）に示すように、酸素雰囲
気下で６５０℃、１時間の結晶化アニールによってアモ
ルファスＰＺＴ膜４ａ，８ａを結晶化し、結晶性ＰＺＴ
膜４ｃ，９ｃを形成する。結晶化アニールによって膜収
縮が起こり、結晶性ＰＺＴ膜４ｃ，８ｃの合計膜厚は２
２０ｎｍとなる。

【００６４】この後、同図（ｂ）に示すように、Ｐｔか
らなる厚さ１７５ｎｍの上部キャパシタ電極５を形成し
た後、酸素雰囲気下で６５０℃、１時間の熱処理を行っ
てキャパシタが完成する。

【００６５】このようにして作成したキャパシタの分極
疲労特性を調べたところ、図１４に示すように、反転回
数が１０⁷ 付近まで疲労せず非対称性も観測されなかっ
た。

【００６６】なお、本実施形態では、アモルファスＰＺ
Ｔ膜４を形成する工程と、その上にＴｉ膜６を形成する
工程とからなる一連の工程を２回繰り返す場合について
説明したが、３回以上繰り返しても良いことは言うまで
もない。

【００６７】（第４の実施形態）第１〜第３の実施形態
では、Ｔｉ膜６またはＴｉ膜６，９を形成した後、アモ
ルファスＰＺＴ膜４ａまたはアモルファスＰＺＴ膜４
ａ，８ａを結晶化するための結晶化アニールを行った
が、この結晶化アニールはＴｉ膜６またはＴｉ膜６，９
を形成する前に行って良い。ここでは、第２の実施形態
においてＴｉ膜６を形成する前に結晶化アニールを行う
場合について説明する。

【００６８】すなわち、図１５（ａ）に示すように、第
２の実施形態と同様にアモルファスＰＺＴ膜４ａまでを
形成し、続いて図１５（ｂ）に示すように、酸素雰囲気
下で８５０℃、５秒の結晶化アニールによって結晶性Ｐ
ＺＴ膜４ｃを形成した後、結晶性ＰＺＴ膜４ｃ上にＴｉ
膜６を形成する。各膜の膜厚は第２の実施形態と同じで
良い。

【００６９】この後の工程は第２の実施形態と同様で、
Ｔｉ膜６上に厚さ１７５ｎｍの上部キャパシタ電極５を
形成した後、酸素雰囲気下で６５０℃、１時間の熱処理
を行ってキャパシタが完成する。

【００７０】このようにして作成したキャパシタも反転
回数が１０⁷ 回付近まで疲労せず非対称性も観測されな
かった。ただし、第３の実施形態（図１４）よりも若干
劣っていた。

【００７１】また、本作成方法の変形例としては、例え
ばＰＺＴ膜４ａ上に厚さ２．５ｎｍのＴｉ膜を形成した
後に結晶化アニールを行い、次いで上部キャパシタ電極
５を形成して熱処理を行っても良い。さらに第２の実施
形態のように、下部キャパシタ電極３との界面に厚さ
２．５ｎｍのＴｉ膜７を形成した後に、アモルファスＰ
ＺＴ膜４ｃを形成しても良い。

【００７２】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態ではＴｉ膜２，
７の膜厚を同じにしたが、これらの膜厚は互いに異なっ
ていても良い。

【００７３】また、上記実施形態では界面膜の材料とし
てＴｉを使用したが、要はＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍ
ｇ、Ｗ、ＦｅおよびＣｏから選ばれる１種類以上の元素
を含む物質であれば良い。

【００７４】また、上記実施形態ではキャパシタ絶縁膜
の材料としてＰＺＴを使用したが、キャパシタ絶縁膜の
材料はこれに限定されるものではなく、要はＡＢＯ₃ ペ
ロブスカイト系材料であり、ＡはＰｂ、ＢａおよびＳｒ
から選ばれる１種類上の元素を含む物質、ＢはＺｒ、Ｔ
ｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、ＦｅおよびＣｏから選ばれ
る１種類以上の元素を含む物質であれば良い。

【００７５】また、上記実施形態では下部キャパシタ電
極の上面がキャパシタ絶縁膜で覆われた構造のキャパシ
タの場合について説明したが、下部キャパシタ電極の上
面および側面がキャパシタ絶縁膜で覆われたキャパシタ
に対しても本発明は有効である。さらにコンケイブ型の
キャパシタにも適用可能である。すなわち、本発明はキ
ャパシタ構造に関係なく適用可能である。

【００７６】また、本発明はＦＲＡＭ以外のデバイスの
キャパシタにも適用できる。

【００７７】また、上記実施形態では強誘電体のキャパ
シタ絶縁膜を用いたキャパシタの場合について説明した
が、本発明は、ＡＢＯ₃ ペロブスカイト型酸化物誘電体
で形成されていれば、高誘電体のキャパシタ絶縁膜を用
いたキャパシタにも有効である。この場合にはリーク電
流を小さくすることができ、キャパシタ絶縁膜としての
性能を向上することができるようになる。

【００７８】また、下部電極の材料もＰｔに限定される
ものではない。ただし、キャパシタ絶縁膜の材料によっ
ては酸化されても導電性を示す材料を用いたほうが良い
場合がある。

【００７９】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。

【００８０】

【発明の効果】以上詳説したように本発明によれば、第
２電極を形成する前に、ＡＢＯ₃ ペロブスカイト型酸化
物誘電体からなる結晶性絶縁膜となるアモルファス絶縁
膜以上に、Ｚｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、Ｆｅお
よびＣｏから選ばれる１種類上の元素を含む物質からな
る第１界面膜を形成した後、熱処理によってアモルファ
ス絶縁膜を結晶化してキャパシタ絶縁膜を形成すること
によって、誘電率の低下の原因となる層がキャパシタ絶
縁膜上に形成されること、リーク電流の要因となる電流
パスが生成されることを抑制できるので、キャパシタの
特性劣化を防止できるようになる。

【図面の簡単な説明】

【図１】比較例１のキャパシタの作成方法を示す工程断
面図

【図２】上部キャパシタ電極の形成後にダメージ回復の
ための熱処理を行わなかった場合の比較例１のキャパシ
タの評価結果を示す特性図

【図３】上部キャパシタ電極の形成後にダメージ回復の
ための熱処理を行った場合の比較例１のキャパシタの評
価結果を示す特性図

【図４】比較例１のキャパシタの特性の改善方法を説明
するための断面図

【図５】同改善方法を比較例１のキャパシタに適用した
場合の図２に相当する特性図

【図６】同改善方法を比較例１のキャパシタに適用した
場合の図３に相当する特性図

【図７】比較例２のキャパシタの製造方法を示す工程断
面図

【図８】分極疲労試験に用いたダブルパルス波を示す図

【図９】比較例２のキャパシタに改善方法を施した場合
および施さなかった場合のそれぞれの分極疲労試験の結
果を示す図

【図１０】疲労試験中のヒステリシス曲線の原点からの
ずれを調べた結果を示す図

【図１１】ヒステリシス曲線の原点からのずれの定義を
示す図

【図１２】比較例１のキャパシタの特性の改善方法を説
明するための工程断面図

【図１３】本発明の第３の実施形態に係るキャパシタの
作成方法を示す工程断面図

【図１４】同作成方法を用いて作成したキャパシタの分
極疲労特性を示す特性図

【図１５】本発明の第４の実施形態に係るキャパシタの
作成方法を示す工程断面図

【符号の説明】

１…酸化膜 ２…接着層 ３…下部キャパシタ電極（第１電極） ４ａ…アモルファスＰＺＴ膜 ４ｃ…結晶性ＰＺＴ膜（キャパシタ絶縁膜） ５…上部キャパシタ電極（第２電極） ６…Ｔｉ膜（第１界面膜） ７…Ｔｉ膜（第２界面膜） ８ａ…アモルファスＰＺＴ膜 ８ｃ…結晶性アモルファスＰＺＴ膜 ９…Ｔｉ膜（第１界面膜）

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 稗田 克彦 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F001 AA17 AD33 AF07 AF25 AG30 5F038 AC05 AC09 AC15 AC17 AC18 DF05 EZ17 5F083 AD21 FR01 FR02 GA06 GA25 GA27 JA14 JA15 JA31 JA38 JA39 PR22 PR33

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１電極、ＡＢＯ₃ ペロブスカイト型酸化
   物誘電体からなる結晶性絶縁膜、第２電極が順次積層さ
   れてなるキャパシタを作成する工程を含む半導体装置の
   製造方法において、 前記第１電極上に前記結晶性絶縁膜となるアモルファス
   絶縁膜を形成する第１工程と、 前記第２電極を形成する前に、前記アモルファス絶縁膜
   上にＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｗ、ＦｅおよびＣ
   ｏから選ばれる１種類以上の元素を含む物質からなる第
   １界面膜を形成する第２工程と、 熱処理によって前記アモルファス絶縁膜を結晶化する第
   ３工程とを有することを特徴とする半導体装置の製造方
   法。
2. 【請求項２】前記第１工程と前記第２工程とからなる一
   連の工程を複数回繰り返すことを特徴とする請求項１に
   記載の半導体装置の製造方法。
3. 【請求項３】前記ＡＢＯ₃ ペロブスカイト型酸化物誘電
   体は、ＡがＰｂ、ＢａおよびＳｒから選ばれる１種類以
   上の元素を含む物質、ＢがＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍ
   ｇ、Ｗ、ＦｅおよびＣｏから選ばれる１種類以上の元素
   を含む物質であることを特徴とする請求項１に記載の半
   導体装置の製造方法。
4. 【請求項４】前記第１電極上にＺｒ、Ｔｉ、Ｔａ、Ｎ
   ｂ、Ｍｇ、Ｗ、ＦｅおよびＣｏから選ばれる１種類以上
   の元素を含む物質からなる第２界面膜を形成した後、前
   記アモルファス絶縁膜を形成することを特徴とする請求
   項１に記載の半導体装置の製造方法。
5. 【請求項５】前記第２電極を形成する前に前記熱処理を
   行うことを特徴とする請求項１に記載の半導体装置の製
   造方法。
6. 【請求項６】前記第２電極を形成した後に前記熱処理を
   行うことを特徴とする請求項１に記載の半導体装置の製
   造方法。