WO2011155678A1 - 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 - Google Patents

크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 Download PDF

Info

Publication number
WO2011155678A1
WO2011155678A1 PCT/KR2010/008772 KR2010008772W WO2011155678A1 WO 2011155678 A1 WO2011155678 A1 WO 2011155678A1 KR 2010008772 W KR2010008772 W KR 2010008772W WO 2011155678 A1 WO2011155678 A1 WO 2011155678A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
change memory
resistance change
oxide layer
forming step
Prior art date
Application number
PCT/KR2010/008772
Other languages
English (en)
French (fr)
Inventor
조민석
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of WO2011155678A1 publication Critical patent/WO2011155678A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a method of manufacturing a resistance change memory having a crosspoint structure and a resistance change memory having a crosspoint structure manufactured using the same, and more particularly, a p-type oxide layer and an n-type reactive metal on which PCMO is deposited.
  • the Schottky barrier is self-formed through the redox reaction between n-type metal layers on which the deposited films are deposited, so that a resistance change memory having a crosspoint structure can be manufactured without a process of forming a transistor or a diode.
  • the present invention relates to a resistance change memory having a crosspoint structure manufactured by using the same and a method of manufacturing the same.
  • Multi Level Cell There is a research on improving the information storage capability of a device so that multiple information can be stored in one cell (Multi Level Cell), which makes two states through electrical operation of one cell, creating "0" and “1". "It's different from the old way, which saves only four states. It's a way to increase the density by making four states," 0 “,” 1 “,” 10 “,” 11 “. .
  • the MLC method is highly efficient because it improves the characteristics of each cell but the existing process size does not change.
  • wafer bonding / die stacking method which is a method of increasing density by stacking wafers and dies through physical bonding after finishing processes for each wafer unit according to a conventional method.
  • This method is also applied and developed in many places because it can bring about the increase of the density by improving the bonding technology while taking the existing process as it is, but there is a problem that it is the most inefficient in terms of cost.
  • the crosspoint structure is formed such that a plurality of lower electrodes and a plurality of upper electrodes cross each other, and a memory node is formed at an intersection thereof. Is formed.
  • the present invention is to solve the above problems, the Schottky barrier is self-forming through the redox reaction between the p-type oxide layer deposited PCMO and the n-type metal layer deposited n-type reactive metal, thereby separately transistors or diodes It is an object of the present invention to manufacture a resistance change memory having a crosspoint structure without forming a circuit.
  • an object of the present invention is to manufacture a resistance change memory having a crosspoint structure with high economical efficiency and improved manufacturing yield.
  • the Schottky barrier is self-forming through reaction, it is intended to manufacture a resistance change memory having a crosspoint structure, which is integrated with a PCMO and the like, thereby improving durability and safety.
  • PCMO Pr 1-X Ca X MnO 3
  • LCMO La 1-X Ca X MnO 3 on a substrate
  • the n-type metal layer is characterized in that formed on the whole or part of the upper surface of the p-type oxide layer, in the p-type oxide layer forming step, the substrate is made of non-reactive metal, the non-reactive metal is Platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au), titanium nitride (TiN), tantalum nitride (TaN) or tungsten nitride ( WN) is characterized in that at least one.
  • the non-reactive metal is Platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au), titanium nitride (TiN), tantalum nitride (TaN) or tungsten nitride ( WN) is characterized in that at least one.
  • x is greater than 0 in the PCMO (Pr 1-X Ca X MnO 3 ), LCMO (La 1-X Ca X MnO 3 ) and LSMO (La 1-x Sr x MnO 3 ). It is characterized in that the larger, less than 1, the deposition temperature is 300 °C to 800 °C, the deposition time is characterized in that 5 minutes to 80 minutes.
  • the p-type oxide layer is characterized in that formed in a thickness of 10nm to 120nm, in the n-type metal layer forming step, the n-type reactive metal is aluminum (Al), At least one of samarium (Sm), tantalum (Ta), titanium (Ti), tritium (T), scandium (Sc), tungsten (W), zirconium (Zr), lanthanum (La) or yttrium (Y) It features.
  • the n-type reactive metal is aluminum (Al), At least one of samarium (Sm), tantalum (Ta), titanium (Ti), tritium (T), scandium (Sc), tungsten (W), zirconium (Zr), lanthanum (La) or yttrium (Y) It features.
  • the n-type metal layer is characterized in that formed in a thickness of 1nm to 10nm, the deposition time is characterized in that 1 minute to 5 minutes.
  • a capping metal layer forming step of forming a capping metal layer by depositing a metal on the n-type metal layer further comprises; in the capping metal layer forming step ,
  • the metal is made of non-reactive metal, the non-reactive metal is platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au) , At least one of titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN).
  • the schottky barrier is formed by reacting oxygen of the p-type oxide layer with the n-type reactive metal, and the schottky barrier has a diode or transistor function and a resistor. It is characterized by performing a function at the same time.
  • At least one of the p-type oxide layer forming step, the n-type metal layer forming step, the Schottky barrier forming step, or the capping metal layer forming step is repeated and stacked to form a crosspoint structure.
  • a resistance change memory having a crosspoint structure manufactured by using the method of manufacturing a resistance change memory having a crosspoint structure according to the present invention
  • a first electrode composed of non-reactive metal A p-type oxide layer composed of at least one of PCMO (Pr 1-X Ca X MnO 3 ), LCMO (La 1-X Ca X MnO 3 ), and LSMO (La 1-x Sr x MnO 3 ); Aluminum (Al), Samarium (Sm), Tantalum (Ta), Titanium (Ti), Tritium (T), Scandium (Sc), Tungsten (W), Zirconium (Zr), Lanthanum (La) or Yttrium (Y) An n-type metal layer composed of at least one of; A schottky barrier formed by reacting an entirety or a portion of an upper surface of the p-type oxide layer with an n-type metal layer; And a second electrode made of non-reactive metal.
  • PCMO Pr 1-X Ca X MnO 3
  • LCMO La 1-X Ca X MnO 3
  • LSMO La 1-x Sr x MnO 3
  • the resistance change memory having a crosspoint structure including the first electrode, the p-type oxide layer, the n-type metal layer, the Schottky barrier, and the second electrode is arranged in a plurality and stacked to form a crosspoint structure. It is characterized by forming.
  • the non-reactive metal is platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au) ), Titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN).
  • a resistance change memory having a crosspoint structure of the present invention According to a method of manufacturing a resistance change memory having a crosspoint structure of the present invention and a resistance change memory having a crosspoint structure manufactured using the same, an n-type deposited p-type oxide layer and n-type reactive metal on which PCMO or the like is deposited Since the Schottky barrier is self-forming through the redox reaction between the metal layers, there is an advantage in that a resistance change memory having a crosspoint structure can be manufactured without forming a transistor or a diode.
  • the Schottky barrier is self-forming through the reaction, it is integrated with the PCMO, etc. has the advantage of improving durability and safety.
  • FIG. 1 is a cross-sectional view schematically illustrating a stacked structure of a resistance change memory having a crosspoint structure manufactured using a method of manufacturing a resistance change memory having a crosspoint structure according to the present invention.
  • FIG. 2 is a flowchart sequentially illustrating a method of manufacturing a resistance change memory having a crosspoint structure according to the present invention.
  • Figure 3 is a photograph taken with a FIB (Focus Ion Beam) analysis equipment for the resistance change memory having a crosspoint structure manufactured by the present invention
  • FIG. 4 is a graph showing the results of secondary ion mass spectrometry and X-ray photoelectron spectroscopy on a resistance change memory having a crosspoint structure according to the present invention.
  • I-V current-voltage
  • FIG. 6 is a schematic diagram simulating changes in low resistance state (LRS) and high resistance state (HRS) for a resistance change memory having a crosspoint structure manufactured by the present invention.
  • FIG. 7 is a graph showing a result of measuring a data reading state of a resistance change memory having a crosspoint structure manufactured by the present invention.
  • FIG. 8 is a graph showing a result of measuring a set or reset state of a resistance change memory having a crosspoint structure manufactured by the present invention.
  • the method of manufacturing a resistance change memory having a crosspoint structure includes a p-type oxide layer forming step (S10), an n-type metal layer forming step (S20), and a Schottky barrier forming step ( S30) and the capping metal layer forming step (S40).
  • the step of forming a p-type oxide layer is performed on PCMO (Pr 1-X Ca X MnO 3 ), LCMO (La 1-X Ca X MnO 3 ), LSMO (La 1-x Sr x MnO 3 ) Depositing at least one of to form a p-type oxide layer.
  • PCMO Pr 1-X Ca X MnO 3
  • LCMO La 1-X Ca X MnO 3
  • LSMO La 1-x Sr x MnO 3
  • the deposition method may be any method as long as it can properly deposit the material. However, in order to effectively implement the present invention, it is most preferable to use CVD Chemical Vapor Deposition.
  • x is greater than 0, less than 1 is preferably a value. More preferably, x is 0.2 to 0.4, most preferably x is 0.3.
  • the substrate is preferably composed of non-reactive metal to maximize the efficiency of the present invention
  • the non-reactive metal is a concept opposite to the reactive metal, a relatively electronegative electrode, platinum (Pt ), Molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au), titanium nitride (TiN), tantalum nitride (TaN) or tungsten nitride (WN) Most preferably it is at least one.
  • the substrate may be used as an electrode.
  • the deposition temperature is preferably 300 ° C. to 800 ° C., more preferably 400 ° C. to 700 ° C., and most preferably 650 ° C. If the deposition temperature is less than 300 °C there is a problem that it is difficult to evenly deposit the p-type oxide on the substrate due to the low temperature, if the temperature exceeds 800 °C may damage the p-type oxide and the substrate due to the high temperature and the deposition efficiency is low there is a problem.
  • the deposition time is preferably 5 minutes to 80 minutes, more preferably 10 minutes to 60 minutes, most preferably 15 minutes is effective. If the deposition time is less than 5 minutes, there is a problem that a p-type oxide layer having a sufficient thickness cannot be formed, and if it exceeds 80 minutes, there is a problem that the thickness becomes excessively thick.
  • the p-type oxide layer is preferably formed to a thickness of 10nm to 120nm, more preferably 30nm to 100nm, most preferably 50nm thickness is effective. to be. If the thickness is less than 10 nm, the p-type oxide layer has a problem that it is difficult to fully function as a resistor. If the thickness exceeds 120 nm, the thickness becomes excessively thick, making it difficult to form a resistance change memory having a crosspoint structure. There is a problem that the economy is lowered.
  • the oxygen may be further supplied in the range of 2sccm to 10sccm in the p-type oxide layer forming step (S10).
  • the n-type metal layer forming step (S20) is a step of forming an n-type metal layer by depositing an n-type reactive metal on the p-type oxide layer. This is a process for inducing a redox reaction with a p-type oxide layer and forming an n-type metal layer by depositing an n-type reactive metal.
  • the n-type reactive metal may be any n-type metal having a work function larger than that of the p-type oxide, but several experiments have shown that in the present invention, aluminum (Al), samarium (Sm), and tantalum (Ta) are used. It is most effective to use at least one of titanium (Ti), tritium (T), scandium (Sc), tungsten (W), zirconium (Zr), lanthanum (La) or yttrium (Y).
  • the deposition time is preferably 1 minute to 5 minutes, more preferably 2 minutes to 4 minutes, most preferably 3 minutes is effective. If the deposition time is less than 1 minute, the n-type metal layer having a sufficient thickness cannot be formed and the Schottky barrier is not formed properly through the reaction with the p-type oxide layer. There is a problem in that the thickness becomes excessively thick, thereby reducing the efficiency of the redox reaction as well as lowering the economic efficiency.
  • the n-type metal layer is preferably formed to a thickness of 1nm to 10nm, more preferably 2nm to 6nm, most preferably 4nm is effective. If the thickness is less than 1 nm, there is a problem in that the formation of the Schottky barrier through the reaction with the p-type oxide layer is not properly performed. If the thickness is more than 10 nm, the thickness becomes excessively thick, so that the efficiency of the redox reactions below is reduced. In addition to falling, there is a problem that the economical efficiency is lowered.
  • the n-type metal layer may be formed on the entire upper surface of the p-type oxide layer, it is most preferably formed only on a portion of the upper surface of the p-type oxide layer. This is because the Schottky barrier is formed by the reaction between the n-type metal layer and the p-type oxide layer, so that the portion where the Schottky barrier is formed and the portion to function as a resistor coexist, and to manufacture a resistance change memory having a crosspoint structure. It is effective to be formed only in part.
  • the schottky barrier forming step (S30) is a step of forming a Schottky barrier by reacting with the p-type oxide layer and the n-type reactive metal. This is the core process of the present invention, which may occur simultaneously with the n-type metal layer forming step (S20), the oxygen of the n-type reactive metal to the p-type oxide layer, or the oxygen of the p-type oxide layer to the n-type reactive metal layer By moving to, the Schottky barrier is a self-forming process.
  • the Schottky barrier is formed by reacting oxygen of the p-type oxide layer with the n-type reactive metal. That is, when the oxygen atom of the p-type oxide moves to the n-type reactive metal and reacts, a Schottky barrier is formed.
  • a resistance change memory having a crosspoint structure can be manufactured without a separate diode or transistor.
  • the capping metal layer forming step (S40) is a step of forming a capping metal layer by depositing a metal on the n-type metal layer after the schottky barrier forming step (S30). This is not an essential step, but is preferably performed to prevent oxidation of the n-type metal layer and to function as an electrode.
  • the metal is preferably composed of a non-reactive metal, maximizing the efficiency of the present invention, the non-reactive metal, a concept opposite to the reactive metal, relatively electronegative
  • Large electrodes include platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au), titanium nitride (TiN), and tantalum nitride ( Most preferably at least one of TaN) or tungsten nitride (WN).
  • the capping metal layer may be used as an electrode.
  • the p-type oxide layer forming step (S10), the n-type metal layer forming step (S20), the Schottky barrier forming step (S30), the capping metal layer forming step (S40) is preferably made sequentially, at least one of them.
  • the resistance change memory having a crosspoint structure manufactured by using the manufacturing method of the resistance change memory having a crosspoint structure of the present invention
  • An n-type metal layer 30 composed of at least one of La or yttrium, a Schottky barrier formed by reacting all or part of the upper surface of the p-type oxide layer with an n-type metal layer, and a non-reactive metal. 2 electrodes 40 are included.
  • a resistance change memory having a crosspoint structure including the first electrode, the p-type oxide layer, the n-type metal layer, the Schottky barrier, and the second electrode is arranged in a plurality and stacked to form a crosspoint structure. Can be formed.
  • the non-reactive metal is platinum (Pt), molybdenum (Mo), copper (Cu), nickel (Ni), iridium (Ir), ruthenium (Ru), gold (Au) ), At least one of titanium nitride (TiN), tantalum nitride (TaN), or tungsten nitride (WN).
  • resistance change memory having the crosspoint structure Details of the resistance change memory having the crosspoint structure are the same as those described in the method of manufacturing the resistance change memory having the crosspoint structure.
  • Figure 3 is a photograph taken with a FIB (Focus Ion Beam) analysis equipment for the resistance change memory having a crosspoint structure manufactured by the present invention
  • Figure 4 is a resistor having a crosspoint structure manufactured by the present invention
  • Secondary ion mass spectrometry and X-ray photoelectron spectroscopy of the change memory are graphs showing the difference between low resistance state (LRS) and high resistance state (HRS). It can be seen that the oxygen transfer between the n-type metal layer and the p-type oxide layer, and the resistance change memory operates due to this data.
  • LRS low resistance state
  • HRS high resistance state
  • Figure 5 is a graph measuring the current-voltage (IV) for the resistance change memory having a crosspoint structure manufactured by the present invention
  • Figure 6 is a resistance change memory having a crosspoint structure manufactured by the present invention Schematic diagram that simulates the change in the low resistance state (LRS) and the high resistance state (HRS) with respect to the I region in the ON state, indicating that a Schottky diode is formed in the form of a metal-semiconductor, and the II region is in the OFF state.
  • LRS low resistance state
  • HRS high resistance state
  • aluminum oxide is formed in the form of a metal-oxide-semiconductor
  • region III represents an intermediate step in which oxygen moves toward the metal.
  • FIG. 7 is a graph showing a result of measuring a data reading state for a resistance change memory having a crosspoint structure manufactured by the present invention
  • FIG. 8 is a resistance change memory having a crosspoint structure manufactured by the present invention.
  • the resistance change memory having the crosspoint structure manufactured by the present invention not only operates normally without a diode or a transistor, but also has excellent efficiency.
  • a Schottky barrier is self-formed through a redox reaction between a p-type oxide layer on which PCMO is deposited and an n-type metal layer on which n-type reactive metal is deposited, thereby forming a crosspoint structure without forming a transistor or a diode.
  • the present invention relates to a method of manufacturing a resistance change memory having a crosspoint structure capable of manufacturing a resistance change memory, and a resistance change memory having a crosspoint structure manufactured using the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 관한 것으로서, 기판상에 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나를 증착하여 p형 산화물층을 형성시키는 p형 산화물층 형성단계; 상기 p형 산화물층 상부에 n형 반응성메탈을 증착하여 n형 메탈층을 형성시키는 n형 메탈층 형성단계; 상기 p형 산화물층과 상기 n형 반응성메탈과 반응하여 쇼트키장벽(Schottky barrier)을 형성하는 쇼트키장벽 형성단계;를 포함하여 이루어지는 것을 특징으로 한다. 본 발명에 의하면, PCMO 등을 증착시킨 p형 산화물층과 n형 반응성메탈을 증착시킨 n형 메탈층간의 산화환원반응을 통해 쇼트키장벽이 자가형성됨으로써, 트랜지스터나 다이오드를 형성하는 공정없이 크로스포인트 구조를 갖는 저항변화메모리를 제조할 수 있으며, 별도의 다이오드나 트랜지스터의 부가공정이 필요하지 않아, 경제성이 높고, 제조수율이 향상되는 장점이 있다.

Description

크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리
본 발명은 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 관한 것으로, 더욱 상세하게는 PCMO 등을 증착시킨 p형 산화물층과 n형 반응성메탈을 증착시킨 n형 메탈층간의 산화환원반응을 통해 쇼트키장벽이 자가형성됨으로써, 별도로 트랜지스터나 다이오드를 형성하는 공정없이 크로스포인트 구조의 저항변화메모리를 제조할 수 있는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 관한 것이다.
최근 반도체 메모리의 응용 분야는 PC에 국한되지 않고 각종 전자 기기에 사용되면서 그 수요가 급격히 증가해 왔으며 이러한 시장의 요구에 따라 반도체 소자의 집적도는 반도체 공정 기술의 발전에 힘입어 무어의 법칙(Moore’s law)과 황의 법칙(Hwang’s law)에서 묘사된 바와 같이 해마다 급격한 증가를 거듭해 오고 있다.
ITRS(international technology roadmap for semiconductors)에 따르면 2015년에는 25nm 급 소자 구현을 할 것으로 전망된다.
하지만, 2000년대에 들어서면서부터 100nm 이하 소자의 크기와 관련된 물리적 한계의 문제는 쉽게 해결하기는 힘들 것으로 보고 이를 극복하기 위한 근본적인 접근이 필요하다는 의견들이 대두되어왔다. 더불어 각종 전자기기를 사용하는 소비자들은 비휘발성의(non-volatile) 특성을 가지면서 SRAM(Static Random Access Memory)과 같이 빠른 고용량의 메모리를 기업에게 요구하고 있어 이에 대한 연구가 요구되고 있으며, 이러한 요구를 충족시키기 위한 차세대 메모리 후보군 중 하나로써, 산화물 기반의 저항 변화 메모리(RRAM, Resistance Random Access Memory)가 연구되고 있다.
소자의 고집적도를 위해 지금까지는 소자의 크기를 줄이는 데 많은 연구를 해 왔으나, 상기에서 언급한 바와 같이, 물리적인 한계에 다 달아, 최근에는 소자의 크기 이외의 조건을 바꾸어 집적도를 향상시키고자 하는 연구가 활발히 진행 되고 있다. 그 중 주로 연구되고 있는 3가지는 다음과 같다.
하나의 셀에 여러 개의 정보를 저장할 수 있도록 소자의 정보 저장 능력를 향상시키는 연구(Multi Level Cell)가 있는데, 이는 한 셀(cell)을 전기적인 동작을 통해 두 개의 상태를 만들어 "0"과 "1"만 저장했던 예전 방식과는 다르게, 네 개의 상태를 만들어 "0","1","10","11", 즉 4가지의 정보를 한 셀에 저장 할 수 있도록 만들어 집적도를 높이는 방식이다. MLC 방법은 각 셀의 특성을 향상시키되 기존의 공정 크기는 변하지 않기 때문에 상당히 효율이 높은 방식이다.
다음으로, Wafer bonding/Die stacking 방식이 있는데, 이는 기존의 방식대로 각각의 웨이퍼 단위로 공정을 마친 뒤 물리적으로 본딩 통해 웨이퍼 및 다이를 적층하여 집적도를 높이는 방식이다. 이 방법 역시 기존 공정을 그대로 가져가면서 본딩 기술을 향상시켜 안정적으로 집적도의 증가를 가져올 수 있어 많은 곳에서 응용되고 개발되고 있으나, 비용측면에서 가장 비효율적이라는 문제가 있다.
다음으로, 적층구조(3D cell stacking) 방식으로 적층이 가능한 물질을 이용한 메모리를 공정을 통해 셀들을 층층이 쌓아 올리는 방식이 있는데, 이는 아파트를 지어 좁은 땅에서도 많은 사람들이 살 수 있도록 하는 것과 같은 개념으로 웨이퍼 본딩 방식을 통해 적층하는 방식과 유사 한 면이 있지만, 웨이퍼 본딩을 통한 적층 시 적층 수가 많을수록 기판의 전극 패드가 차지하는 면적이 점점 커지게 되어 많은 층을 적층하지 못하는 한계를 넘어 설 수 있는 방식으로 최근 각광받고 있다.
특히, 크로스포인트 구조의 RRAM에 대한 연구가 다수 진행되고 있는데, 크로스포인트 구조는 복수개의 하부전극과 복수개의 상부전극이 서로 교차하도록 형성되어 있고, 그 교차지점에 메모리노드가 형성되는 구조로 메모리소자가 형성된다.
그러나, 이러한 크로스포인트 구조의 RRAM을 제조하기 위해서는 크로스포인트 구조를 형성하는 공정에 트랜지스터나 다이오드 등을 부가하는 제조공정이 어려울 뿐만 아니라, 경제성이 낮고, 내구성도 저하되는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, PCMO 등을 증착시킨 p형 산화물층과 n형 반응성메탈을 증착시킨 n형 메탈층간의 산화환원반응을 통해 쇼트키장벽이 자가형성됨으로써, 별도로 트랜지스터나 다이오드를 형성하는 공정없이 크로스포인트 구조의 저항변화메모리를 제조하는 것을 목적으로 한다.
또한, 별도의 다이오드나 트랜지스터의 부가공정이 필요하지 않아, 경제성이 높고, 제조수율이 향상된 크로스포인트 구조의 저항변화메모리를 제조하는 것을 목적으로 한다.
뿐만 아니라, 쇼트키장벽이 반응을 통해 자가형성됨으로써, PCMO 등과 일체화되어 내구성과 안전성이 향상된 크로스포인트 구조의 저항변화메모리를 제조하는 것을 목적으로 한다.
또한, 다수의 층을 적층하기 용이할 뿐만 아니라, 별도의 다이오드나 트랜지스터없이도 종래의 저항변화메모리와 동등하거나 우수한 크로스포인트 구조의 저항변화메모리를 제조하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 크로스포인트 구조를 갖는 저항변화메모리의 제조방법은, 기판상에 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나를 증착하여 p형 산화물층을 형성시키는 p형 산화물층 형성단계; 상기 p형 산화물층 상부에 n형 반응성메탈을 증착하여 n형 메탈층을 형성시키는 n형 메탈층 형성단계; 상기 p형 산화물층과 상기 n형 반응성메탈과 반응하여 쇼트키장벽(Schottky barrier)을 형성하는 쇼트키장벽 형성단계;를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 n형 메탈층은 상기 p형 산화물층 상면의 전체 또는 일부에 형성되는 것을 특징으로 하며, 상기 p형 산화물층 형성단계에서, 상기 기판은 비반응성메탈로 이루어지며, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 한다.
상기 p형 산화물층 형성단계에서, 상기 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3) 및 LSMO(La1-xSrxMnO3)에서 x는 0보다 크고, 1보다 작은 값인 것을 특징으로 하며, 증착온도는 300℃ 내지 800℃이고, 증착시간은 5분 내지 80분인 것을 특징으로 한다.
또한, 상기 p형 산화물층 형성단계에서, 상기 p형 산화물층은 10nm 내지 120nm의 두께로 형성되는 것을 특징으로 하며, 상기 n형 메탈층 형성단계에서, 상기 n형 반응성메탈은 알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나인 것을 특징으로 한다.
상기 n형 메탈층 형성단계에서, 상기 n형 메탈층은 1nm 내지 10nm의 두께로 형성되는 것을 특징으로 하며, 증착시간은 1분 내지 5분인 것을 특징으로 한다.
또한, 상기 쇼트키장벽 형성단계 이후에, 상기 n형 메탈층 상부에 메탈을 증착하여 캐핑메탈층을 형성시키는 캐핑메탈층 형성단계;를 더 포함하는 것을 특징으로 하며, 상기 캐핑메탈층 형성단계에서, 상기 메탈은 비반응성메탈로 이루어지며, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 한다.
상기 쇼트키장벽 형성단계에서, 상기 쇼트키장벽은 상기 p형 산화물층의 산소와 상기 n형 반응성메탈이 반응함으로써 형성되는 것을 특징으로 하며, 상기 쇼트키장벽은 다이오드 또는 트랜지스터 기능과 레지스터(Resistor) 기능을 동시에 수행하는 것을 특징으로 한다.
또한, 상기 p형 산화물층 형성단계, n형 메탈층 형성단계, 쇼트키장벽 형성단계 또는 캐핑메탈층 형성단계 중 적어도 하나를 반복하고, 적층하여 크로스포인트 구조를 형성하는 것을 특징으로 한다.
본 발명에 따른 크로스포인트 구조를 갖는 저항변화메모리의 제조방법을 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리는,
비반응성메탈로 구성된 제 1전극; PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나로 구성된 p형 산화물층; 알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나로 구성된 n형 메탈층; 상기 p형 산화물층 상면의 전체 또는 일부와 n형 메탈층이 반응하여 형성된 쇼트키장벽; 비반응성메탈로 구성된 제 2전극;을 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 제 1전극, p형 산화물층, n형 메탈층, 쇼트키장벽, 제 2전극을 포함하여 이루어진 크로스포인트 구조를 갖는 저항변화메모리는, 다수가 배열되고, 적층됨으로써, 크로스포인트 구조를 형성하는 것을 특징으로 한다.
또한, 상기 제 1전극 또는 제 2전극에서, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 한다.
본 발명의 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 따르면, PCMO 등을 증착시킨 p형 산화물층과 n형 반응성메탈을 증착시킨 n형 메탈층간의 산화환원반응을 통해 쇼트키장벽이 자가형성됨으로써, 트랜지스터나 다이오드를 형성하는 공정없이 크로스포인트 구조를 갖는 저항변화메모리를 제조할 수 있는 장점이 있다.
또한, 별도의 다이오드나 트랜지스터의 부가공정이 필요하지 않아, 경제성이 높고, 제조수율이 향상되는 장점이 있다.
뿐만 아니라, 쇼트키장벽이 반응을 통해 자가형성됨으로써, PCMO 등과 일체화되어 내구성과 안전성이 향상되는 장점이 있다.
또한, 다수의 층을 적층하기 용이할 뿐만 아니라, 별도의 다이오드나 트랜지스터없이도 종래의 저항변화메모리와 동등하거나 우수한 크로스포인트 구조를 갖는 저항변화메모리를 제조할 수 있는 장점이 있다.
도 1은 본 발명에 따른 크로스포인트 구조를 갖는 저항변화메모리의 제조방법을 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리의 적층구조를 간략하게 모사한 단면도
도 2는 본 발명에 따른 크로스포인트 구조를 갖는 저항변화메모리의 제조방법을 순차적으로 나타낸 순서도
도 3은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 FIB(Focus Ion Beam) 분석 장비로 촬영한 사진
도 4는 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 2차 이온 질량 분석법 (Secondary Ion Mass Spectrometry) 및 X선 광전자 분광법(X-ray photoelectron spectroscopy)을 실시한 결과 그래프
도 5는 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 전류-전압(I-V)를 측정한 그래프
도 6은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 저저항상태(LRS) 및 고저항상태(HRS)의 변화를 모사한 모식도
도 7은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 데이터리딩상태를 측정한 결과를 나타낸 그래프
도 8은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 셋 또는 리셋 상태를 측정한 결과를 나타낸 그래프
이하, 본 발명에 의한 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대하여 본 발명의 바람직한 하나의 실시형태를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명은 하기의 실시예에 의하여 보다 더 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시목적을 위한 것이고, 첨부된 특허청구범위에 의하여 한정되는 보호범위를 제한하고자 하는 것은 아니다.
도 1에 나타난 바와 같이, 본 발명에 의한 크로스포인트 구조를 갖는 저항변화메모리의 제조방법은, p형 산화물층 형성단계(S10), n형 메탈층 형성단계(S20), 쇼트키장벽 형성단계(S30) 및 캐핑메탈층 형성단계(S40)를 포함하여 이루어진다.
먼저, p형 산화물층 형성단계(S10)는 기판상에 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나를 증착하여 p형 산화물층을 형성시키는 단계이다. 이는 저항변화메모리 제조를 위한 기초과정이다.
여기서, 증착방식은 상기 물질을 적절하게 증착시킬 수 있는 방식이면 어떠한 방식을 사용해도 무방하나, 본 발명을 효과적으로 구현하기 위해서는 화학 기상 증착법(CVD Chemical Vapor Deposition)을 사용하는 것이 가장 바람직하다.
상기 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3) 및 LSMO(La1-xSrxMnO3)에서 x는 0보다 크고, 1보다 작은 값인 것이 바람직하며, 더욱 바람직하게는 x가 0.2 내지 0.4, 가장 바람직하게는 x가 0.3인 것이 효과적이다.
상기 x가 0인 경우에는 레지스터로써의 역할을 수행하기 어려우며, x가 1을 초과하는 경우에는 물질이 구성될 수 없는 문제가 있다.
또한, 상기 기판은 비반응성메탈로 구성되는 것이 본 발명의 효율을 극대화하는데 바람직하며, 상기 비반응성메탈은, 상기 반응성메탈과 반대되는 개념으로, 상대적으로 전기음성도가 큰 전극으로, 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것이 가장 바람직하다. 여기서 기판은 전극으로 활용될 수 있다.
상기 p형 산화물층 형성단계(S10)에서, 증착온도는 300℃ 내지 800℃인 것이 바람직하며, 더욱 바람직하게는 400℃ 내지 700℃, 가장 바람직하게는 650℃인 것이 효과적이다. 증착온도가 300℃미만인 경우에는 저온으로 인해 상기 기판에 p형 산화물이 고르게 증착되기 어려운 문제가 있으며, 800℃를 초과하는 경우에는 고온으로 인해 p형 산화물과 기판이 손상될 수 있으며 증착효율이 떨어지는 문제가 있다.
또한, 증착시간은 5분 내지 80분인 것이 바람직하며, 더욱 바람직하게는 10분 내지 60분, 가장 바람직하게는 15분인 것이 효과적이다. 증착시간이 5분미만인 경우에는 충분한 두께의 p형 산화물층이 형성되지 못 하는 문제가 있으며, 80분을 초과하는 경우에는 두께가 과도하게 두꺼워지는 문제가 있다.
상기 p형 산화물층 형성단계(S10)에서, 상기 p형 산화물층은 10nm 내지 120nm의 두께로 형성되는 것이 바람직하며, 더욱 바람직하게는 30nm 내지 100nm, 가장 바람직하게는 50nm의 두께로 형성되는 것이 효과적이다. 두께가 10nm미만인 경우에는 p형 산화물층이 레지스터로서의 기능을 충분히 수행하기 어려운 문제가 있으며, 120nm를 초과하는 경우에는 두께가 과도하게 두꺼워져, 크로스포인트 구조의 저항변화메모리를 형성하기 어려울 뿐만 아니라, 경제성이 저하되는 문제가 있다.
또한, 상기 p형 산화물층 형성단계(S10)에서 산소를 2sccm 내지 10sccm 범위에서 추가로 공급할 수 있다.
다음으로, n형 메탈층 형성단계(S20)는 상기 p형 산화물층 상부에 n형 반응성메탈을 증착하여 n형 메탈층을 형성시키는 단계이다. 이는 n형 반응성메탈을 증착시킴으로써, p형 산화물층과의 산화환원반응을 유도하고 n형 메탈층을 형성하기 위한 과정이다.
여기서, 상기 n형 반응성메탈은 상기 p형 산화물보다 일함수가 큰 n형 메탈이면 어느 것이든 무방하나, 수차례의 실험결과, 본 발명에는 알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나를 사용하는 것이 가장 효과적이다.
또한, n형 메탈층 형성단계(S20)에서, 증착시간은 1분 내지 5분인 것이 바람직하며, 더욱 바람직하게는 2분 내지 4분, 가장 바람직하게는 3분인 것이 효과적이다. 증착시간이 1분미만인 경우에는 충분한 두께의 n형 메탈층이 형성되지 못 하고 p형산화물층과의 반응을 통한 쇼트키장벽의 형성이 제대로 이루어지지 못 하는 문제가 있으며, 5분을 초과하는 경우에는 두께가 과도하게 두꺼워져서 이하 산화환원반응의 효율성이 떨어질 뿐만 아니라, 경제성이 저하되는 문제가 있다.
또한, 상기 n형 메탈층은 1nm 내지 10nm의 두께로 형성되는 것이 바람직하며, 더욱 바람직하게는 2nm 내지 6nm, 가장 바람직하게는 4nm인 것이 효과적이다. 두께가 1nm미만인 경우에는 p형산화물층과의 반응을 통한 쇼트키장벽의 형성이 제대로 이루어지지 못 하는 문제가 있으며, 10nm를 초과하는 경우에는 두께가 과도하게 두꺼워져서 이하의 산화환원반응에서 효율성이 떨어질 뿐만 아니라, 경제성이 저하되는 문제가 있다.
또한, 상기 n형 메탈층은 상기 p형 산화물층의 상면 전부에 형성될 수도 있으나, 상기 p형 산화물층 상면의 일부에만 형성되는 것이 가장 바람직하다. 이는 n형 메탈층과 p형 산화물층이 반응하여 쇼트키장벽이 형성되므로, 쇼트키장벽이 형성되는 부분과 레지스터로서 기능할 부분이 공존하기 위함이며, 크로스포인트 구조를 갖는 저항변화메모리를 제조하기 위해 일부에만 형성되는 것이 효과적이다.
다음으로, 쇼트키장벽 형성단계(S30)는 상기 p형 산화물층과 상기 n형 반응성메탈과 반응하여 쇼트키장벽(Schottky barrier)을 형성하는 단계이다. 이는 본 발명의 핵심과정으로, 상기 n형 메탈층 형성단계(S20)와 동시에 일어날 수 있으며, n형 반응성메탈의 산소가 p형 산화물층으로, 또는 p형 산화물층의 산소가 n형 반응성메탈층으로 이동함으로써, 쇼트키장벽이 자가형성되는 공정이다.
여기서, 상기 쇼트키장벽은 상기 p형 산화물층의 산소와 상기 n형 반응성메탈이 반응함으로써 형성된다. 즉, p형 산화물이 가지고 있는 산소원자가 상기 n형 반응성메탈로 이동하여 반응함으로써, 쇼트키장벽이 형성되는 것이다.
상기 쇼트키장벽은 다이오드 또는 트랜지스터 기능과 레지스터(Resistor) 기능을 동시에 수행할 수 있으므로, 별도의 다이오드나 트랜지스터 없이도 크로스포인트 구조의 저항변화메모리 제조가 가능한 장점이 있다.
마지막으로, 캐핑메탈층 형성단계(S40)는 상기 쇼트키장벽 형성단계(S30) 이후에, 상기 n형 메탈층 상부에 메탈을 증착하여 캐핑메탈층을 형성시키는 단계이다. 이는 필수적 단계는 아니나, n형 메탈층의 산화를 방지하고, 전극으로써 기능하기 위해 수행하는 것이 바람직하다.
상기 캐핑메탈층 형성단계(S40)에서, 상기 메탈은 비반응성메탈로 구성되는 것이 본 발명의 효율을 극대화하는데 바람직하며, 상기 비반응성메탈은, 상기 반응성메탈과 반대되는 개념으로, 상대적으로 전기음성도가 큰 전극으로, 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것이 가장 바람직하다. 여기서 상기 캐핑메탈층은 전극으로 활용될 수 있다.
상기 p형 산화물층 형성단계(S10), n형 메탈층 형성단계(S20), 쇼트키장벽 형성단계(S30), 캐핑메탈층 형성단계(S40)는 순차적으로 이루어지는 것이 바람직하며, 이들 중 적어도 하나의 단계를 반복실시함으로써, 저항변화메모리 어레이를 구성할 수 있고, 이들을 크로스포인트 구조로 적층함으로써, 크로스포인트 구조를 갖는 저항변화메모리를 제조할 수 있다.
또한, 본 발명의 크로스포인트 구조를 갖는 저항변화메모리의 제조방법을 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리는,
비반응성메탈로 구성된 제 1전극(10), PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나로 구성된 p형 산화물층(20), 알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나로 구성된 n형 메탈층(30), 상기 p형 산화물층 상면의 전체 또는 일부와 n형 메탈층이 반응하여 형성된 쇼트키장벽, 비반응성메탈로 구성된 제 2전극(40)을 포함하여 이루어진다.
또한, 상기 제 1전극, p형 산화물층, n형 메탈층, 쇼트키장벽, 제 2전극을 포함하여 이루어진 크로스포인트 구조를 갖는 저항변화메모리는, 다수가 배열되고, 적층됨으로써, 크로스포인트 구조를 형성할 수 있다.
또한, 상기 제 1전극 또는 제 2전극에서, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것이 바람직하다.
상기 크로스포인트 구조를 갖는 저항변화메모리에 대한 구체적인 내용은 상기 본 발명의 크로스포인트 구조를 갖는 저항변화메모리의 제조방법에서 설명한 바와 같다.
이하에서는 본 발명의 크로스포인트 구조를 갖는 저항변화메모리의 제조방법을 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리의 우수성에 대한 실험결과를 살펴보도록 한다.
먼저, 도 3은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 FIB(Focus Ion Beam) 분석 장비로 촬영한 사진이고, 도 4는 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 2차 이온 질량 분석법 (Secondary Ion Mass Spectrometry) 및 X선 광전자 분광법(X-ray photoelectron spectroscopy)을 실시한 결과 그래프로써, 저저항상태(LRS)와 고저항상태(HRS)에서의 차이가 n형 메탈층과 p형 산화물층 사이의 산소이동에 의한 것임을 알 수 있으며, 이러한 데이터로 인해 저항변화메모리가 작동함을 알 수 있다.
또한, 도 5는 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 전류-전압(I-V)를 측정한 그래프이고, 도 6은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 저저항상태(LRS) 및 고저항상태(HRS)의 변화를 모사한 모식도로써, I영역은 ON상태로, 메탈-세미컨덕터의 형태로 쇼트키 다이오드가 형성됨을 나타내며, II영역은 OFF상태로, 메탈-산화물-세미컨덕터의 형태로 산화알루미늄이 형성됨을 나타내고, III영역은 산소가 메탈쪽으로 이동하는 중간단계를 나타내고 있다.
즉, 산소의 이동으로 인해 저항변화메모리가 작동하는 것을 전기적 특성을 통해 확인할 수 있다.
도 7은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 데이터리딩상태를 측정한 결과를 나타낸 그래프이고, 도 8은 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리에 대해 셋 또는 리셋 상태를 측정한 결과를 나타낸 그래프로써, 본 발명의 크로스포인트 구조에서의 데이터리딩과 셋, 리셋 상태를 구현함으로써, 상기 그래프에 나타난 바와 같이 정상적으로 메모리특성이 나타남을 알 수 있었다.
따라서, 상기 실험에 나타난 바와 같이, 본 발명에 의해 제조된 크로스포인트 구조를 갖는 저항변화메모리는 다이오드나 트랜지스터없이도 정상적으로 작동할 뿐만 아니라, 그 효율 또한 우수한 것을 알 수 있다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
본 발명은 PCMO 등을 증착시킨 p형 산화물층과 n형 반응성메탈을 증착시킨 n형 메탈층간의 산화환원반응을 통해 쇼트키장벽이 자가형성됨으로써, 별도로 트랜지스터나 다이오드를 형성하는 공정없이 크로스포인트 구조의 저항변화메모리를 제조할 수 있는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리에 관한 것으로, 산업상 이용이 가능하다.

Claims (17)

  1. 기판상에 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나를 증착하여 p형 산화물층을 형성시키는 p형 산화물층 형성단계;
    상기 p형 산화물층 상부에 n형 반응성메탈을 증착하여 n형 메탈층을 형성시키는 n형 메탈층 형성단계;
    상기 p형 산화물층과 상기 n형 반응성메탈과 반응하여 쇼트키장벽(Schottky barrier)을 형성하는 쇼트키장벽 형성단계;를 포함하여 이루어지는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  2. 제 1항에 있어서,
    상기 n형 메탈층은 상기 p형 산화물층 상면의 전체 또는 일부에 형성되는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  3. 제 1항에 있어서,
    상기 p형 산화물층 형성단계에서, 상기 기판은 비반응성메탈로 이루어지며, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  4. 제 1항에 있어서,
    상기 p형 산화물층 형성단계에서, 상기 PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3) 및 LSMO(La1-xSrxMnO3)에서 x는 0보다 크고, 1보다 작은 값인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  5. 제 1항에 있어서,
    상기 p형 산화물층 형성단계에서, 증착온도는 300℃ 내지 800℃이고, 증착시간은 5분 내지 80분인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  6. 제 1항에 있어서,
    상기 p형 산화물층 형성단계에서, 상기 p형 산화물층은 10nm 내지 120nm의 두께로 형성되는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  7. 제 1항에 있어서,
    상기 n형 메탈층 형성단계에서, 상기 n형 반응성메탈은 알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  8. 제 1항에 있어서,
    상기 n형 메탈층 형성단계에서, 상기 n형 메탈층은 1nm 내지 10nm의 두께로 형성되는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  9. 제 1항에 있어서,
    상기 n형 메탈층 형성단계에서, 증착시간은 1분 내지 5분인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  10. 제 1항에 있어서,
    상기 쇼트키장벽 형성단계 이후에, 상기 n형 메탈층 상부에 메탈을 증착하여 캐핑메탈층을 형성시키는 캐핑메탈층 형성단계;를 더 포함하는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  11. 제 10항에 있어서,
    상기 캐핑메탈층 형성단계에서, 상기 메탈은 비반응성메탈로 이루어지며, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  12. 제 1항에 있어서,
    상기 쇼트키장벽 형성단계에서, 상기 쇼트키장벽은 상기 p형 산화물층의 산소와 상기 n형 반응성메탈이 반응함으로써 형성되는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  13. 제 1항에 있어서,
    상기 쇼트키장벽 형성단계에서, 상기 쇼트키장벽은 다이오드 또는 트랜지스터 기능과 레지스터(Resistor) 기능을 동시에 수행하는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  14. 제 1항 내지 제 13항에 있어서,
    상기 p형 산화물층 형성단계, n형 메탈층 형성단계, 쇼트키장벽 형성단계 또는 캐핑메탈층 형성단계 중 적어도 하나를 반복하고, 적층하여 크로스포인트 구조를 형성하는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리의 제조방법
  15. 비반응성메탈로 구성된 제 1전극;
    PCMO(Pr1-XCaXMnO3), LCMO(La1-XCaXMnO3), LSMO(La1-xSrxMnO3) 중 적어도 하나로 구성된 p형 산화물층;
    알루미늄(Al), 사마륨(Sm), 탄탈륨(Ta), 티타늄(Ti), 트리튬(T), 스칸듐(Sc), 텅스텐(W), 지르코늄(Zr), 란타넘(La) 또는 이트륨(Y) 중 적어도 하나로 구성된 n형 메탈층;
    상기 p형 산화물층 상면의 전체 또는 일부와 n형 메탈층이 반응하여 형성된 쇼트키장벽;
    비반응성메탈로 구성된 제 2전극;을 포함하여 이루어진 크로스포인트 구조를 갖는 저항변화메모리
  16. 제 15항에 있어서,
    상기 제 1전극, p형 산화물층, n형 메탈층, 쇼트키장벽, 제 2전극을 포함하여 이루어진 크로스포인트 구조를 갖는 저항변화메모리는, 다수가 배열되고, 적층됨으로써, 크로스포인트 구조를 형성하는 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리
  17. 제 15항 또는 제 16항에 있어서,
    상기 제 1전극 또는 제 2전극에서, 상기 비반응성메탈은 백금(Pt), 몰리브덴(Mo), 구리(Cu), 니켈(Ni), 이리듐(Ir), 루테늄(Ru), 금(Au), 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN) 중 적어도 하나인 것을 특징으로 하는 크로스포인트 구조를 갖는 저항변화메모리
PCT/KR2010/008772 2010-06-11 2010-12-08 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 WO2011155678A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0055292 2010-06-11
KR1020100055292A KR101124403B1 (ko) 2010-06-11 2010-06-11 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리

Publications (1)

Publication Number Publication Date
WO2011155678A1 true WO2011155678A1 (ko) 2011-12-15

Family

ID=45098259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/008772 WO2011155678A1 (ko) 2010-06-11 2010-12-08 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리

Country Status (2)

Country Link
KR (1) KR101124403B1 (ko)
WO (1) WO2011155678A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117513B2 (en) 2011-07-22 2015-08-25 SK Hynix Inc. Resistive RAM, method for fabricating the same, and method for driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102216734B1 (ko) * 2018-04-13 2021-02-16 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236236A (ja) * 2003-03-10 2005-09-02 Sharp Corp ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
JP2007158325A (ja) * 2005-12-07 2007-06-21 Sharp Corp 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
KR20080028501A (ko) * 2005-08-05 2008-03-31 샤프 가부시키가이샤 가변 저항 소자와 그 제조 방법, 그리고 가변 저항 소자를구비한 기억 장치
KR20100007467A (ko) * 2008-07-14 2010-01-22 광주과학기술원 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR101275800B1 (ko) * 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR20090045653A (ko) * 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236236A (ja) * 2003-03-10 2005-09-02 Sharp Corp ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
KR20080028501A (ko) * 2005-08-05 2008-03-31 샤프 가부시키가이샤 가변 저항 소자와 그 제조 방법, 그리고 가변 저항 소자를구비한 기억 장치
JP2007158325A (ja) * 2005-12-07 2007-06-21 Sharp Corp 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
KR20100007467A (ko) * 2008-07-14 2010-01-22 광주과학기술원 게이트 구조물에 가변 저항체를 가지는 저항변화 메모리 및이의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117513B2 (en) 2011-07-22 2015-08-25 SK Hynix Inc. Resistive RAM, method for fabricating the same, and method for driving the same

Also Published As

Publication number Publication date
KR101124403B1 (ko) 2012-03-20
KR20110135521A (ko) 2011-12-19

Similar Documents

Publication Publication Date Title
US11043499B2 (en) Memory arrays comprising memory cells
KR100994868B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
US8951832B2 (en) Variable-resistance material memories and methods
CN109427972A (zh) 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法
CN103314439A (zh) 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
WO2010101340A1 (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
US11903183B2 (en) Conductive line contact regions having multiple multi-direction conductive lines and staircase conductive line contact structures for semiconductor devices
KR102309405B1 (ko) 메모리 셀을 포함하는 메모리 어레이
US10937807B2 (en) Ferroelectric field-effect transistor devices having a top gate and a bottom gate
US11696432B2 (en) Multi-direction conductive line and staircase contact for semiconductor devices
US20230240067A1 (en) Vertical contacts for semiconductor devices
KR102320645B1 (ko) GaP 채널 물질을 갖는 트랜지스터를 포함하는 메모리 셀
US20090032795A1 (en) Schottky diode and memory device including the same
WO2011155678A1 (ko) 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리
WO2018125118A1 (en) Back-end ferroelectric field-effect transistor devices
CN103633241B (zh) 忆阻存储器及其制造方法
US11770986B2 (en) Etch-resistant doped scavenging carbide electrodes
WO2024113814A1 (zh) 一种存储器、存储装置和电子设备
US20220130830A1 (en) Widened conductive line structures and staircase structures for semiconductor devices
US20240179924A1 (en) Three dimensional reram device
KR102584246B1 (ko) 집적 장치의 다층 배열체 및 감지/액세스 라인 형성 방법
CN117979690A (zh) 一种半导体器件及其制造方法、电子设备
CN117651426A (zh) 数据处理装置和制造数据处理装置的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852960

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10852960

Country of ref document: EP

Kind code of ref document: A1