CN1316563C - 用于RRAM的旋转涂布Pr1－xCaX]MnO3薄膜的高温退火 - Google Patents

用于RRAM的旋转涂布Pr1－xCaX]MnO3薄膜的高温退火 Download PDF

Info

Publication number
CN1316563C
CN1316563C CNB200410056667XA CN200410056667A CN1316563C CN 1316563 C CN1316563 C CN 1316563C CN B200410056667X A CNB200410056667X A CN B200410056667XA CN 200410056667 A CN200410056667 A CN 200410056667A CN 1316563 C CN1316563 C CN 1316563C
Authority
CN
China
Prior art keywords
aforementioned
pcmo film
forms
rram device
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410056667XA
Other languages
English (en)
Other versions
CN1581435A (zh
Inventor
张风燕
庄维佛
D·R·埃文斯
许胜籐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1581435A publication Critical patent/CN1581435A/zh
Application granted granted Critical
Publication of CN1316563C publication Critical patent/CN1316563C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

形成用于RRAM的、具有双极电脉冲切换特性的PCMO薄膜。本发明的在RRAM器件上形成PCMO薄膜的方法包括：在衬底上的金属隔离层上形成底部电极；利用PCMO前体，在底部电极上旋转涂布Pr1-XCaXMnO3层；在1道或以上的焙烤工序中焙烤该PCMO薄膜；在各旋转涂布工序之后，在第1退火工序中退火该PCMO薄膜；反复进行旋转涂布工序、焙烤工序及第1退火工序，直到使该PCMO薄膜达到期望的厚度；在第2退火工序中退火该PCMO薄膜，由此生成具有0.2≤X≤0.5的、Pr1-XCaXMnO3结晶构造的PCMO薄膜。

Description

用于RRAM的旋转涂布Pr1-xCaxMnO3薄膜的高温退火
技术领域
本发明涉及PCMO薄膜的旋转涂布，更详细地说，涉及提高用于RRAM的PCMO薄膜的双极切换(switch)特性的退火方法。
背景技术
专利文献1公开了在Pt衬底上的PCMO薄膜上利用旋转，在室温下操作的电可编程电阻非易失性器件。专利文献1公开了在RAM器件上形成CMR层的技术。PCMO薄膜在铂层上长大，经低温热处理后，显示出无定形或多晶构造。该电阻通过具有不同脉冲宽度的单极电脉冲，可以被可逆地编程为高或低的电阻状态。
专利文献1：美国专利第10/256,380号说明书
发明内容
但是，为了将CMR用于RRAM，更优选双极电脉冲切换特性。这些切换特性需要结晶良好的PCMO薄膜。
本发明的目的是具体指定旋转涂布的PCMO薄膜的高温退火方法，形成用于RRAM的、具有双极电脉冲切换特性的、良好结晶化PCMO薄膜。
本发明提供了在RRAM器件上形成PCMO薄膜的方法，由此达到了上述目的，该方法包括：准备衬底；在该衬底上堆积金属隔离层；在该金属隔离层上形成底部电极；在醋酸溶剂中利用由Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O构成的PCMO前体，在该底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)层；在包括在约50℃～300℃的温度下约10秒～1小时焙烤的至少1道焙烤工序中，焙烤该PCMO薄膜；在各旋转涂布工序之后，在约400℃～900℃温度下的约10秒～1小时的第1退火工序中，退火该PCMO薄膜；反复进行该旋转涂布工序、该至少1道的焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度；在约450℃～1000℃温度下的约1分钟～24小时的第2退火工序中，退火该PCMO薄膜，由此生成0.2≤X≤0.5的、具有Pr1-xCaxMnO3结晶构造的PCMO薄膜；堆积顶部电极；使该顶部电极形成图案；完成该RRAM器件。
准备前述衬底可包括准备选自硅、二氧化硅及多晶硅衬底中的1种衬底。
进一步包括提供前述至少1道的焙烤工序、前述第1退火工序及前述第2退火工序的气氛，该退火的气氛选自在真空至环境气氛范围内的受控压力下的氧气、氮气、氩气、真空及其任意组合的气氛。
堆积前述金属隔离层可以包括堆积由金属组成的金属隔离层，其中金属选自Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN及TiAl中的1种。
在前述金属隔离层上形成底部电极可以包括堆积底部电极，其中底部电极由选自Pt、Ir及IrTaO中的1种电极材料构成。
堆积前述顶部电极可以包括堆积由电极材料构成的顶部电极，其中电极材料选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种。
前述第2退火工序可以在堆积前述顶部电极之前进行。
前述第2退火工序可以在堆积前述顶部电极之后进行。
本发明提供了在RRAM器件上形成PCMO薄膜的方法，由此达到了上述目的，该方法包括：准备选自硅、二氧化硅、和多晶硅衬底的一种衬底；在该衬底上堆积金属隔离层；在该金属隔离层上形成底部电极；在醋酸溶剂中利用由Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O构成的PCMO前体，在该底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)层；在包括在约50℃～300℃温度下约10秒～1小时焙烤工序的至少一道焙烤工序中，焙烤该PCMO薄膜；在各旋转涂布工序之后，在约400℃～900℃温度下的约10秒～1小时的第1退火工序中，退火该PCMO薄膜；反复进行该旋转涂布工序、该至少1道的焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度；在约450℃～1000℃温度下的约1分钟～24小时的第2退火工序中，退火该PCMO薄膜，由此生成具有0.2≤X≤0.5的、Pr1-xCaxMnO3结晶构造的PCMO薄膜；提供该至少1道的焙烤工序、该第1退火工序及该第2退火工序的气氛，其中该退火的气氛选自在真空至环境气氛范围内的受控压力下的氧气、氮气、氩气、真空及其任意组合的气氛；堆积顶部电极；使该顶部电极形成图案；完成该RRAM器件。
焙烤前述PCMO薄膜可以包括在包括约50℃～150℃温度下的约10秒～1小时的第1焙烤工序、约100℃～200℃温度下的约10秒～1小时的第2焙烤工序、约150℃～300℃温度下的约10秒～1小时的第3焙烤工序的至少3道独立的焙烤工序中，焙烤该PCMO薄膜。
堆积前述金属隔离层可以包括堆积由选自Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN及TiAl中的1种金属构成的金属隔离层。
在前述金属隔离层上形成底部电极可以包括堆积由选自Pt、Ir及IrTaO中的1种电极材料构成的底部电极。
堆积前述顶部电极可以包括堆积由选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种电极材料构成的顶部电极。
前述第2退火工序可以在堆积前述顶部电极之前进行。
前述第2退火工序可以在堆积前述顶部电极之后进行。
本发明提供了在RRAM器件上形成PCMO薄膜的方法，由此达到了上述目的，该方法包括：准备衬底；在该衬底上堆积由选自Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN及TiAl中的1种金属构成的金属隔离层；在该金属隔离层上堆积由选自Pt、Ir及IrTaO中的1种电极材料构成的底部电极；在醋酸溶剂中利用由Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O构成的PCMO前体，在该底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)层；在包括在约50℃～150℃温度下的约10秒～1小时的第1焙烤工序、约100℃～200℃温度下的约10秒～1小时的第2焙烤工序、约150℃～300℃温度下的约10秒～1小时的第3焙烤工序的至少3道独立的焙烤工序中，焙烤该PCMO薄膜；在各旋转涂布工序之后，在约400℃～900℃温度下的约10秒～1小时的第1退火工序中，退火该PCMO薄膜；反复进行该旋转涂布工序、该至少3道独立的焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度；在约450℃～1000℃温度下的约1分钟～24小时的第2退火工序中，退火该PCMO薄膜，由此生成具有0.2≤X≤0.5的、Pr1-xCaxMnO3结晶构造的PCMO薄膜；堆积由选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种电极材料构成的顶部电极；使该顶部电极形成图案；完成该RRAM器件。
准备前述衬底可包括准备选自硅、二氧化硅及多晶硅衬底中的1种衬底。
进一步包括提供前述至少3道独立的焙烤工序、前述第1退火工序及前述第2退火工序的气氛，该退火的气氛选自在真空至环境气氛范围内的受控压力下的氧气、氮气、氩气、真空及其任意组合的气氛。
前述第2退火工序可以在堆积前述顶部电极之前进行。
前述第2退火工序可以在堆积前述顶部电极之后进行。
在前述至少3道独立的焙烤工序的各自工序中，可以使用不同的焙烤温度。
对于前述焙烤温度，前述第2焙烤工序可以高于前述第1焙烤工序，前述第3焙烤工序可以高于该第2焙烤工序。
在RRAM器件上形成PCMO薄膜的方法包括准备衬底；在该衬底上堆积金属隔离层；在金属隔离层上形成底部电极；在醋酸溶剂中利用由Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O构成的PCMO前体，在底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)层；在至少1道焙烤工序中焙烤PCMO薄膜，这些焙烤工序可包含，例如约50℃～150℃温度下的约10秒～1小时的第1焙烤工序、约100℃～200℃温度下的约10秒～1小时的第2焙烤工序、约150℃～300℃温度下的约10秒～1小时的第3焙烤工序。或者也可以使用约50℃～300℃温度下的约10秒～1小时的单一焙烤工序。在焙烤工序(一道或多道)之后继续进行：各旋转涂布工序之后，在约400℃～900℃温度下的约10秒～1小时的第1退火工序中，退火PCMO薄膜；反复进行旋转涂布工序、至少1道的焙烤工序及第1退火工序，直到使该PCMO薄膜达到期望的厚度；在约450℃～1000℃温度下的约1分钟～24小时的第2退火工序中，退火PCMO薄膜，由此生成具有0.2≤X≤0.5的、Pr1-xCaxMnO3结晶构造的PCMO薄膜；堆积顶部电极；使该顶部电极形成图案；完成该RRAM器件。
为了能够简单地理解本发明的本质，提供了本发明的以上要点及目的。结合附图，参照对本发明的优选实施方式的以下详细说明，可以更加完全地理解本发明。
本发明提供了旋转涂布PCMO薄膜的高温退火方法，可形成用于RRAM的、具有双极电脉冲切换特性的、良好结晶化的PCMO薄膜。
附图说明
图1为600℃下在O2中退火15分钟的铱衬底上生长的PCMO薄膜的典型XRD谱。
图2为600℃下在O2中退火15分钟的铂衬底上生长的PCMO薄膜的典型XRD谱。
图3显示了X＝0.4时堆积在铂衬底上的Pr1-xCaxMnO3的电阻切换特性。
具体实施方式
本发明的方法包括准备可由硅、二氧化硅或多晶硅形成的衬底。在衬底上堆积Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN或TiAl的隔离层，在隔离电极上形成底部电极。底部电极可由Pr、Ir或IrTaO形成。在底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)薄膜层。
PCMO的前体为醋酸溶剂中的Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O。然后在1道或以上的焙烤工序中焙烤PCMO薄膜。例如，第1焙烤工序可包括约50℃～150℃温度下的约10秒～1小时的焙烤工序，第2焙烤工序可包括约100℃～200℃温度下的约10秒～1小时的焙烤工序，第3焙烤工序可包括约150℃～300℃温度下的约10秒～1小时的焙烤工序。利用本发明的方法，为了达到期望的膜厚度时，也可以使用多于3道的焙烤工序。这些焙烤工序利用不同的焙烤温度。优选由第1工序进入第2工序时、及由第2工序进入第3工序时增加该温度。或者本发明的方法也可以使用单一的焙烤工序。单一的焙烤工序可以包括约50℃～300℃温度下的约10秒～1小时的焙烤工序。在焙烤工序(一道或多道)之后，各涂布之后，在约400℃～900℃温度下的约10秒～1小时的第1退火工序中对膜进行高速热退火(RTA)的预退火，或进行燃烧加热炉的预退火。反复进行旋转涂布方法，直至PCMO薄膜具有期望的厚度。为了后退火热处理，对该结构进行RTA预退火，或置于燃烧加热炉中，这在本说明书中也称为第2退火工序。后退火热处理的温度为约450℃～1000℃，退火时间为约1分钟～24小时。退火的气氛可以是在真空至环境气氛的受控压力的氧气、氮气、氩气、真空或其组合。这些气氛可以应用于焙烤工序、预退火工序及后退火工序的任意工序，或所有的工序中。
在PCMO薄膜上堆积Pt、Ir、Au或其他贵金属或金属氧化物的顶部电极，利用浅掩模、或湿或干蚀刻方法的任意一个形成图案。后退火工序可以在堆积顶部电极及蚀刻后进行。堆积顶部电极后进行的后退火热处理的温度为约450℃～1000℃，退火时间为约1分钟～24小时。另外，退火的气氛可以是在真空至环境气氛的受控压力的氧气、氮气、氩气、真空或其任意的组合。结晶Pr1-xCaxMnO3的组成为0.2≤X≤0.5。
图1为600℃下在O2中后退火15分钟的铱衬底上生长的PCMO薄膜的典型XRD谱。
图2为600℃下在O2中后退火15分钟的铂衬底上生长的PCMO薄膜的典型XRD谱。
图3显示了X＝0.4时堆积在铂衬底上的Pr1-xCaxMnO3薄膜的电阻切换特性。在氧气气氛中，针对各涂布在500℃下RTA预退火该膜5分钟，在氮气气氛中，针对3次旋转涂布循环，在550℃下RTA后退火该膜15分钟，结果形成了3层的PCMO薄膜。该器件的写入条件为5V下50ns，复位条件为-5V下50ns。该测量是通过在顶部电极上施加正偏压，且在底部电极上加上接地探头进行的。写入电阻相比复位电阻2个数量级大。
本发明的方法可适用于例如小于10μm2的小型电容器。
以上公开了用于RRAM的旋转涂布Pr1-xCaxMnO3薄膜的高温退火方法。虽然利用本发明的最佳实施方式举例说明了本发明，但本发明并不只限于用该实施方式来解释。本发明应当通过权利要求书的范围来解释其范围。本领域的技术人员可以由本发明的具体最佳实施方法的记载，基于本发明的记载及技术常识实施等价的范围。本说明书中引用的专利申请，其内容本身应该与本说明书中具体记载的同样，其内容应该作为对本说明书的参考来引用。进一步的改变或修订可以在权利要求书所记载的本发明的范围内进行。
本发明提供了在RRAM器件上形成PCMO薄膜的方法，该方法包括准备衬底；在该衬底上堆积金属隔离层；在该金属隔离层上形成底部电极；利用PCMO前体，在该底部电极上旋转涂布Pr1-xCaxMnO3(PCMO)层；在1道或以上的焙烤工序中焙烤该PCMO薄膜；在各旋转涂布工序之后，在第1退火工序中退火该PCMO薄膜；反复进行该旋转涂布工序、该焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度；在第2退火工序中退火该PCMO薄膜，由此生成具有0.2≤X≤0.5的、Pr1-xCaxMnO3结晶构造的PCMO薄膜；堆积顶部电极；使该顶部电极形成图案；完成该RRAM器件。

Claims (23)

1.一种在RRAM器件上形成PCMO薄膜的方法，该方法包括：
准备衬底；
在该衬底上堆积金属隔离层；
在该金属隔离层上形成底部电极；
在醋酸溶剂中利用由Pr(CH3CO2)3·H2O、Ca(CH3CO2)2·H2O及Mn(III)(CH3CO2)3·2H2O构成的PCMO前体，在该底部电极上旋转涂布PCMO薄膜；
在包括在50℃～300℃的温度下10秒～1小时焙烤的至少1道焙烤工序中，焙烤该PCMO薄膜；
在各旋转涂布工序之后，在400℃～900℃温度下10秒～1小时的第1退火工序中，退火该PCMO薄膜；
反复进行该旋转涂布工序、该至少1道的焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度；
在450℃～1000℃温度下1分钟～24小时的第2退火工序中，退火该PCMO薄膜，由此生成具有0.2≤X≤0.5的Pr1-xCaxMnO3结晶构造的PCMO薄膜；
堆积顶部电极；
使该顶部电极形成图案；和
完成该RRAM器件。
2.权利要求1记载的在RRAM器件上形成PCMO薄膜的方法，其中，准备前述衬底包括准备选自硅、二氧化硅及多晶硅衬底中的1种衬底。
3.权利要求1或2记载的在RRAM器件上形成PCMO薄膜的方法，其中，进一步包括提供前述至少1道的焙烤工序、前述第1退火工序及前述第2退火工序的气氛，该气氛选自在真空至环境气氛范围内的受控压力下的氧气、氮气、氩气、真空及其任意组合的气氛。
4.权利要求1记载的在RRAM器件上形成PCMO薄膜的方法，其中，堆积前述金属隔离层包括堆积由选自Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN及TiAl中的1种金属构成的金属隔离层。
5.权利要求1或4记载的在RRAM器件上形成PCMO薄膜的方法，其中，在前述金属隔离层上形成底部电极包括堆积由选自Pt、Ir及IrTaO中的1种电极材料构成的底部电极。
6.权利要求1记载的在RRAM器件上形成PCMO薄膜的方法，其中，堆积前述顶部电极包括堆积由选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种电极材料构成的顶部电极。
7.权利要求1记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之前进行。
8.权利要求1记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之后进行。
9.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，焙烤前述PCMO薄膜包括在包括50℃～150℃温度下10秒～1小时的第1焙烤工序、100℃～200℃温度下10秒～1小时的第2焙烤工序、和150℃～300℃温度下10秒～1小时的第3焙烤工序的至少3道独立的焙烤工序中，焙烤该PCMO薄膜的工序。
10.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，堆积前述金属隔离层包括堆积由选自Ta、TaN、Ta2O5、Ti、TiN、TiAlN、TaAlN、TiSiN、TaSiN及TiAl中的1种金属构成的金属隔离层。
11.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，在前述金属隔离层上形成底部电极包括堆积由选自Pt、Ir及IrTaO中的1种电极材料构成的底部电极。
12.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，堆积前述顶部电极包括堆积由选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种电极材料构成的顶部电极。
13.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之前进行。
14.权利要求3记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之后进行。
15.权利要求5记载的在RRAM器件上形成PCMO薄膜的方法，包括：
焙烤前述PCMO薄膜包括在包括50℃～150℃温度下10秒～1小时的第1焙烤工序、100℃～200℃温度下10秒～1小时的第2焙烤工序、和150℃～300℃温度下10秒～1小时的第3焙烤工序的至少3道独立的焙烤工序中，焙烤该PCMO薄膜的工序；和
反复进行该旋转涂布工序、该至少3道独立的焙烤工序及该第1退火工序，直到使该PCMO薄膜达到期望的厚度，
堆积前述顶部电极的工序包括堆积由选自Pt、Ir、Au、其他的贵金属及贵金属氧化物中的1种电极材料构成的顶部电极。
16.权利要求15记载的在RRAM器件上形成PCMO薄膜的方法，其中，准备前述衬底包括准备选自硅、二氧化硅及多晶硅衬底中的1种衬底。
17.权利要求15记载的在RRAM器件上形成PCMO薄膜的方法，其中，进一步包括提供前述至少3道独立的焙烤工序、前述第1退火工序及前述第2退火工序的气氛，该气氛选自在真空至环境气氛范围内的受控压力下的氧气、氮气、氩气、真空及其任意组合的气氛。
18.权利要求15记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之前进行。
19.权利要求15记载的在RRAM器件上形成PCMO薄膜的方法，其中，前述第2退火工序在堆积前述顶部电极之后进行。
20.权利要求15记载的在RRAM器件上形成PCMO薄膜的方法，其中，在前述至少3道独立的焙烤工序的各自工序中，使用不同的焙烤温度。
21.权利要求20记载的在RRAM器件上形成PCMO薄膜的方法，其中，对于前述焙烤温度，前述第2焙烤工序高于前述第1焙烤工序，并且前述第3焙烤工序高于该第2焙烤工序。
22.权利要求9记载的在RRAM器件上形成PCMO薄膜的方法，其中，在前述至少3道独立的焙烤工序的各自工序中，使用不同的焙烤温度。
23.权利要求22记载的在RRAM器件上形成PCMO薄膜的方法，其中，对于前述焙烤温度，前述第2焙烤工序高于前述第1焙烤工序，并且前述第3焙烤工序高于该第2焙烤工序。
CNB200410056667XA 2003-08-13 2004-08-13 用于RRAM的旋转涂布Pr1－xCaX]MnO3薄膜的高温退火 Expired - Fee Related CN1316563C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/640,728 2003-08-13
US10/640728 2003-08-13
US10/640,728 US6774054B1 (en) 2003-08-13 2003-08-13 High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application

Publications (2)

Publication Number Publication Date
CN1581435A CN1581435A (zh) 2005-02-16
CN1316563C true CN1316563C (zh) 2007-05-16

Family

ID=32825666

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410056667XA Expired - Fee Related CN1316563C (zh) 2003-08-13 2004-08-13 用于RRAM的旋转涂布Pr1－xCaX]MnO3薄膜的高温退火

Country Status (6)

Country Link
US (1) US6774054B1 (zh)
EP (1) EP1507288A3 (zh)
JP (1) JP4756570B2 (zh)
KR (1) KR100587752B1 (zh)
CN (1) CN1316563C (zh)
TW (1) TWI251332B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US6955992B2 (en) * 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
US7169637B2 (en) * 2004-07-01 2007-01-30 Sharp Laboratories Of America, Inc. One mask Pt/PCMO/Pt stack etching process for RRAM applications
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
WO2006109622A1 (ja) * 2005-04-12 2006-10-19 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
KR100722853B1 (ko) * 2005-06-23 2007-05-30 한양대학교 산학협력단 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
US20070048990A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR100785509B1 (ko) * 2006-06-19 2007-12-13 한양대학교 산학협력단 ＲｅＲＡＭ 소자 및 그 제조 방법
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
CN100550459C (zh) * 2007-01-12 2009-10-14 中国科学院上海硅酸盐研究所 提高脉冲触发电阻式随机存储器抗疲劳特性的方法
CN101441890B (zh) * 2008-12-18 2011-11-30 中国科学院微电子研究所 电阻转变型存储器及其驱动装置和方法
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
KR101105981B1 (ko) 2009-04-28 2012-01-18 한양대학교 산학협력단 저항변화 메모리 소자 및 이의 제조방법
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8377718B2 (en) * 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US8859382B2 (en) 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells
US11301557B2 (en) 2019-07-19 2022-04-12 Dell Products L.P. System and method for data processing device management
WO2021236224A1 (en) * 2020-05-20 2021-11-25 Hrl Laboratories, Llc Method of growing crystalline optical films on si substrates which may optionally have an extremely small optical loss in the infra-red spectrum with hydrogenation of the crystalline optical films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
US6040040A (en) * 1998-01-28 2000-03-21 Ncr Corporation Multi-layer thermal transfer media from selectively curable formulations
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
WO1992019564A1 (en) * 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JPH0959022A (ja) * 1995-08-23 1997-03-04 Nippon Steel Corp Ｍｎ系ペロフスカイト酸化物薄膜の製造方法
DE19743270A1 (de) * 1997-09-30 1999-04-01 Siemens Ag Herstellverfahren für eine keramische Schicht
JP3996767B2 (ja) * 1999-06-10 2007-10-24 シメトリックス・コーポレーション 集積回路及び集積回路の形成方法
JP2002305288A (ja) * 2000-08-25 2002-10-18 Nomura Shinzo キャパシタ電極構造及び半導体記憶装置
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
JP4488661B2 (ja) * 2001-09-18 2010-06-23 Ｏｋｉセミコンダクタ株式会社 強誘電体キャパシタの製造方法
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP2004092296A (ja) * 2002-09-03 2004-03-25 Hideyuki Onoda 仮設足場設計データ提供装置およびその方法、ならびに仮設足場設計データ提供プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
US6040040A (en) * 1998-01-28 2000-03-21 Ncr Corporation Multi-layer thermal transfer media from selectively curable formulations

Also Published As

Publication number Publication date
TWI251332B (en) 2006-03-11
CN1581435A (zh) 2005-02-16
EP1507288A3 (en) 2007-06-06
TW200525737A (en) 2005-08-01
US6774054B1 (en) 2004-08-10
JP2005064502A (ja) 2005-03-10
EP1507288A2 (en) 2005-02-16
JP4756570B2 (ja) 2011-08-24
KR100587752B1 (ko) 2006-06-09
KR20050017394A (ko) 2005-02-22

Similar Documents

Publication Publication Date Title
CN1316563C (zh) 用于RRAM的旋转涂布Pr1－xCaX]MnO3薄膜的高温退火
US6664117B2 (en) Method for resistance memory metal oxide thin film deposition
US7407858B2 (en) Resistance random access memory devices and method of fabrication
EP1458026B1 (en) Low temperature processing of PCMO thin film on an Iridium layer for RRAM application
EP1555693B1 (en) Method to produce a nonvolatile semiconductor memory device
EP1507297B1 (en) Method for obtaining reversible resistance switches in a PCMO thin film deposited on a highly crystallized seed layer
JP2007067385A (ja) Ｒｒａｍ薄膜堆積のためのバッファ層形成方法
JP2005340786A (ja) メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス
US7098101B1 (en) Method of forming PrxCa1−xMnO3 thin films having a PrMnO3/CaMnO3 super lattice structure using metalorganic chemical vapor deposition
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
JP2006024901A (ja) Ｒｒａｍ薄膜堆積用の基板表面処理方法
KR100722853B1 (ko) 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP2005236236A (ja) ＲＲＡＭに用いるためのＩｒ基板上のＰＣＭＯ薄膜の低温処理
JP2007281457A (ja) 可変抵抗素子及びその形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130131

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130131

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130131

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130131

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20140813

EXPY Termination of patent right or utility model