JP4674747B2 - Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス - Google Patents

Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス Download PDF

Info

Publication number
JP4674747B2
JP4674747B2 JP2004247537A JP2004247537A JP4674747B2 JP 4674747 B2 JP4674747 B2 JP 4674747B2 JP 2004247537 A JP2004247537 A JP 2004247537A JP 2004247537 A JP2004247537 A JP 2004247537A JP 4674747 B2 JP4674747 B2 JP 4674747B2
Authority
JP
Japan
Prior art keywords
etching
layer
mtorr
range
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004247537A
Other languages
English (en)
Other versions
JP2005109446A (ja
Inventor
ツアン フェニャン
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005109446A publication Critical patent/JP2005109446A/ja
Application granted granted Critical
Publication of JP4674747B2 publication Critical patent/JP4674747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ＲＲＡＭ（抵抗ランダムアクセスメモリ）に応用するためのＰｔ／ＰＣＭＯ（Ｐｒ１−ｘＣａｘＭｎＯ３）／Ｐｔスタックドライエッチングプロセスに関するが、本発明の方法は、ＤＲＡＭＳ、キャパシタ、センサ、光ディスプレイ、光スイッチ、トランスデューサ、イメージャ、および他の磁気デバイスの製造にも用いられ得る。
（発明の背景）
ＰＣＭＯ金属酸化物は、ドライエッチングプロセスによってエッチングするにはひどく硬質である。ＰＣＭＯエッチングは、クロリンおよびアルゴンを使用するが、商業的に利用するにはエッチング速度が過度に遅く、プロセスにおいて用いられるマスクが不安定であり、損傷を免れないことが報告されている。ＰＣＭＯ層は、純アルゴンを用いてスパッタリングされているが、マスク材料および下に位置する任意の層と比較すると、ＰＣＭＯ層のエッチングの選択性に乏しいという点で、同じ問題の多くが生じることも報告されている。
本発明の目的は、Ｐｔ／ＰＣＭＯ／Ｐｔスタックをドライエッチングする方法を提供することである。
本発明の別の目的は、単一のハードマスクを用いてＰｔ／ＰＣＭＯ／Ｐｔスタックをドライエッチングして、クリーンなサイドウォールおよびフィールドを提供することである。
本発明のさらなる目的は、ＲＲＡＭに応用するため、特に、ＰＣＭＯ層を有するＲＲＡＭ、またはその中にドーピングされたＰＣＭＯ層を有するＲＲＡＭを作製するためのハードマスクおよび下に位置する層にわたって高い選択性を示すＰｔ／ＰＣＭＯ／Ｐｔスタックをドライエッチングする方法を提供することである。
本発明による方法は、Ｐｒ１−ｘＣａｘＭｎＯ３層としてのＰＣＭＯ層を含む積層構造を単一マスクを用いてドライエッチングする方法であって、基板を準備するステップと、該基板上にバリア層を堆積するステップと、該バリア層上にＰｔからなる下部電極を堆積するステップと、該下部電極上にＰＣＭＯ層を堆積するステップと、該ＰＣＭＯ層上にＰｔからなる上部電極を堆積するステップと、該上部電極上にハードマスク層を堆積するステップと、該ハードマスク層上にフォトレジストを付与し、該フォトレジスト層をパターニングするステップと、該パターニングしたフォトレジスト層をマスクとして、該ハードマスク層をエッチングするステップと、該エッチングしたハードマスク層を該単一マスクとして用いて該上部電極をドライエッチングするステップと、該エッチングしたハードマスク層を該単一マスクとして用いて複数ステップのエッチングプロセスで該ＰＣＭＯ層をドライエッチングするステップと、該エッチングしたハードマスク層を該単一マスクとして用いて該下部電極をドライエッチングするステップとを包含し、該エッチングしたハードマスク層を該単一マスクとして用いて該ＰＣＭＯ層をドライエッチングするステップでは、Ａｒ、Ｏ２および塩素含有ガスからなるエッチング化学物質を用いて該ＰＣＭＯ層をエッチングする第１のエッチング処理を行い、その後、ＡｒおよびＯ２からなるエッチング化学物質を用いて該ＰＣＭＯ層をエッチングする第２のエッチング処理を行い、それにより上記目的を達成する。
前記上部電極をドライエッチングするステップは、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いてエッチングするステップを包含し、該混合ガスにおける酸素の容量パーセンテージは、１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは、５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分はＣｌ含有ガスからなっていてもよい。
前記上部電極をドライエッチングするステップは、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で、該上部電極をドライエッチングするステップを包含してもよい。
前記第１のエッチング処理および前記第２のエッチング処理は、前記ＰＣＭＯ層がエッチングされるまで交互に行われてもよい。
前記第１のエッチング処理は、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いて、該ＰＣＭＯ層をエッチングするステップを包含し、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分はＣｌ含有ガスからなり、かつ、該第１のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍの範囲、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍの範囲のガス流速で、該ＰＣＭＯ層をエッチングするステップをさらに包含してもよい。
前記第２のエッチング処理では、ＡｒおよびＯ２からなる混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該第２のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍの範囲、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍの範囲のガス流速で、該ＰＣＭＯ層をエッチングするステップをさらに包含してもよい。
前記下部電極をドライエッチングするステップは、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いて該下部電極をエッチングするステップを備え、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分は、Ｃｌ含有ガスからなっていてもよい。
前記下部電極をドライエッチングするステップは、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で、該下部電極をエッチングするステップを包含してもよい。
前記上部電極と前記ハードマスク層との間に５ｎｍ〜５０ｎｍの範囲の厚さを有するＴｉの層をさらに堆積して、該ハードマスク層の接着力を強化するステップをさらに包含してもよい。
本発明に係る方法は、Ｐｒ１−ｘＣａｘＭｎＯ３層としてのＰＣＭＯ層を含む積層構造を単一マスクを用いてドライエッチングする方法であって、基板を準備するステップと、該基板上にバリア層を堆積するステップと、該バリア層上にＰｔからなる下部電極を堆積するステップと、該下部電極上にＰＣＭＯ層を堆積するステップと、該ＰＣＭＯ層上にＰｔからなる上部電極を堆積するステップと、該上部電極上にハードマスク層を堆積するステップと、該ハードマスク層上にフォトレジストを付与し、該フォトレジスト層をパターニングするステップと、該パターニングされたフォトレジスト層をマスクとして、該ハードマスク層をエッチングするステップと、該エッチングしたハードマスク層を該単一マスクとして用いて該上部電極をドライエッチングするステップと、該エッチングしたハードマスク層を該単一マスクとして用いて複数ステップのエッチングプロセスで該ＰＣＭＯ層をドライエッチングするステップであって、Ａｒ、Ｏ２、および塩素含有ガスからなるエッチング化学物質を用いる第１のエッチング処理と、ＡｒおよびＯ２からなるエッチング化学物質を用いる第２のエッチング処理とを行うステップと、該エッチングしたハードマスク層を該単一マスクとして用いて該下部電極をドライエッチングするステップと、を包含し、該上部電極および該下部電極をドライエッチングするエッチング処理、ならびに該ＰＣＭＯ層をエッチングする第１のエッチング処理では、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは４０％から８０％の範囲であり、該混合ガスにおける残りのガス成分は、Ｃｌ含有ガスからなり、それにより上記目的を達成する。
前記上部電極および前記下部電極をドライエッチングするエッチング処理、ならびに前記ＰＣＭＯ層をエッチングする第１のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒ、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で行われるステップを包含してもよい。
前記第２のエッチング処理では、ＡｒおよびＯ２からなる混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該第２のエッチング処理は、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速を、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗである基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で行われるステップをさらに包含してもよい。
前記第１のエッチング処理および前記第２のエッチング処理は、前記ＰＣＭＯ層がエッチングされるまで交互に適用されてもよい。
前記上部電極と前記ハードマスク層との間に５ｎｍ〜５０ｎｍの範囲の厚さを有するＴｉの層をさらに堆積して、該ハードマスク層の接着力を強化するステップをさらに包含してもよい。
（発明の要旨）
ＰＣＭＯ層を含む積層構造（ＰＣＭＯスタック）をドライエッチングする方法は、基板を準備するステップと、バリア層を堆積するステップと、下部電極を堆積するステップと、ＰＣＭＯ層を堆積するステップと、上部電極を堆積するステップと、ハードマスク層を堆積するステップと、フォトレジストを付与してパターニングするステップと、ハードマスク層をエッチングするステップと、該エッチングしたハードマスク層を用いて上部電極をドライエッチングするステップと、該エッチングしたハードマスク層を用いて複数ステップのエッチングプロセスでＰＣＭＯ層をドライエッチングするステップと、該エッチングしたハードマスク層を用いて下部電極をドライエッチングするステップであって、このドライエッチングするステップは、Ａｒ、Ｏ２、およびＣｌ含有ガスを含むエッチング化学物質を用いる、ステップとを包含する。
本発明のこの要旨および目的は、本発明の性質を迅速に理解できるように提供される。本発明は、以下に詳述される本発明の好ましい実施形態を図面と共に参照することにより、さらに詳細に理解され得る。
本発明によるエッチング方法は、Ｐｔ／ＰＣＭＯ／Ｐｔスタックをドライエッチングすることにより、単一のハードマスクを用いてクリーンなサイドウォールおよびフィールドを提供し、ＲＲＡＭに応用するため、特に、ＰＣＭＯ層を有するＲＲＡＭ、またはその中にドーピングされたＰＣＭＯ層を有するＲＲＡＭを作製するためのハードマスクおよび下に位置する層にわたって高い選択性を示すという利点がある。
（好ましい実施形態の詳細な説明）
本発明の方法は、単一のマスキングステップを用いてデバイスにおけるＰＣＭＯ層を含む積層構造をドライエッチングする技術を提供する。図１を参照して、本発明の方法は、一般に１０で示される。本発明の方法の最初のステップは、適切な基板を準備することであり、この基板は、シリコン、二酸化シリコン、またはポリシリコンであり得、かつ、複数の構造がこの基板に形成され得る（ブロック１２）。バリア層がこの基板上に堆積され（ブロック１４）、このバリア層材料は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮおよびＴｉＡｌからなる材料の群より選択される。ＩｒＯ２、ＲｕＯ２またはＹｘＢａ２Ｃｕ３Ｏ７−ｘ（ＹＢＣＯ）等のプラチナ、イリジウム、ルテニウム、および、イリジウムおよびルテニウムの酸化物からなる材料の群より選択された材料を用いて、下部電極が約３０ｎｍ〜５００ｎｍの厚さでバリア層上に作製される（ブロック１６）。ＰｒｘＣａ１−ｘＭｎＯ３（ＰＣＭＯ）層が約１０ｎｍ〜５００ｎｍの厚さで下部電極上に堆積される（ブロック１８）。Ｐｔ、Ｉｒ、Ｒｕ、およびこれらの導電性酸化物からなる材料の群から選択された材料で形成される上部電極がＰＣＭＯ層上に堆積され（ブロック２０）、約１０ｎｍ〜３００ｎｍの範囲の厚さを有する。ＴｉＮ、ＴｉＯ２、Ｔａ、ＴａＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮまたはＴｉＡｌ等のハードマスクが上部電極上に堆積される（ブロック２２）。ハードマスクの厚さは、約１０ｎｍ〜３００ｎｍである。本発明の方法の改変された実施形態において、上部電極とハードマスクとの間の接着力を強化するために約５ｎｍ〜５０ｎｍの範囲の厚さを有するＴｉの薄膜が用いられ得る。その後、フォトレジストがハードマスク上に堆積され、かつ、必要なパターンで現像される（ブロック２４）。従来技術を用いてハードマスクがエッチングされた（ブロック２６）後、ウェハにおいては、パターニングしたフォトレジストをマスクとしてエッチングされたハードマスクを単一マスクとして用いてＰｔ／ＰＣＭＯ／Ｐｔスタックをドライエッチングする準備を整える。
上部電極は、本発明の方法により、Ａｒ、Ｏ２、およびＣｌ２の混合ガスを使用してドライエッチングされ得る（ブロック２８）。Ｃｌ２ガスは、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、またはこれらの組み合わせと置換され得る。全ガス流速は、約２０ｓｃｃｍ〜１００ｓｃｃｍ、好ましくは、約４０ｓｃｃｍ〜７０ｓｃｃｍである。プロセス圧力は、約１ｍＴｏｒｒ〜５０ｍＴｏｒｒ、好ましい値は、約１ｍＴｏｒｒ〜１０ｍＴｏｒｒである。マイクロ波電力は約４００Ｗ〜１０００Ｗであり、基板ＲＦバイアス電力は約１０Ｗ〜１０００Ｗである。基板温度は、約−５０℃〜５００℃に維持される。ガス化学物質における酸素のパーセンテージは、約１％〜５０％の範囲であり、好ましくは、約５％〜３０％の範囲である。ガス化学物質におけるＡｒのパーセンテージは、約５％〜８０％の範囲であり、好ましくは、約４０％〜８０％の範囲である。残りのガス成分はＣｌ２からなる。
上部電極がエッチングされた後、ＰＣＭＯ層をエッチングするために同じプロセスが用いられ得る（ブロック３０）が、ＰＣＭＯエッチングについては、２ステップまたは複数のステップのエッチングプロセスが、より良好な結果をもたらすことがわかった。第１のエッチングステップにおいて、ＡｒおよびＯ２ならびに塩素含有ガスは、ＰＣＭＯ薄膜のほとんどを除去するために用いられるエッチング化学物質を含む。第１のＰＣＭＯエッチングステップに、上部電極をエッチングするために用いられたものと同じエッチングプロセスおよびパラメータが用いられる。第２のエッチングステップにおいて、ＡｒおよびＯ２は、ＰＣＭＯ層の残留物を除去するために用いられるエッチング化学物質を含む。これらの２つのステップは、各ステップにおいて用いられるエッチング時間が比較的短い場合に、繰返されるサイクルにおいて交互に適用され得る。Ａｒ、Ｃｌ２およびＯ２エッチング化学物質は、ＡｒおよびＯ２のみの雰囲気で用いる場合よりもエッチング速度が高いが、ＡｒおよびＯ２のみを用いることによって、すべての３つのガスをエッチング化学物質に用いた場合よりもクリーンなサイドウォールおよびフィールドがもたらされ、従って、結果として、デバイスは、より良いスループットレートを有し、かつ、従来技術で行われたように、ＰＣＭＯ層に単一ステップエッチングプロセスが用いられた場合に、より信頼できる性能特性を示す。第２のＰＣＭＯエッチングステップのパラメータは、塩素含有ガスが削除されること、従って、混合ガスの１００％がアルゴンおよび酸素であること以外は、第１のステップのものと同じである。ＰＣＭＯ層のエッチングが完了した後、下部電極は、上部電極をエッチングするために用いられたものと同じプロセスを用いてエッチングされ得る（ブロック３２）。ＰＣＭＯ含有デバイスは、その後、完成する（ブロック３４）。
本発明のドライエッチング方法は、Ｉｒ／ＰＣＭＯ／Ｉｒ、Ｒｕ／ＰＣＭＯ／Ｒｕ、ＩｒＯ２／ＰＣＭＯ／ＩｒＯ２、およびＲｕＯ２／ＰＣＭＯ／ＲｕＯ２キャパシタに適用され得る。キャパシタのＰｔ／ＰＣＭＯ／Ｐｔスタックがエッチングされた後、ＴｉＮハードマスクおよびバリア層は、従来技術のエッチング技術を用いてエッチングされ得る。ハードマスクおよびバリア層の両方に、Ｔｉ／ＴｉＮ／Ｐｔ（下部電極）／ＰＣＭＯ／Ｐｔ（上部電極）／Ｔｉ／ＴｉＮスタック等のほぼ同じ厚さの範囲の同じ材料を用いることが好ましく、これにより、単一のエッチングステップで、ハードマスクおよびバリア層のエッチングによる除去が可能になる。そうではなく、異種の材料が用いられた場合、所望の結果を得るために、複数のマスキングおよびエッチングステップが必要とされ得る。
発明の方法の別の実施形態において、デバイスを完成させるために必要な場合、ＴｉＮハードマスク層が上部電極上に残り得る。別の実施形態において、バリア層は、下部電極が形成される前にパターニングされ得、従って、別個のバリア層除去ステップの必要がなくなる。
図２および図３は、本発明の方法により作製された構造の例を示す。ドライエッチングシステムは、任意の従来技術、すなわち高密度プラズマリアクタで実行され得る。このようなリアクタのある例は、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマリアクタである。この場合、プラズマのイオン密度およびイオンエネルギーは、ＥＣＲマイクロ波電力およびＲＦバイアス電力を調整することによって、独立して制御される。図２および図３のガス化学物質は、Ａｒ（４０％〜８０％）、Ｏ２（５％〜３０％）およびＣｌ２（３０％〜５０％）である。プロセス圧力は、１ｍＴｏｒｒ〜１０ｍＴｏｒｒである。マイクロ波電力は５００Ｗ〜８００Ｗであり、ＲＦバイアス電力は１００Ｗ〜４００Ｗである。エッチングは３つのステップで行われる。第１のステップは、Ｃｌ２、ＡｒおよびＯ２雰囲気を用いてＰｔ上部電極をエッチングし、第２のステップは、交互のサイクルを用いてＰＣＭＯ層をエッチングする（例えば、Ｃｌ２＋Ａｒ＋Ｏ２を用いてＰＣＭＯ層のバルクをエッチングし、その後、エッチングステップの間中、ＡｒおよびＯ２を用い、その際、Ａｒは、約９０％〜５０％の範囲であり、Ｏ２は、約１０％〜５０％の範囲である）。第３のステップは、上部電極をエッチングするために用いられたものと同じプロセスを用いて下部電極をエッチングする。第４のステップは、選択的ステップであり、従来のエッチング技術を用いてハードマスクおよびバリア層がエッチングされる。図２は、下部電極上のＰｔ／ＰＣＭＯストップ（ＴｉＮ（８０ｎｍ）／Ｐｔ（５０ｎｍ）／ＰＣＭＯ（１５０ｎｍ）／Ｐｔ（１５０ｎｍ）／Ｔｉ／Ｓｉのエッチングプロファイル）のスタックのエッチングのエッチングプロファイルを示し、図３は、Ｔｉバリア層上のＰｔ／ＰＣＭＯ／Ｐｔストップスタックのエッチング（ＴｉＮ（８０ｎｍ）／Ｐｔ（１２０ｎｍ）／ＰＣＭＯ（１８０ｎｍ）／Ｐｔ（１００ｎｍ）／Ｔｉ／Ｓｉのエッチングプロファイル）である。
本発明の方法の別の変形は、ＴｉＮ、ＴｉＯ２、Ｔａ、ＴａＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＳｉＮ、またはＴｉＡｌを単一のハードマスクとして用いて、Ｐｔ／ＰＣＭＯ／Ｐｔ等の上部電極／ＰＣＭＯ／下部電極のスタックをエッチングする。
これまで、ＲＲＡＭに応用するための単一マスクＰｔ／ＰＣＭＯ／Ｐｔスタックのエッチングプロセスを開示してきた。本発明のさらなる変形および改変が添付の請求項の範囲にて定義された本発明の範囲内で成され得ることが理解される。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
本発明によるＰＣＭＯ層を含む積層構造（ＰＣＭＯスタック）をドライエッチングする方法は、基板を準備するステップと、バリア層を堆積するステップと、下部電極を堆積するステップと、ＰＣＭＯ層を堆積するステップと、上部電極を堆積するステップと、ハードマスク層を堆積するステップと、フォトレジストを付与しパターニングするステップと、ハードマスク層をエッチングするステップと、該エッチングしたハードマスク層を用いて上部電極をドライエッチングするステップと、該エッチングしたハードマスク層を用いてＰＣＭＯ層を複数ステップのエッチングプロセスでドライエッチングするステップと、該エッチングしたハードマスク層を用いて下部電極をドライエッチングするステップとを包含する。
図１は、本発明の方法のブロック図である。 図２は、ＴｉＮ／Ｐｔ／ＰＣＭＯ／Ｐｔ／Ｔｉ／Ｓｉスタックのエッチングプロファイルを示す。 図３は、ＴｉＮ／Ｐｔ／ＰＣＭＯ／Ｐｔ／Ｔｉ／Ｓｉスタックのエッチングプロファイルを示す。

Claims (14)

  1. Ｐｒ１−ｘＣａｘＭｎＯ３層としてのＰＣＭＯ層を含む積層構造を単一マスクを用いてドライエッチングする方法であって、
    基板を準備するステップと、
    該基板上にバリア層を堆積するステップと、
    該バリア層上にＰｔからなる下部電極を堆積するステップと、
    該下部電極上にＰＣＭＯ層を堆積するステップと、
    該ＰＣＭＯ層上にＰｔからなる上部電極を堆積するステップと、
    該上部電極上にハードマスク層を堆積するステップと、
    該ハードマスク層上にフォトレジストを付与し、該フォトレジスト層をパターニングするステップと、
    該パターニングしたフォトレジスト層をマスクとして、該ハードマスク層をエッチングするステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて該上部電極をドライエッチングするステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて複数ステップのエッチングプロセスで該ＰＣＭＯ層をドライエッチングするステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて該下部電極をドライエッチングするステップと
    を包含し、
    該エッチングしたハードマスク層を該単一マスクとして用いて該ＰＣＭＯ層をドライエッチングするステップでは、
    Ａｒ、Ｏ２および塩素含有ガスからなるエッチング化学物質を用いて該ＰＣＭＯ層をエッチングする第１のエッチング処理を行い、
    その後、ＡｒおよびＯ２からなるエッチング化学物質を用いて該ＰＣＭＯ層をエッチングする第２のエッチング処理を行う、方法。
  2. 前記上部電極をドライエッチングするステップは、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いてエッチングするステップを包含し、該混合ガスにおける酸素の容量パーセンテージは、１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは、５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分はＣｌ含有ガスからなる、請求項１に記載の方法。
  3. 前記上部電極をドライエッチングするステップは、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で、該上部電極をドライエッチングするステップを包含する、請求項２に記載の方法。
  4. 前記第１のエッチング処理および前記第２のエッチング処理は、前記ＰＣＭＯ層がエッチングされるまで交互に行われる、請求項１に記載の方法。
  5. 前記第１のエッチング処理は、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いて、該ＰＣＭＯ層をエッチングするステップを包含し、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分はＣｌ含有ガスからなり、かつ、該第１のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍの範囲、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍの範囲のガス流速で、該ＰＣＭＯ層をエッチングするステップをさらに包含する、請求項１に記載の方法。
  6. 前記第２のエッチング処理では、ＡｒおよびＯ２からなる混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該第２のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍの範囲、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍの範囲のガス流速で、該ＰＣＭＯ層をエッチングするステップをさらに包含する、請求項１に記載の方法。
  7. 前記下部電極をドライエッチングするステップは、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いて該下部電極をエッチングするステップを備え、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該混合ガスにおける残りのガス成分は、Ｃｌ含有ガスからなる、請求項１に記載の方法。
  8. 前記下部電極をドライエッチングするステップは、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で、該下部電極をエッチングするステップを包含する、請求項７に記載の方法。
  9. 前記上部電極と前記ハードマスク層との間に５ｎｍ〜５０ｎｍの範囲の厚さを有するＴｉの層をさらに堆積して、該ハードマスク層の接着力を強化するステップをさらに包含する、請求項１に記載の方法。
  10. Ｐｒ１−ｘＣａｘＭｎＯ３層としてのＰＣＭＯ層を含む積層構造を単一マスクを用いてドライエッチングする方法であって、
    基板を準備するステップと、
    該基板上にバリア層を堆積するステップと、
    該バリア層上にＰｔからなる下部電極を堆積するステップと、
    該下部電極上にＰＣＭＯ層を堆積するステップと、
    該ＰＣＭＯ層上にＰｔからなる上部電極を堆積するステップと、
    該上部電極上にハードマスク層を堆積するステップと、
    該ハードマスク層上にフォトレジストを付与し、該フォトレジスト層をパターニングするステップと、
    該パターニングされたフォトレジスト層をマスクとして、該ハードマスク層をエッチングするステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて該上部電極をドライエッチングするステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて複数ステップのエッチングプロセスで該ＰＣＭＯ層をドライエッチングするステップであって、Ａｒ、Ｏ２、および塩素含有ガスからなるエッチング化学物質を用いる第１のエッチング処理と、ＡｒおよびＯ２からなるエッチング化学物質を用いる第２のエッチング処理とを行うステップと、
    該エッチングしたハードマスク層を該単一マスクとして用いて該下部電極をドライエッチングするステップと、
    を包含し、
    該上部電極および該下部電極をドライエッチングするエッチング処理、ならびに該ＰＣＭＯ層をエッチングする第１のエッチング処理では、Ａｒと、Ｏ２と、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＳｉＣｌ４、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５０％の範囲、あるいは５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは４０％から８０％の範囲であり、該混合ガスにおける残りのガス成分は、Ｃｌ含有ガスからなる、方法。
  11. 前記上部電極および前記下部電極をドライエッチングするエッチング処理、ならびに前記ＰＣＭＯ層をエッチングする第１のエッチング処理は、１ｍＴｏｒｒ〜５０ｍＴｏｒｒ、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗの基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速で行われるステップを包含する、請求項１０に記載の方法。
  12. 前記第２のエッチング処理では、ＡｒおよびＯ２からなる混合ガスを用い、該混合ガスにおける酸素の容量パーセンテージは１％〜５％の範囲、あるいは、５％〜３０％の範囲であり、該混合ガスにおけるＡｒの容量パーセンテージは５％〜８０％の範囲、あるいは、４０％〜８０％の範囲であり、該第２のエッチング処理は、２０ｓｃｃｍ〜１００ｓｃｃｍのガス流速、あるいは、４０ｓｃｃｍ〜７０ｓｃｃｍのガス流速を、１ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力、あるいは、３ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力で、４００Ｗ〜１０００Ｗのマイクロ波電力で、１０Ｗ〜１０００Ｗである基板ＲＦバイアス電力で、および−５０℃〜５００℃の基板温度で行われるステップをさらに包含する、請求項１０に記載の方法。
  13. 前記第１のエッチング処理および前記第２のエッチング処理は、前記ＰＣＭＯ層がエッチングされるまで交互に適用される、請求項１０に記載の方法。
  14. 前記上部電極と前記ハードマスク層との間に５ｎｍ〜５０ｎｍの範囲の厚さを有するＴｉの層をさらに堆積して、該ハードマスク層の接着力を強化するステップをさらに包含する、請求項１０に記載の方法。
JP2004247537A 2003-09-30 2004-08-26 Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス Expired - Fee Related JP4674747B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/677,008 US6955992B2 (en) 2003-09-30 2003-09-30 One mask PT/PCMO/PT stack etching process for RRAM applications

Publications (2)

Publication Number Publication Date
JP2005109446A JP2005109446A (ja) 2005-04-21
JP4674747B2 true JP4674747B2 (ja) 2011-04-20

Family

ID=34422126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247537A Expired - Fee Related JP4674747B2 (ja) 2003-09-30 2004-08-26 Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス

Country Status (2)

Country Link
US (1) US6955992B2 (ja)
JP (1) JP4674747B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
JP2005243808A (ja) * 2004-02-25 2005-09-08 Sharp Corp 半導体素子の製造方法
US7186658B2 (en) * 2004-05-24 2007-03-06 Winbond Electronics Corporation Method and resulting structure for PCMO film to obtain etching rate and mask to selectively by inductively coupled plasma
US7169637B2 (en) * 2004-07-01 2007-01-30 Sharp Laboratories Of America, Inc. One mask Pt/PCMO/Pt stack etching process for RRAM applications
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US7482277B2 (en) * 2004-11-23 2009-01-27 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
KR100627633B1 (ko) 2005-06-30 2006-09-25 한국화학연구원 원자층 침착법을 이용한 비휘발성 ｒｒａｍ 소자용 니켈산화물 박막의 제조 방법
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070105390A1 (en) * 2005-11-09 2007-05-10 Oh Travis B Oxygen depleted etching process
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
TWI340473B (en) * 2007-01-12 2011-04-11 Winbond Electronics Corp Nonvolatile memory and fabrication method thereof
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
US7618894B2 (en) * 2007-07-26 2009-11-17 Unity Semiconductor Corporation Multi-step selective etching for cross-point memory
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US7981760B2 (en) * 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8227783B2 (en) 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8377718B2 (en) 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8466031B2 (en) 2011-05-27 2013-06-18 Micron Technology, Inc. Mixed valent oxide memory and method
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US10003022B2 (en) 2014-03-04 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with conductive etch-stop layer
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
CN106381507B (zh) * 2016-09-09 2018-10-09 武汉大学 一种用于熔融三元碳酸盐电解体系的惰性阳极
CN106435634B (zh) * 2016-09-09 2018-10-09 武汉大学 一种用于熔盐净化烟气体系的惰性阳极
US11658043B2 (en) 2020-09-03 2023-05-23 Applied Materials, Inc. Selective anisotropic metal etch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280524A (ja) * 2001-03-16 2002-09-27 Nec Corp 容量素子の形成方法
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003197877A (ja) * 2001-09-26 2003-07-11 Sharp Corp 共有ビット線クロスポイントメモリアレイ
JP2003258201A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2003282839A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体メモリ装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774004B1 (en) * 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280524A (ja) * 2001-03-16 2002-09-27 Nec Corp 容量素子の形成方法
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003197877A (ja) * 2001-09-26 2003-07-11 Sharp Corp 共有ビット線クロスポイントメモリアレイ
JP2003258201A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2003282839A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 強誘電体メモリ装置の製造方法

Also Published As

Publication number Publication date
US20050079727A1 (en) 2005-04-14
US6955992B2 (en) 2005-10-18
JP2005109446A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
JP4674747B2 (ja) Ｒｒａｍに応用するための単一マスクｐｔ／ｐｃｍｏ／ｐｔスタックのエッチングプロセス
US7169637B2 (en) One mask Pt/PCMO/Pt stack etching process for RRAM applications
JP3954667B2 (ja) 強誘電性キャパシタの製造方法
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
US6054391A (en) Method for etching a platinum layer in a semiconductor device
KR100271111B1 (ko) 재피착을사용하여구조를형성하는방법
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
EP1458026A2 (en) Low temperature processing of PCMO thin film on ir substrate for rram application
JP2005217189A5 (ja)
JPH11354510A (ja) 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法
JPH09251983A (ja) ドライエッチング方法
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
KR20020002974A (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
US20030047532A1 (en) Method of etching ferroelectric layers
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP2003273330A (ja) 容量素子の製造方法
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
CN103262221A (zh) 介电器件的制造方法和灰化方法
US20070012977A1 (en) Semiconductor device and method for forming the same
JP2004214601A (ja) 強誘電体メモリ素子のキャパシタ形成方法
JPH1027888A (ja) 強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子
EP1597754A2 (en) A method of etching ferroelectric devices
JP2000196032A (ja) キャパシタの製造方法及びキャパシタ
JP3039461B2 (ja) 容量素子の製造方法
WO2005022612A1 (en) Fence-free etching of iridium barrier having a steep taper angle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees