JP2005217189A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005217189A5 JP2005217189A5 JP2004022043A JP2004022043A JP2005217189A5 JP 2005217189 A5 JP2005217189 A5 JP 2005217189A5 JP 2004022043 A JP2004022043 A JP 2004022043A JP 2004022043 A JP2004022043 A JP 2004022043A JP 2005217189 A5 JP2005217189 A5 JP 2005217189A5
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen barrier
- barrier film
- film
- element according
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (30)
- 基板上の下層絶縁膜を貫通するコンタクトプラグの上に形成され、下部電極と、前記下部電極に対向して形成された上部電極と、前記下部電極と前記上部電極との間に形成された強誘電体又は高誘電体よりなる容量絶縁膜とから構成された容量素子において、
前記下部電極、前記容量絶縁膜及び前記上部電極は、少なくとも、上面に第1の水素バリア膜が配置されている層間絶縁膜に設けられたホールの内壁及び底部に形成されており、
前記上部電極の上面を覆うように、前記第1の水素バリア膜と接する第2の水素バリア膜を配置し、
前記コンタクトプラグと前記下部電極との間に導電性水素バリア膜を配置していることを特徴とする容量素子。 - 前記ホールの側壁には、前記第1の水素バリア膜と接する第3の水素バリア膜が配置されていることを特徴とする請求項1に記載の容量素子。
- 前記導電性水素バリア膜は、前記ホールの底部に形成された第4の水素バリア膜であることを特徴とする請求項1又は2に記載の容量素子。
- 前記導電性水素バリア膜は、前記ホールの下側に配置された、上面が前記ホールの底部以上の大きさを有する第5の水素バリア膜であり、
前記第5の水素バリア膜の下面は、前記コンタクトプラグの上端と接し、上面は前記下部電極と接していることを特徴とする請求項1又は2に記載の容量素子。 - 前記導電性水素バリア膜は、前記コンタクトプラグの最上層に配置された第7の水素バリア膜であることを特徴とする請求項1又は2に記載の容量素子。
- 前記第4の水素バリア膜と前記コンタクトプラグとの間に、上面が前記ホールの底部以上の大きさを有する第5の水素バリア膜がさらに配置されていることを特徴とする請求項3に記載の容量素子。
- 前記コンタクトプラグの最上層に、前記第4の水素バリア膜と接する第7の水素バリア膜が配置されていることを特徴とする請求項3に記載の容量素子。
- 前記コンタクトプラグの最上層には、前記第5の水素バリア膜と接する第7の水素バリア膜が配置されていることを特徴とする請求項4又は6に記載の容量素子。
- 前記下層絶縁膜の最上層には、前記導電性水素バリア膜と接する第6の水素バリア膜が配置されていることを特徴とする請求項1から8のうちのいずれか1項に記載の容量素子。
- 前記第3の水素バリア膜は、前記第1の水素バリア膜の上面の高さよりも高く延びるように配置されていることを特徴とする請求項2に記載の容量素子。
- 前記下部電極、前記容量絶縁膜、及び前記上部電極は、前記第3の水素バリア膜の形状に沿うように形成されていることを特徴とする請求項10に記載の容量素子。
- 前記第1の水素バリア膜の上面から前記第2の水素バリア膜の最上面までの高さは、20nmから200nmの範囲であることを特徴とする請求項1に記載の容量素子。
- 前記第4の水素バリア膜は、水素の拡散防止膜であると共に酸素の拡散防止膜であることを特徴とする請求項3に記載の容量素子。
- 前記第1の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、及びTaSiOのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項1に記載の容量素子。
- 前記第2の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti及びTaのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項1に記載の容量素子。
- 前記第3の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti、及びTaのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項2に記載の容量素子。
- 前記第4の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti、及びTaのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項3に記載の容量素子。
- 前記第5の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、TaSiO、TiAlN、TiAlON、TiSiN、TiSiON、TaAlN、TaAlON、TaSiN、TaSiON、Ti、及びTaのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項4又は6に記載の容量素子。
- 前記第6の水素バリア膜は、SiN、SiON、Al2O3、TiAlO、TaAlO、TiSiO、及びTaSiOのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項9に記載の容量素子。
- 前記第7の水素バリア膜は、TiAlN、TiSiN、TaAlN、TaSiN、Ti、及びTaのうちのいずれか1つの材料又は複数の材料を含んでいることを特徴とする請求項5、7及び8のうちのいずれか1項に記載の容量素子。
- 前記容量絶縁膜は、SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BixLa1-x)4Ti3O12、(BaxSr1-x)TiO3(但し、0≦x≦1)、又はTa2O5 よりなることを特徴とする請求項1に記載の容量素子。
- 前記下部電極及び前記上部電極は、それぞれPt、Ir、又はRuの貴金属材料のうちのいずれか1つからなる単層膜又は複数からなる積層膜を含んでいることを特徴とする請求項1に記載の容量素子。
- 前記下部電極は、導電性酸素バリア層を含み、前記導電性酸素バリア層は、Ir、IrO2、Ru、RuO2、TiAlN、TaAlN、TiSiN、及びTaSiNのうちのいずれか1つからなる単層膜又は複数からなる積層膜を含んでいることを特徴とする請求項1に記載の容量素子。
- 基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、第1の水素バリア膜を形成する工程と、
前記第1の水素バリア膜及び前記層間絶縁膜に、コンタクトホールを形成する工程と、
前記コンタクトホールの側壁及び底部を被覆するように、前記第1の水素バリア膜と接する第2の水素バリア膜を形成する工程と、
前記第2の水素バリア膜を覆うように、下部電極、強誘電体又は高誘電体よりなる容量絶縁膜、及び上部電極を順次形成する工程と、
前記上部電極の上面を覆うように、前記第1の水素バリア膜と接する第3の水素バリア膜を形成する工程とを有することを特徴とする容量素子の製造方法。 - 基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、第1の水素バリア膜を形成する工程と、
前記第1の水素バリア膜の上に、上層絶縁膜を形成する工程と、
前記上層絶縁膜、前記第1の水素バリア膜及び前記層間絶縁膜に、コンタクトホールを形成する工程と、
前記コンタクトホールの側壁及び底部を被覆するように、前記第1の水素バリア膜と接する第2の水素バリア膜を形成する工程と、
前記上層絶縁膜を選択的に除去することにより、前記第1の水素バリア膜の上面及び前記第1の水素バリア膜よりも高い位置に存在している前記第2の水素バリア膜を露出させる工程と、
前記第2の水素バリア膜を覆うように、下部電極、強誘電体又は高誘電体よりなる容量絶縁膜、及び上部電極を順次形成する工程と、
前記上部電極の上面を覆うように、前記第1の水素バリア膜と接する第3の水素バリア膜を形成する工程とを有することを特徴とする容量素子の製造方法。 - 前記上層絶縁膜を選択的に除去する工程は、エッチングにより行ない、
前記エッチングは、前記上層絶縁膜と前記第1の水素バリア膜とのエッチングレートの比、及び、前記上層絶縁膜と前記第2の水素バリア膜とのエッチングレートの比が、それぞれ10:1以上となるように行なわれることを特徴とする請求項25に記載の容量素子の製造方法。 - 前記上層絶縁膜は、SiO2 よりなることを特徴とする請求項25に記載の容量素子の製造方法。
- 前記エッチングは、フッ酸を使用したウエットエッチングであることを特徴とする請求項25に記載の容量素子の製造方法。
- 前記エッチングは、フッ素と酸素との混合ガスを使用したドライエッチングであることを特徴とする請求項26に記載の容量素子の製造方法。
- 前記第2の水素バリア膜を形成する工程は、前記ホールの側壁及び底部並びに前記層間絶縁膜の上面に水素バリア材料を形成した後、CMP法又はエッチバック法により、前記層間絶縁膜の上面に形成されている前記水素バリア材料を選択的に除去することを特徴とする請求項24に記載の容量素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022043A JP2005217189A (ja) | 2004-01-29 | 2004-01-29 | 容量素子及びその製造方法 |
US11/035,175 US7420237B2 (en) | 2004-01-29 | 2005-01-14 | Capacitor element |
CNB2005100063035A CN100365816C (zh) | 2004-01-29 | 2005-01-26 | 电容元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022043A JP2005217189A (ja) | 2004-01-29 | 2004-01-29 | 容量素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217189A JP2005217189A (ja) | 2005-08-11 |
JP2005217189A5 true JP2005217189A5 (ja) | 2005-12-22 |
Family
ID=34805644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004022043A Pending JP2005217189A (ja) | 2004-01-29 | 2004-01-29 | 容量素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7420237B2 (ja) |
JP (1) | JP2005217189A (ja) |
CN (1) | CN100365816C (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100601953B1 (ko) * | 2004-05-03 | 2006-07-14 | 삼성전자주식회사 | 메모리 소자의 캐패시터 및 그 제조 방법 |
US20060050722A1 (en) * | 2004-09-03 | 2006-03-09 | James Bury | Interface circuitry for a receive ring buffer of an as fabric end node device |
KR100687904B1 (ko) * | 2005-06-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
JP2007019191A (ja) * | 2005-07-06 | 2007-01-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
KR100718137B1 (ko) * | 2005-09-05 | 2007-05-14 | 삼성전자주식회사 | 3차원 강유전체 커패시터와 이를 포함하는 불휘발성 메모리소자와 그 제조 방법 |
DE102005061346A1 (de) * | 2005-09-30 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
US7842990B2 (en) * | 2006-02-17 | 2010-11-30 | Hynix Semiconductor Inc. | Nonvolatile ferroelectric memory device including trench capacitor |
US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101951319B1 (ko) | 2012-02-07 | 2019-02-22 | 삼성전자주식회사 | 가변 초점 렌즈 |
KR101917816B1 (ko) * | 2012-05-08 | 2019-01-29 | 에스케이하이닉스 주식회사 | 캐패시터 및 그 제조 방법 |
KR101934037B1 (ko) * | 2012-11-21 | 2018-12-31 | 삼성전자주식회사 | 서포터를 갖는 반도체 소자 및 그 형성 방법 |
KR102335280B1 (ko) * | 2015-10-02 | 2021-12-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 이의 제조 방법 |
CN105702737B (zh) * | 2016-02-05 | 2019-01-18 | 中国科学院微电子研究所 | 连接有负电容的多栅FinFET及其制造方法及电子设备 |
KR20180007543A (ko) * | 2016-07-13 | 2018-01-23 | 삼성전자주식회사 | 반도체 소자 |
US10903308B2 (en) | 2016-07-13 | 2021-01-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
US10937783B2 (en) | 2016-11-29 | 2021-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI744784B (zh) * | 2020-02-03 | 2021-11-01 | 財團法人工業技術研究院 | 鐵電記憶體及其製造方法 |
US11723212B2 (en) | 2021-03-26 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory window of MFM MOSFET for small cell size |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498562A (en) * | 1993-04-07 | 1996-03-12 | Micron Technology, Inc. | Semiconductor processing methods of forming stacked capacitors |
JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH118355A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
JP3111940B2 (ja) * | 1997-09-24 | 2000-11-27 | 日本電気株式会社 | 容量及びその製造方法 |
JPH11126881A (ja) * | 1997-10-23 | 1999-05-11 | Hitachi Ltd | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US6265260B1 (en) * | 1999-01-12 | 2001-07-24 | Lucent Technologies Inc. | Method for making an integrated circuit capacitor including tantalum pentoxide |
JP2000286254A (ja) | 1999-03-31 | 2000-10-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100319884B1 (ko) * | 1999-04-12 | 2002-01-10 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
JP4737789B2 (ja) | 1999-06-18 | 2011-08-03 | 株式会社東芝 | 半導体装置 |
US6465828B2 (en) * | 1999-07-30 | 2002-10-15 | Micron Technology, Inc. | Semiconductor container structure with diffusion barrier |
JP2001148465A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 半導体装置の製造方法 |
JP2001210798A (ja) * | 1999-12-22 | 2001-08-03 | Texas Instr Inc <Ti> | コンデンサ構造の保護のための絶縁性と導電性の障壁の使用 |
DE10000005C1 (de) * | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
KR100407575B1 (ko) * | 2001-04-18 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
JP3643091B2 (ja) | 2001-06-25 | 2005-04-27 | 松下電器産業株式会社 | 半導体記憶装置及びその製造方法 |
JP2003289134A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3961994B2 (ja) * | 2003-07-28 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
-
2004
- 2004-01-29 JP JP2004022043A patent/JP2005217189A/ja active Pending
-
2005
- 2005-01-14 US US11/035,175 patent/US7420237B2/en active Active
- 2005-01-26 CN CNB2005100063035A patent/CN100365816C/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005217189A5 (ja) | ||
KR100282374B1 (ko) | 전자디바이스및복합물스택전극구조제조방법 | |
CN100365816C (zh) | 电容元件及其制造方法 | |
KR100275752B1 (ko) | 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법 | |
US6815226B2 (en) | Ferroelectric memory device and method of forming the same | |
US20060284224A1 (en) | Ferroelectric memory device and method of manufacturing the same | |
US20030183936A1 (en) | Semiconductor device and method for fabricating the same | |
KR100395767B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
KR960026808A (ko) | 핀형 커패시터 및 그 제조방법 | |
US20060003489A1 (en) | One mask Pt/PCMO/Pt stack etching process for RRAM applications | |
US20040150027A1 (en) | Ferroelectric memory devices | |
US6717197B2 (en) | Ferroelectric memory device and method of fabricating the same | |
US20020175142A1 (en) | Method of forming capacitor element | |
KR100442103B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
JP5862347B2 (ja) | 半導体装置及びその製造方法 | |
US20090072349A1 (en) | Semiconductor device and method of manufacturing the same | |
US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
JP4375561B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR20000001619A (ko) | 굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
KR100687433B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
JP2003203991A (ja) | 容量素子用電極の製造方法 | |
JP2005259872A (ja) | 半導体装置及びその製造方法 | |
KR100717767B1 (ko) | 강유전체 메모리의 캐패시터 제조방법 | |
KR20030002095A (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 |