KR960026808A - 핀형 커패시터 및 그 제조방법 - Google Patents

핀형 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR960026808A
KR960026808A KR1019940034499A KR19940034499A KR960026808A KR 960026808 A KR960026808 A KR 960026808A KR 1019940034499 A KR1019940034499 A KR 1019940034499A KR 19940034499 A KR19940034499 A KR 19940034499A KR 960026808 A KR960026808 A KR 960026808A
Authority
KR
South Korea
Prior art keywords
electrode
layer
capacitor
iro
ruo
Prior art date
Application number
KR1019940034499A
Other languages
English (en)
Other versions
KR0155785B1 (ko
Inventor
강창석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940034499A priority Critical patent/KR0155785B1/ko
Priority to JP25797295A priority patent/JP3936410B2/ja
Priority to US08/550,326 priority patent/US5834357A/en
Publication of KR960026808A publication Critical patent/KR960026808A/ko
Priority to US09/083,886 priority patent/US6078493A/en
Application granted granted Critical
Publication of KR0155785B1 publication Critical patent/KR0155785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

RuO2및 IrO2로 이루어진 군으로부터 선택된 적어도 하나의 물질로 구성된 제1물질층 및 Ru 및 Ir로 이루어진 군으로부터선택된 적어도 하나의 물질로 이루어진 제2물질층이 교대로 적층되되, 상기 제2물질층의 측면이 안쪽으로 오목하게 함입되어 핀형구조를 형성한 제1전극; 제2전극; 및 상기 제1전극과 제2전극의 사이에 형성된 유전물질을 포함하여 구성된 것을 특징으로 하는 커패시터가 제공된다. 본 발명 커패시터의 제조방법은, RuO2및 IrO2로 이루어진 군으로부터 선택된 적어도 하나의 물질로 구성된 제1물질층 및 Ru 및 Ir로 이루어진 군으로부터 선택된 적어도 하나의 물질로 이루어진 제2물질층을 교대로 적층하는 단계; 사진식각방법으로 상기 적층된 제1물질층 및 제2물질층을 패터닝하는 단계; 상기 제1물질층과 제2물질층에 대하여 식각선택성을 가지는 식각액 또는 식각가스로 선택적 식각을 수행하여 핀형구조의 제1전극을 형성하는 단계; 상기 제1전극 위에 유전물질을 적층하는 단계; 및 상기 유전물질의 상부에 제2전극을 형성하는 단계를 포함하여 구성된다.

Description

핀형 커패시터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제8도는 본 발명의 방법에 따라 커패시터를 제조하는 공정의 단면도들이다.

Claims (20)

  1. RuO2및 IrO2로 이루어진 군으로부터 선택된 적어도 하나의 물질로 구성된 제1물질층 및 Ru 및 Ir로 이루어진 군으로부터 선택된 적어도 하나의 물질로 이루어진 제2물질층이 교대로 적층되되, 상기 제2물질층의 측면이 안쪽으로오목하게 함입되어 핀형구조를 형성한 제1전극; 제2전극; 및 상기 제1전극과 제2전극의 사이에 형성된 유전물질을 포함하여 구성된 것을 특징으로 하는 커패시터.
  2. 제1항에 있어서, 상기 제2물질층 측면의 노출부가 RuO2층 또는 IrO2층으로 덮혀 있는 것을 특징으로 하는 커패시터.
  3. 제2항에 있어서, 상기 제2물질층의 노출부를 덮는 RuO2층 또는 IrO2층의 두께가 50∼200Å인 것을 특징으로 하는 커패시터.
  4. 제1항에 있어서, 상기 유전물질이 PZT(Pb(Zr, Ti)O3), PLZT((Pb, La)(Zr, Ti)O3), Bi3Ti4O12, STO(SrTiO3), 지르콘 납(lead zirconate), BST(BaSrTiO3), 오산화탄탈륨, 산화실리콘, ONO(oxide-nitride-oxide), 티타늄 실리케이트, 실리콘 나이트라이드, 산화 티타늄, 및 티탄 납(lead titanate)으로 이루어진 군 중에서 선택된 적어도 하나인 것을 특징으로 하는 커패시터.
  5. 제1항에 있어서, 상기 제2전극이 루테늄, 백금(Pt), 티타늄(Ti) 및 이리듐(Ir)으로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 커패시터.
  6. 제1항에 있어서, 상기 제2전극이 폴리실리콘을 포함하여 구성되고 상기 유전물질이 오산화탄탈륨을 포함하여 구성되는 것을 특징으로 하는 커패시터.
  7. 제1항에 있어서, 상기 커패시터가 트랜지스터의 전극에 연결되어 DRAM 셀 또는 불휘발성 메모리 셀을 구성하는 것을 특징으로 하는 커패시터.
  8. 제1항에 있어서, 상기 커패시터가, 전기적 접촉전도영역; 및 상기 제1전극 또는 제2전극과 상기 전기적 접촉전도영역이 사이에 형성되는 장벽도전층을 추가로 포함하여 구성되는 것을 특징으로하는 커패시터.
  9. RuO2및 IrO2로 이루어진 군으로부터 선택된 적어도 하나의 물질로 구성된 제1물질층 및 Ru 및 Ir로 이루어진 군으로부터 선택된 적어도 하나의 물질로 이루어진 제2물질층을 교대로 적층하는 단계; 사진식각방법으로 상기 적층된제1물질층 및 제2물질층을 패터닝하는 단계; 상기 제2물질층과 제2물질층에 대하여 식각선택성을 가지는 삭각액 또는 식각가스로 전택적 식각을 수행하여 핀형구조의 제1전극을 형성하는 단계; 상기 제1전극 위에 유전물질을 적층하는 단계;및 상기 유전물질의 상부에 제2전극을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 커패시터 제조방법.
  10. 제9항에 있어서, 상기 핀형 구조 제1전극 중의 제2물질층 측면의 노출면을 산화하여 RuO2층 또는 IrO2층을형성하는 단계를 추가로 포함하여 구성된 것을 특징으로 하는 커패시터 제조방법.
  11. 제10항에 있어서, 상기 제2물질층 노출면의 RuO2층 또는 IrO2층의 두께가 50∼200Å인 것을 특징으로 하는커패시터 제조방법.
  12. 제9항에 있어서, 상기 유전물질이 PZT(pb(Zr, Ti)O3), PLZT((Pb, La)(Zr, Ti)O3), Bi3Ti4O12, STO(SrTiO3),지르콘 납(lead zirconate), BST(BaSrTiO3), 오산화탄탈륨, 산화실리콘, ONO(oxide-nitride-oxide), 티타늄 실리케이트,실리콘 나이트라이드, 산화 티타늄, 및 티탄 납(lead titanate)으로 이루어진 군 중에서 선택된 적어도 하나인 것을 특징으로 하는 커패시터 제조방법.
  13. 제9항에 있어서, 상기 제2전극이 루테늄, 백금(Pt), 티타늄(Ti) 및 이리듐(Ir)으로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 커패시터 제조방법.
  14. 제9항에 있어서, 사기 제2전극이 상기 제1전극과 동일한 구조로 형성되어 있는 것을 특징으로 하는 커패시터 제조방법.
  15. 제9항에 있어서, 상기 커패시터 제조방법이, 전기적 접촉전도영역을 형성하는 단계; 및 상기 제1전극 또는 제2전극과 상기 전기적 접촉전도영역의 사이에 형성되는 장벽도전층을 형성하는 단계를 추가로 포함하여 구성되는 것을 특징으로 하는 커패시터 제조방법.
  16. 제9항에 있어서, 상기 제1구성성분 및 제2구성성분이 스퍼터링 공정으로 적층되는 것을 특징으로 하는 커패시터 제조방법.
  17. 제16항에 있어서, 상기 스퍼터링 공정이, Ru 또는 Ir로 구성된 제1타게트, 및 RuO2또는 IrO2로 구성된 제2타게트가 각각 장착된 스퍼터링 장치를 이용하여, Ru 또는 Ir 만을 증착시키는 단계, 및 RuO2또는 IrO2만을 증착시키는단계를 적어도 1회 이상 반복하는 것으로 구성되어진 것을 특징으로 하는 커패시터 제조방법.
  18. 제16항에 있어서, 상기 스퍼터링 공정이, Ru 또는 Ir로 구성된 타게트만이 장착된 스퍼터링 장치를 이용하여, 산소와 비활성가스가 혼합된 분위기에서 스퍼터링으로 RuO2층 또는 IrO2층을 형성하는 단계; 스퍼터 챔버 내의 산소를 배출시키는 단계; 및 비활성가스만이 있는 분위기에서의 스퍼터링으로 Ru층 또는 Ir층을 형성하는 단계를 적어도 1회 이상 반복하여 수행하는 것으로 구성된 것을 특징으로 하는 커패시터 제조방법.
  19. 제9항에 있어서, 상기 제1구성부분 및 제2구성부분이 화학기상증착법으로 적층되는 것을 특징으로 하는커패시터 제조방법.
  20. 제19항에 있어서, 상기 화학기상증착법이 상기 제1구성부분을 형성하는 단계와 상기 제2구성부분을 형성하는 단계로 구분하여 수행되는 것을 특징으로 하는 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034499A 1994-12-15 1994-12-15 핀형 커패시터 및 그 제조방법 KR0155785B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940034499A KR0155785B1 (ko) 1994-12-15 1994-12-15 핀형 커패시터 및 그 제조방법
JP25797295A JP3936410B2 (ja) 1994-12-15 1995-10-04 フィン形キャパシター及びその製造方法
US08/550,326 US5834357A (en) 1994-12-15 1995-10-30 Fabricating method of making a fin shaped capacitor
US09/083,886 US6078493A (en) 1994-12-15 1998-05-26 Fin-shaped capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034499A KR0155785B1 (ko) 1994-12-15 1994-12-15 핀형 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960026808A true KR960026808A (ko) 1996-07-22
KR0155785B1 KR0155785B1 (ko) 1998-10-15

Family

ID=19401731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034499A KR0155785B1 (ko) 1994-12-15 1994-12-15 핀형 커패시터 및 그 제조방법

Country Status (3)

Country Link
US (2) US5834357A (ko)
JP (1) JP3936410B2 (ko)
KR (1) KR0155785B1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052271A (en) 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JP4167727B2 (ja) * 1995-11-20 2008-10-22 株式会社日立製作所 半導体記憶装置
CN1150624C (zh) * 1995-12-08 2004-05-19 株式会社日立制作所 半导体集成电路器件及其制造方法
KR100238615B1 (ko) * 1996-06-04 2000-01-15 가네꼬 히사시 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법
TW369694B (en) * 1997-04-22 1999-09-11 United Microelectronics Corp DRAM capacitor structure and its process
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US7115461B2 (en) * 1997-07-24 2006-10-03 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
US6150691A (en) 1997-12-19 2000-11-21 Micron Technology, Inc. Spacer patterned, high dielectric constant capacitor
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
TW366594B (en) * 1998-01-14 1999-08-11 United Microelectronics Corp Manufacturing method for DRAM capacitor
TW427015B (en) * 1998-01-14 2001-03-21 United Microelectronics Corp Structure and manufacturing method of stacked-type capacitors
JP3183243B2 (ja) * 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6114201A (en) * 1998-06-01 2000-09-05 Texas Instruments-Acer Incorporated Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs
KR100765682B1 (ko) * 1998-06-19 2007-10-11 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
DE19842704C2 (de) * 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE19842682A1 (de) * 1998-09-17 2000-04-06 Siemens Ag Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren
KR100282487B1 (ko) 1998-10-19 2001-02-15 윤종용 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
KR100326269B1 (ko) * 1998-12-24 2002-05-09 박종섭 반도체소자의고유전체캐패시터제조방법
US6204178B1 (en) * 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6221710B1 (en) * 1998-12-29 2001-04-24 United Microelectronics Corp. Method of fabricating capacitor
JP2000208508A (ja) 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
US6319789B1 (en) * 1999-01-25 2001-11-20 Micron Techonology, Inc. Method for improved processing and etchback of a container capacitor
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
KR100351238B1 (ko) * 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100423913B1 (ko) * 2001-12-28 2004-03-22 삼성전자주식회사 루테늄 함유 박막 형성 방법
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
US6475854B2 (en) * 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) * 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
US6492242B1 (en) 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
US6440495B1 (en) * 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6479100B2 (en) * 2001-04-05 2002-11-12 Applied Materials, Inc. CVD ruthenium seed for CVD ruthenium deposition
US6726996B2 (en) 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier
JP2003007855A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2837622B1 (fr) * 2002-03-20 2005-03-25 Memscap Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2836597B1 (fr) * 2002-02-27 2005-03-04 Memscap Micro-composant electronique incorporant une structure capacitive, et procede de realisation
US20030179521A1 (en) * 2002-03-20 2003-09-25 Lionel Girardie Electronic microcomponent incorporating a capacitive structure and fabrication process
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
JP2004228405A (ja) 2003-01-24 2004-08-12 Renesas Technology Corp 半導体装置の製造方法
KR100533973B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
US7101754B2 (en) * 2004-06-10 2006-09-05 Dalsa Semiconductor Inc. Titanium silicate films with high dielectric constant
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100682950B1 (ko) 2005-07-28 2007-02-15 삼성전자주식회사 강유전체 기록매체 및 그 제조 방법
WO2008090771A1 (ja) * 2007-01-22 2008-07-31 Panasonic Corporation 半導体装置及びその製造方法
WO2009044236A1 (en) 2007-10-03 2009-04-09 Freescale Semiconductor, Inc. Method of forming an inverted t shaped channel structure for an inverted t channel field effect transistor device
CN102272927B (zh) 2009-08-03 2014-09-10 松下电器产业株式会社 半导体存储器的制造方法
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
WO2015191641A1 (en) 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US10312026B2 (en) 2015-06-09 2019-06-04 Smart Hybird Systems Incorporated High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material
US10559568B1 (en) * 2018-09-10 2020-02-11 Nanya Technology Corporation Method for preparing semiconductor capacitor structure
CN112189257A (zh) 2019-03-26 2021-01-05 深圳市汇顶科技股份有限公司 电容器及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
DE69119354T2 (de) * 1990-10-29 1996-09-19 Nec Corp DRAM Zelle mit Stapelkondensator
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5573967A (en) * 1991-12-20 1996-11-12 Industrial Technology Research Institute Method for making dynamic random access memory with fin-type stacked capacitor
KR0131743B1 (ko) * 1993-12-28 1998-04-15 김주용 디램셀의 저장전극 형성방법
US5656536A (en) * 1996-03-29 1997-08-12 Vanguard International Semiconductor Corporation Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs

Also Published As

Publication number Publication date
US5834357A (en) 1998-11-10
JPH08167702A (ja) 1996-06-25
US6078493A (en) 2000-06-20
KR0155785B1 (ko) 1998-10-15
JP3936410B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
KR960026808A (ko) 핀형 커패시터 및 그 제조방법
KR0147640B1 (ko) 반도체 장치의 커패시터 및 그 제조방법
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
KR100420121B1 (ko) 강유전막을 평탄화막으로 이용하는 강유전체 메모리 장치 및 그 제조방법
US20060284224A1 (en) Ferroelectric memory device and method of manufacturing the same
JP2001044376A (ja) 半導体装置およびその製造方法
US20030047764A1 (en) Ferroelectric memory device and method of forming the same
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
KR20090051634A (ko) 캐패시터 및 그 제조 방법
KR970072429A (ko) 전자 디바이스 및 그의 제조 방법
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
US6717197B2 (en) Ferroelectric memory device and method of fabricating the same
KR100335977B1 (ko) 반도체 장치의 제조방법
KR100215905B1 (ko) 반도체 장치의 축전기 제조방법
US6339007B1 (en) Capacitor stack structure and method of fabricating description
KR100200753B1 (ko) 반도체 장치의 강유전체 커패시터 및 그 제조방법
JP4375561B2 (ja) 半導体記憶装置及びその製造方法
JPH10313103A (ja) キャパシタを有する半導体装置
JPH09139476A (ja) 強誘電体キャパシタ用セラミック電極
KR20030028044A (ko) 강유전체 메모리 소자 및 그 제조방법
KR100277939B1 (ko) 강유전체를갖는커패시터의하부전극
KR100493008B1 (ko) 전도성 산화물 전극을 구비하는 반도체 메모리장치
KR100717767B1 (ko) 강유전체 메모리의 캐패시터 제조방법
US20060081902A1 (en) Ferroelectric memory and method of manufacturing the same
KR20010063730A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee