JPH08167702A - フィン形キャパシター及びその製造方法 - Google Patents
フィン形キャパシター及びその製造方法Info
- Publication number
- JPH08167702A JPH08167702A JP7257972A JP25797295A JPH08167702A JP H08167702 A JPH08167702 A JP H08167702A JP 7257972 A JP7257972 A JP 7257972A JP 25797295 A JP25797295 A JP 25797295A JP H08167702 A JPH08167702 A JP H08167702A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- material layer
- oxide
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 64
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 26
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 26
- 238000004544 sputter deposition Methods 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052707 ruthenium Inorganic materials 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052762 osmium Inorganic materials 0.000 claims description 5
- 229910000487 osmium oxide Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- JIWAALDUIFCBLV-UHFFFAOYSA-N oxoosmium Chemical compound [Os]=O JIWAALDUIFCBLV-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- GNKTZDSRQHMHLZ-UHFFFAOYSA-N [Si].[Si].[Si].[Ti].[Ti].[Ti].[Ti].[Ti] Chemical compound [Si].[Si].[Si].[Ti].[Ti].[Ti].[Ti].[Ti] GNKTZDSRQHMHLZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical group O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 229910052740 iodine Inorganic materials 0.000 claims 1
- VJPLIHZPOJDHLB-UHFFFAOYSA-N lead titanium Chemical compound [Ti].[Pb] VJPLIHZPOJDHLB-UHFFFAOYSA-N 0.000 claims 1
- 229910052845 zircon Inorganic materials 0.000 claims 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 18
- 239000010408 film Substances 0.000 description 53
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- -1 Besides Ru Substances 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 キャパシタンスを増加させ得るフィン形キャ
パシター及びその製造方法を提供する。 【解決手段】 導電性酸化物より構成された第１物質層
１１２ａ，１１２ｂ，１１２ｃ及び導電体よりなる第２
物質層１１４ａ，１１４ｂが交互に積層され、前記第２
物質１１４ａ，１１４ｂの側面が内側にぼこっと凹んで
フィン形の構造を形成した第１電極と、第２電極（不図
示）及び前記第１電極と第２電極との間に形成された誘
電物質１１８を含めて構成されてたフィン形キャパシタ
ー。
パシター及びその製造方法を提供する。 【解決手段】 導電性酸化物より構成された第１物質層
１１２ａ，１１２ｂ，１１２ｃ及び導電体よりなる第２
物質層１１４ａ，１１４ｂが交互に積層され、前記第２
物質１１４ａ，１１４ｂの側面が内側にぼこっと凹んで
フィン形の構造を形成した第１電極と、第２電極（不図
示）及び前記第１電極と第２電極との間に形成された誘
電物質１１８を含めて構成されてたフィン形キャパシタ
ー。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置のキャパ
シター製造方法に係り、さらに詳細にはフィン構造の電
極と強誘電体膜または高誘電体膜を具備するフィン形キ
ャパシター製造方法に関する。
シター製造方法に係り、さらに詳細にはフィン構造の電
極と強誘電体膜または高誘電体膜を具備するフィン形キ
ャパシター製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Randam Access Memor
y)装置の集積度が増加するにつれ、制限されたセルの面
積内でキャパシタンスを増加させるために様々な方法が
提案されているが、普通次の三つに分けられる。即ち、
第１方法：誘電体膜を薄膜化する方法、第２方法：キャ
パシターの有効面積を増加させる方法、第３方法：誘電
定数が高い物質を用いる方法である。
y)装置の集積度が増加するにつれ、制限されたセルの面
積内でキャパシタンスを増加させるために様々な方法が
提案されているが、普通次の三つに分けられる。即ち、
第１方法：誘電体膜を薄膜化する方法、第２方法：キャ
パシターの有効面積を増加させる方法、第３方法：誘電
定数が高い物質を用いる方法である。
【０００３】この中で、第１方法は誘電体膜の厚さを１
００Å以下に薄膜化する場合フアウラノードハイム（Fl
ower-Nordheim)電流により信頼性が低下するので大容量
のメモリ素子に適用しにくいという短所がある。
００Å以下に薄膜化する場合フアウラノードハイム（Fl
ower-Nordheim)電流により信頼性が低下するので大容量
のメモリ素子に適用しにくいという短所がある。
【０００４】従って、最近では第２方法のキャパシター
の有効面積を増やすためのものとしてシリンダ形、フィ
ン形などの３次元構造を有するキャパシターが提案され
ている。
の有効面積を増やすためのものとしてシリンダ形、フィ
ン形などの３次元構造を有するキャパシターが提案され
ている。
【０００５】さらに、第３方法の誘電定数の高い物質を
使用する方法としては、ペロブスカイト(perovskite)構
造の強誘電体、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）
Ｏ3 ）又はＢＳＴ（ＢａＳｒＴｉＯ3 ）などを誘電体膜
として使用したり高誘電率物質である五酸化タンタルを
誘電膜として使用する方法が提案されている。
使用する方法としては、ペロブスカイト(perovskite)構
造の強誘電体、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）
Ｏ3 ）又はＢＳＴ（ＢａＳｒＴｉＯ3 ）などを誘電体膜
として使用したり高誘電率物質である五酸化タンタルを
誘電膜として使用する方法が提案されている。
【０００６】強誘電体は既存の酸化膜とは違って自発分
極現象を有し、誘電定数が普通数百より１０００程度の
物質を言う。このような強誘電体を誘電体膜として用い
る場合は、数百Åの厚膜の強誘電体を使用することによ
り１０Å以下の薄い等価酸化膜厚さを実現し得る。一
方、五酸化タンタルは既存の酸化シリコンや窒化シリコ
ンに比べ３倍位の高い誘電率を有する高誘電率物質であ
って高集積ＤＲＡＭの誘電膜として広く研究されてい
る。
極現象を有し、誘電定数が普通数百より１０００程度の
物質を言う。このような強誘電体を誘電体膜として用い
る場合は、数百Åの厚膜の強誘電体を使用することによ
り１０Å以下の薄い等価酸化膜厚さを実現し得る。一
方、五酸化タンタルは既存の酸化シリコンや窒化シリコ
ンに比べ３倍位の高い誘電率を有する高誘電率物質であ
って高集積ＤＲＡＭの誘電膜として広く研究されてい
る。
【０００７】前記ＰＺＴやＢＳＴなどを誘電膜として用
いるためには、キャパシターの電極を構成する物質が、
第一に電極の表面に形成される誘電体膜がペロブスカイ
ト構造を形成することにおいて８００℃以上の高温を必
要とするので電極物質が高温で安定したものでなければ
ならなく、第二に電極と強誘電体との界面に低誘電体膜
が生成されてはいけなく、第三にシリコン又は強誘電体
の構成元素が相互拡散されることを防止しなければなら
なく、第四にそのパターニングが容易であるべき条件を
満足しなければならない。
いるためには、キャパシターの電極を構成する物質が、
第一に電極の表面に形成される誘電体膜がペロブスカイ
ト構造を形成することにおいて８００℃以上の高温を必
要とするので電極物質が高温で安定したものでなければ
ならなく、第二に電極と強誘電体との界面に低誘電体膜
が生成されてはいけなく、第三にシリコン又は強誘電体
の構成元素が相互拡散されることを防止しなければなら
なく、第四にそのパターニングが容易であるべき条件を
満足しなければならない。
【０００８】しかしながら、現在ＰＺＴやＢＳＴなどの
強誘電物質を採用しているキャパシターの電極物質とし
て一番多く使用されているＰｔは前記の第１〜第３の条
件は満足しているが第４の条件が満足できない。
強誘電物質を採用しているキャパシターの電極物質とし
て一番多く使用されているＰｔは前記の第１〜第３の条
件は満足しているが第４の条件が満足できない。
【０００９】このため、Ｒｕを含む物質がＰＺＴ及びＢ
ＳＴの電極として提案されたことがある（米国特許番号
第５１８５６８９号）。
ＳＴの電極として提案されたことがある（米国特許番号
第５１８５６８９号）。
【００１０】しかしながら、前記引用技術においては電
極を平板形に形成して用いたのでキャパシター有効面積
が前記平板の広さに限定される問題がある。一般的に白
金などの貴金属物質は蝕刻しにくいのでパターニングが
容易でないという問題がある。
極を平板形に形成して用いたのでキャパシター有効面積
が前記平板の広さに限定される問題がある。一般的に白
金などの貴金属物質は蝕刻しにくいのでパターニングが
容易でないという問題がある。
【００１１】図１は前記従来の方法により製造された強
誘電体キャパシターを有するメモリセルを示した断面図
である。
誘電体キャパシターを有するメモリセルを示した断面図
である。
【００１２】図１を参照すれば、フィールド酸化膜１２
により制限される活性領域を有する半導体基板１０にゲ
ート酸化膜１４、ドレイン領域１８ａ、ソース領域１８
ｂ及びゲート電極１６とを具備するトランジスタと、前
記ドレイン領域１８ａに接続される下部ビットライン２
０とを形成した後、結果物の全面に絶縁層を形成する。
次いで、前記ソース領域１８ｂを露出させるコンタクト
ホールを形成した後、前記コンタクトホールの内部を導
電物質で埋め立てて導電性プラグ２２を形成する。次い
で、前記結果物上に拡散障壁２４及び白金よりなるキャ
パシター下部電極２６を順に形成し、次に前記下部電極
２６の側壁に酸化物スペーサ２８を形成する。次いで、
前記結果物上にＢＳＴよりなる強誘電体膜３０とキャパ
シターの上部電極３２を順に形成した後上部ビットライ
ン３４及びアルミニウム配線３６を順に形成する。
により制限される活性領域を有する半導体基板１０にゲ
ート酸化膜１４、ドレイン領域１８ａ、ソース領域１８
ｂ及びゲート電極１６とを具備するトランジスタと、前
記ドレイン領域１８ａに接続される下部ビットライン２
０とを形成した後、結果物の全面に絶縁層を形成する。
次いで、前記ソース領域１８ｂを露出させるコンタクト
ホールを形成した後、前記コンタクトホールの内部を導
電物質で埋め立てて導電性プラグ２２を形成する。次い
で、前記結果物上に拡散障壁２４及び白金よりなるキャ
パシター下部電極２６を順に形成し、次に前記下部電極
２６の側壁に酸化物スペーサ２８を形成する。次いで、
前記結果物上にＢＳＴよりなる強誘電体膜３０とキャパ
シターの上部電極３２を順に形成した後上部ビットライ
ン３４及びアルミニウム配線３６を順に形成する。
【００１３】前記した従来の方法によりストレージノー
ドを形成する場合、ストレージ電極の平坦な表面しか利
用し得ないので面積増加には限りがある。即ち既存の強
誘電体キャパシターで下部電極として使用された物質は
パターニングしにくくてフィン形などの複雑な構造を形
成し得ない問題があった。
ドを形成する場合、ストレージ電極の平坦な表面しか利
用し得ないので面積増加には限りがある。即ち既存の強
誘電体キャパシターで下部電極として使用された物質は
パターニングしにくくてフィン形などの複雑な構造を形
成し得ない問題があった。
【００１４】一方、五酸化タンタルをキャパシター製造
に使用する場合キャパシター形成後のＢＰＳＧフローに
よるキャパシター特性の劣化が起こる問題があった。こ
のような五酸化タンタルキャパシターの劣化を防ぐため
の電極構造としてコンキワォンらは論文“Degradation-
Free Ｔａ2 Ｏ5 Capacitor after BPSG Reflow at 850
℃ for High Density DRAMs ”(IEDM,1993) でポリーＳ
ｉ／ＴｉＮ／Ｔａ2 Ｏ5 ／ポリーＳｉ構造を発表した。
しかしながらこの場合、上部電極としてスパッタＴｉＮ
を使用するのでストレージノードが複雑になるとＴｉＮ
の段差塗布性が悪くなる問題があった。即ち値既存の五
酸化タンタルキャパシターでは複雑な構造の下部電極を
採用することが困難であった。
に使用する場合キャパシター形成後のＢＰＳＧフローに
よるキャパシター特性の劣化が起こる問題があった。こ
のような五酸化タンタルキャパシターの劣化を防ぐため
の電極構造としてコンキワォンらは論文“Degradation-
Free Ｔａ2 Ｏ5 Capacitor after BPSG Reflow at 850
℃ for High Density DRAMs ”(IEDM,1993) でポリーＳ
ｉ／ＴｉＮ／Ｔａ2 Ｏ5 ／ポリーＳｉ構造を発表した。
しかしながらこの場合、上部電極としてスパッタＴｉＮ
を使用するのでストレージノードが複雑になるとＴｉＮ
の段差塗布性が悪くなる問題があった。即ち値既存の五
酸化タンタルキャパシターでは複雑な構造の下部電極を
採用することが困難であった。
【００１５】
【発明が解決しようとする課題】本発明の目的は強誘電
体物質と共に使用されるキャパシターの電極がフィン構
造と形成されてキャパシタンスの増加されたフィン構造
のキャパシターを提供することである。
体物質と共に使用されるキャパシターの電極がフィン構
造と形成されてキャパシタンスの増加されたフィン構造
のキャパシターを提供することである。
【００１６】本発明の他の目的は前記キャパシタンスの
増加されたフィン構造のキャパシターの製造方法を提供
することである。
増加されたフィン構造のキャパシターの製造方法を提供
することである。
【００１７】本発明のさらに他の目的は高誘電物質と高
誘電物質と共に用いられ得る金属電極をパターニングす
ることによりキャパシタンスの増加されたフィン形キャ
パシター及びその製造方法を提供することである。
誘電物質と共に用いられ得る金属電極をパターニングす
ることによりキャパシタンスの増加されたフィン形キャ
パシター及びその製造方法を提供することである。
【００１８】
【課題を解決するための手段】前記目的を達成するため
に本発明は、導電性物質よりなる第１物質層及び導電体
よりなる第２物質層が交互に積層されるものの、前記第
２物質を蝕刻してその幅が第１物質層の幅より短くなっ
てフィン形構造を形成した第１電極と、第２電極と、前
記第１電極と第２電極との間に形成それた誘電物質を含
めて構成されたことを特徴とするキャパシターである。
に本発明は、導電性物質よりなる第１物質層及び導電体
よりなる第２物質層が交互に積層されるものの、前記第
２物質を蝕刻してその幅が第１物質層の幅より短くなっ
てフィン形構造を形成した第１電極と、第２電極と、前
記第１電極と第２電極との間に形成それた誘電物質を含
めて構成されたことを特徴とするキャパシターである。
【００１９】前記第１電極の前記第１物質層はルテニウ
ム酸化物（Ruthenium oxide)、インジウムスズ酸化物(I
ndium Tin oxide)、オスミウム酸化物(Osmium oxide)及
びイリジウム酸化物（Iridium oxide)よりなるグループ
から選択された物質よりなることができる。前記第１電
極の前記第２物質層は白金（Ｐｔ）、パラジウム（Ｐ
ｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、オス
ミウム（Ｏｓ）、アルミニウム（Ａｌ）、チタン（Ｔ
ｉ）及びタンタル（Ｔａ）とよりなることができる。
ム酸化物（Ruthenium oxide)、インジウムスズ酸化物(I
ndium Tin oxide)、オスミウム酸化物(Osmium oxide)及
びイリジウム酸化物（Iridium oxide)よりなるグループ
から選択された物質よりなることができる。前記第１電
極の前記第２物質層は白金（Ｐｔ）、パラジウム（Ｐ
ｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、オス
ミウム（Ｏｓ）、アルミニウム（Ａｌ）、チタン（Ｔ
ｉ）及びタンタル（Ｔａ）とよりなることができる。
【００２０】前記第２物質層の側面の露出部は前記第２
物質層の構成物質の酸化物で覆われることが望ましい。
前記第２物質層の露出部を覆う前記酸化物の厚さは５０
〜２００Åであることが望ましい。
物質層の構成物質の酸化物で覆われることが望ましい。
前記第２物質層の露出部を覆う前記酸化物の厚さは５０
〜２００Åであることが望ましい。
【００２１】前記誘電物質はＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3 ）、Ｂｉ3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirconat
e)、ＢＳＴ（ＢａＳｒＴｉＯ3 ）、ＳＴＯ（ＳｒＴｉＯ
3 ）、五酸化タンタル、酸化シリコン、ＯＮＯ(oxide-n
itride-oxide) 、チタンシリケート、シリコンニトリ
ド、酸化チタン、チタン鉛及びＳｒＢｉ2 Ｔａ2 Ｏ9 と
よりなる群の中で選択された少なくともいずれか一つで
あることが望ましい。この中でＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3 ）、ＢＳＴ（ＢａＳｒＴｉＯ3 ）などは強誘電物質
としてペロブスカイト構造を有する。
ｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3 ）、Ｂｉ3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirconat
e)、ＢＳＴ（ＢａＳｒＴｉＯ3 ）、ＳＴＯ（ＳｒＴｉＯ
3 ）、五酸化タンタル、酸化シリコン、ＯＮＯ(oxide-n
itride-oxide) 、チタンシリケート、シリコンニトリ
ド、酸化チタン、チタン鉛及びＳｒＢｉ2 Ｔａ2 Ｏ9 と
よりなる群の中で選択された少なくともいずれか一つで
あることが望ましい。この中でＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3 ）、ＢＳＴ（ＢａＳｒＴｉＯ3 ）などは強誘電物質
としてペロブスカイト構造を有する。
【００２２】前記第２電極はＲｕ、Ｐｔ、Ｔｉ及びＩｒ
とよりなる群の中で選択されたいずれか一つが含められ
る。
とよりなる群の中で選択されたいずれか一つが含められ
る。
【００２３】前記キャパシターはトランジスタの電極に
連結されＤＲＡＭセル又は不揮発性メモリセルを構成す
る。
連結されＤＲＡＭセル又は不揮発性メモリセルを構成す
る。
【００２４】更に、前記キャパシターは、前記第１電極
と半導体基板上のソース領域を電気的に接続させる導電
性プラグ及び前記第１電極と前記導電性プラグとの間に
形成される拡散障壁がさらに含めて構成されることがで
きる。
と半導体基板上のソース領域を電気的に接続させる導電
性プラグ及び前記第１電極と前記導電性プラグとの間に
形成される拡散障壁がさらに含めて構成されることがで
きる。
【００２５】本発明によるフィン構造のキャパシター製
造方法は、導電性酸化物質よりなる第１物質層及び導電
体よりなる第２物質層を交互に積層する段階と、写真蝕
刻方法で前記積層された第１物質層及び第２物質層をパ
ターニングする段階と、前記第１物質層と第２物質層に
対して蝕刻選択性を有する蝕刻液又は蝕刻ガスで選択的
蝕刻を行ってフィン形構造の第１電極を形成する段階
と、前記第１電極上に誘電物質を積層する段階と、前記
誘電物質の上部に第２電極を形成する段階とを含めて構
成される。
造方法は、導電性酸化物質よりなる第１物質層及び導電
体よりなる第２物質層を交互に積層する段階と、写真蝕
刻方法で前記積層された第１物質層及び第２物質層をパ
ターニングする段階と、前記第１物質層と第２物質層に
対して蝕刻選択性を有する蝕刻液又は蝕刻ガスで選択的
蝕刻を行ってフィン形構造の第１電極を形成する段階
と、前記第１電極上に誘電物質を積層する段階と、前記
誘電物質の上部に第２電極を形成する段階とを含めて構
成される。
【００２６】前記キャパシターの製造方法は前記フィン
形構造第１電極の中の第２物質層の露出面を酸化する段
階を更に含めて構成されることができる。この際、前記
第２物質層の露出面に形成される酸化の結果形成された
酸化物層の厚さは５０〜２００Åであることが望まし
い。
形構造第１電極の中の第２物質層の露出面を酸化する段
階を更に含めて構成されることができる。この際、前記
第２物質層の露出面に形成される酸化の結果形成された
酸化物層の厚さは５０〜２００Åであることが望まし
い。
【００２７】前記第１物質層はルテニウム酸化物、イン
ジウムスズ酸化物、オスミウム酸化物、イリジウム酸化
物とより構成されることができる。さらに、前記第１電
極の前記第２物質層はＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ、
Ａｌ、Ｔｉ及びＴａとより構成され得る。
ジウムスズ酸化物、オスミウム酸化物、イリジウム酸化
物とより構成されることができる。さらに、前記第１電
極の前記第２物質層はＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ、
Ａｌ、Ｔｉ及びＴａとより構成され得る。
【００２８】前記第２電極はＲｕ、Ｐｔ、Ｔｉ及びＩｒ
とよりなる群で選択されたいずれか一つを含めて形成す
ることもできる。前記キャパシター製造方法はさらに、
前記第１電極と半導体基板上のソース領域を電気的に接
続させる導電性プラグを形成する段階と、前記第１電極
と前記導電性プラグとの間に拡散障壁を形成する段階と
を含めて構成され得る。
とよりなる群で選択されたいずれか一つを含めて形成す
ることもできる。前記キャパシター製造方法はさらに、
前記第１電極と半導体基板上のソース領域を電気的に接
続させる導電性プラグを形成する段階と、前記第１電極
と前記導電性プラグとの間に拡散障壁を形成する段階と
を含めて構成され得る。
【００２９】本発明の一実施例によれば、前記第１物質
層は金属酸化物で形成し前記第２物質層は金属で形成
し、前記第１物質層及び第２物質層がスパッタリング工
程で積層される。このスパッタリング工程は具体的に、
金属より構成された第１ターゲットと金属酸化物より構
成された第２ターゲットとがそれぞれ装着されたスパッ
タリング装置を利用して金属のみを蒸着させる段階及び
金属酸化物のみを蒸着させる段階を少なくとも一回以上
繰り返すことより構成される。
層は金属酸化物で形成し前記第２物質層は金属で形成
し、前記第１物質層及び第２物質層がスパッタリング工
程で積層される。このスパッタリング工程は具体的に、
金属より構成された第１ターゲットと金属酸化物より構
成された第２ターゲットとがそれぞれ装着されたスパッ
タリング装置を利用して金属のみを蒸着させる段階及び
金属酸化物のみを蒸着させる段階を少なくとも一回以上
繰り返すことより構成される。
【００３０】本発明の他の実施例によれば、前記スパッ
タリング工程が、金属で構成されたターゲットのみが装
着されたスパッタリング装置を利用して酸素と非活性ガ
スとが混合された雰囲気でスパッタリングして金属酸化
物層を形成する段階と、スパッタリングチャンバより酸
素を排出させる段階と、非活性ガスのみある雰囲気でス
パッタリングして金属層を形成する段階を少なくとも一
回以上繰り返し行われることより構成される。
タリング工程が、金属で構成されたターゲットのみが装
着されたスパッタリング装置を利用して酸素と非活性ガ
スとが混合された雰囲気でスパッタリングして金属酸化
物層を形成する段階と、スパッタリングチャンバより酸
素を排出させる段階と、非活性ガスのみある雰囲気でス
パッタリングして金属層を形成する段階を少なくとも一
回以上繰り返し行われることより構成される。
【００３１】ここで、前記金属はＲｕ又はＩｒであり、
前記金属酸化物はＲｕＯ2 又はＩｒＯ2 であることが望
ましい。
前記金属酸化物はＲｕＯ2 又はＩｒＯ2 であることが望
ましい。
【００３２】本発明の他の実施例によると、前記第１物
質層及び第２物質層が化学気相蒸着法で積層される。前
記化学気相蒸着法は前記第１物質層を形成する段階と第
２物質層を形成する段階に区分して行われる。
質層及び第２物質層が化学気相蒸着法で積層される。前
記化学気相蒸着法は前記第１物質層を形成する段階と第
２物質層を形成する段階に区分して行われる。
【００３３】本発明のさらに他の実施例によれば、前記
第２電極がポリシリコンを含めて構成され前記誘電物質
が五酸化タンタルを含めて構成されることを特徴とする
キャパシターが提供される。
第２電極がポリシリコンを含めて構成され前記誘電物質
が五酸化タンタルを含めて構成されることを特徴とする
キャパシターが提供される。
【００３４】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
説明する。
【００３５】実施例１ 図２乃至図８は本発明の方法によりキャパシターを形成
する工程を示した断面図である。
する工程を示した断面図である。
【００３６】図２は半導体基板５０上にコンタクトホー
ル６７及び導電性プラグ６８を形成する段階を示す。フ
ィールド酸化膜５２により活性領域の限定された半導体
基板５０上にゲート酸化膜５４及びゲート電極５６を形
成する。次いで、前記ゲート電極５６をイオン注入マス
クとして使用して不純物イオンを注入することにより、
前記基板にドレイン領域６０ａとソース領域６０ｂを形
成する。次に、前記結果物上に第１絶縁膜５８を形成し
これを異方性蝕刻して前記ドレイン領域６０ａを露出さ
せた後、前記ドレイン領域６０ａ上に第２絶縁膜６４で
キャツピングされたビットライン６２を形成する。次い
で、前記基板５０の全面に平坦化層６６を形成する。次
に、写真蝕刻工程で前記ソース領域６０ｂに積層されて
いる平坦化層６６及び第１絶縁膜５８を蝕刻することに
より、キャパシターの下部電極をソース領域に接続させ
るためのコンタクトホール６７を形成する。次いで、前
記コンタクトホール６７の形成された基板５０上に導電
物質、例えば不純物のトーピングされたポリシリコンを
蒸着した後エッチバックすることにより、前記コンタク
トホール６７の内部を導電性プラグ６８で埋め立てる。
ル６７及び導電性プラグ６８を形成する段階を示す。フ
ィールド酸化膜５２により活性領域の限定された半導体
基板５０上にゲート酸化膜５４及びゲート電極５６を形
成する。次いで、前記ゲート電極５６をイオン注入マス
クとして使用して不純物イオンを注入することにより、
前記基板にドレイン領域６０ａとソース領域６０ｂを形
成する。次に、前記結果物上に第１絶縁膜５８を形成し
これを異方性蝕刻して前記ドレイン領域６０ａを露出さ
せた後、前記ドレイン領域６０ａ上に第２絶縁膜６４で
キャツピングされたビットライン６２を形成する。次い
で、前記基板５０の全面に平坦化層６６を形成する。次
に、写真蝕刻工程で前記ソース領域６０ｂに積層されて
いる平坦化層６６及び第１絶縁膜５８を蝕刻することに
より、キャパシターの下部電極をソース領域に接続させ
るためのコンタクトホール６７を形成する。次いで、前
記コンタクトホール６７の形成された基板５０上に導電
物質、例えば不純物のトーピングされたポリシリコンを
蒸着した後エッチバックすることにより、前記コンタク
トホール６７の内部を導電性プラグ６８で埋め立てる。
【００３７】図３を参照すれば、前記導電性プラグ６８
と、後に形成される下部電極（第１電極）との間で拡散
障壁の役割をするＴｉＮ層７０を数十乃至３００Åの厚
さに形成する。
と、後に形成される下部電極（第１電極）との間で拡散
障壁の役割をするＴｉＮ層７０を数十乃至３００Åの厚
さに形成する。
【００３８】図４を参照すれば、前記拡散障壁の上部に
ＲｕＯ2 層７２ａ，７２ｂ，７２ｃとＲｕ層７４ａ，７
４ｂを繰り返し蒸着する。この際、拡散障壁上の最初の
層と最後の層はＲｕＯ2 となる。
ＲｕＯ2 層７２ａ，７２ｂ，７２ｃとＲｕ層７４ａ，７
４ｂを繰り返し蒸着する。この際、拡散障壁上の最初の
層と最後の層はＲｕＯ2 となる。
【００３９】Ｒｕ層とＲｕＯ2 層はアルゴン（Ａｒ）雰
囲気でＤＣ又はＲＦスパッタリングや化学気相蒸着法を
用いて積層する。積層される各層の厚さはそれぞれ１０
０〜１０００Åであり得る。下部電極の厚さは３０００
Åにするが、各層が５００ÅであるＲｕＯ2 層を三つの
層にし、各層が７５０ÅであるＲｕ層を二つの層にする
ことが望ましい。積層厚さ及び積層層数は確保しようと
する誘電容量により調節し得る。
囲気でＤＣ又はＲＦスパッタリングや化学気相蒸着法を
用いて積層する。積層される各層の厚さはそれぞれ１０
０〜１０００Åであり得る。下部電極の厚さは３０００
Åにするが、各層が５００ÅであるＲｕＯ2 層を三つの
層にし、各層が７５０ÅであるＲｕ層を二つの層にする
ことが望ましい。積層厚さ及び積層層数は確保しようと
する誘電容量により調節し得る。
【００４０】図５を参照すれば、前記ＲｕＯ2 層７２
ａ，７２ｂ，７２ｃ及びＲｕ層７４ａ，７４ｂの積層膜
及びＴｉＮ層７０に対して写真蝕刻工程を行って下部電
極パターンを形成する。パターニングの結果導電性プラ
グ６８の上部にＴｉＮ層７０及びＲｕＯ2 層８２ａ，８
２ｂ，８２ｃとＲｕ層８４ａ，８４ｂとが交互に積層さ
れた構造が得られる。この際。前記積層膜はＨＢｒ混合
ガスを使用した反応性イオン蝕刻法（ＲＩＥ）によりパ
ターニングする。
ａ，７２ｂ，７２ｃ及びＲｕ層７４ａ，７４ｂの積層膜
及びＴｉＮ層７０に対して写真蝕刻工程を行って下部電
極パターンを形成する。パターニングの結果導電性プラ
グ６８の上部にＴｉＮ層７０及びＲｕＯ2 層８２ａ，８
２ｂ，８２ｃとＲｕ層８４ａ，８４ｂとが交互に積層さ
れた構造が得られる。この際。前記積層膜はＨＢｒ混合
ガスを使用した反応性イオン蝕刻法（ＲＩＥ）によりパ
ターニングする。
【００４１】図６を参照すれば、王水（ＨＮＯ3 とＨＣ
Ｉが３：１に混合された溶液）又は５％ＮａＯＣＩ＋３
％ＮａＯＨの水溶液を使用して下部電極のＲｕ層９４
ａ，９４ｂのみを選択的に蝕刻する。Ｒｕ層９４ａ，９
４ｂは前記蝕刻液に溶ける反面ＲｕＯ2 層９２ａ，９２
ｂ，９２ｃは溶けない特性を有しておるので前記選択的
蝕刻が可能になる。この際、前記した湿式蝕刻のみなら
ず乾式蝕刻も可能であり、Ｒｕの蝕刻速度に応じて蝕刻
時間を適切に調節することによりＲｕ層が蝕刻されて凹
む深さを調節し得る。
Ｉが３：１に混合された溶液）又は５％ＮａＯＣＩ＋３
％ＮａＯＨの水溶液を使用して下部電極のＲｕ層９４
ａ，９４ｂのみを選択的に蝕刻する。Ｒｕ層９４ａ，９
４ｂは前記蝕刻液に溶ける反面ＲｕＯ2 層９２ａ，９２
ｂ，９２ｃは溶けない特性を有しておるので前記選択的
蝕刻が可能になる。この際、前記した湿式蝕刻のみなら
ず乾式蝕刻も可能であり、Ｒｕの蝕刻速度に応じて蝕刻
時間を適切に調節することによりＲｕ層が蝕刻されて凹
む深さを調節し得る。
【００４２】前記選択的蝕刻を行った結果としてＲｕ層
だけ蝕刻されたステップまたはぺこりと陥入された部分
ができる。このステップ部分は下部電極の有効面積を増
やす作用をする。前記蝕刻による効果はＲｕとＲｕＯ2
層の代わりにＩｒとＩｒＯ2とよりなる構造でも同一で
ある。
だけ蝕刻されたステップまたはぺこりと陥入された部分
ができる。このステップ部分は下部電極の有効面積を増
やす作用をする。前記蝕刻による効果はＲｕとＲｕＯ2
層の代わりにＩｒとＩｒＯ2とよりなる構造でも同一で
ある。
【００４３】図７を参照すれば、蝕刻されたＲｕ層の表
面が酸化されてＲｕＯ2 となるように酸素雰囲気で熱処
理する。この際形成されるＲｕＯ2 層１０６ａ，１０６
ｂの厚さは１００Å位である。前記熱酸化の結果下部電
極はいずれもＲｕＯ2 で覆われるようになる。ここでＲ
ｕとＲｕＯ2 は下部電極として使用されるに充分な電気
伝導性を有しておる。
面が酸化されてＲｕＯ2 となるように酸素雰囲気で熱処
理する。この際形成されるＲｕＯ2 層１０６ａ，１０６
ｂの厚さは１００Å位である。前記熱酸化の結果下部電
極はいずれもＲｕＯ2 で覆われるようになる。ここでＲ
ｕとＲｕＯ2 は下部電極として使用されるに充分な電気
伝導性を有しておる。
【００４４】図８を参照すれば、形成された下部電極の
表面にＢＳＴ，ＰＺＴなどを蒸着して強誘電体膜１１８
よりなるキャパシターの誘電膜を形成する。前記誘電膜
の蒸着方法としては段差塗布性の優れたＣＶＤ法、ゾル
−ゲル法、液体ソース化学気相蒸着法（ＬＳＣＶＤ）法
などが望ましい。
表面にＢＳＴ，ＰＺＴなどを蒸着して強誘電体膜１１８
よりなるキャパシターの誘電膜を形成する。前記誘電膜
の蒸着方法としては段差塗布性の優れたＣＶＤ法、ゾル
−ゲル法、液体ソース化学気相蒸着法（ＬＳＣＶＤ）法
などが望ましい。
【００４５】次に上部電極（第２電極、図示せず）を形
成するが、この際下部電極の表面に屈曲が存するので段
差塗布性の優れたＣＶＤ法を用いて導電性金属或いは貴
金属電極を蒸着する。
成するが、この際下部電極の表面に屈曲が存するので段
差塗布性の優れたＣＶＤ法を用いて導電性金属或いは貴
金属電極を蒸着する。
【００４６】図９は金属酸化膜と金属膜を積層してキャ
パシターの下部電極を形成する方法を示した。
パシターの下部電極を形成する方法を示した。
【００４７】図９Ａを参照すれば、ＲｕＯ2 とＲｕが同
時に蒸着された二元ターゲットスパッタリング装置を利
用してＲｕ／ＲｕＯ2 積層膜を形成する方法が示されて
いる。
時に蒸着された二元ターゲットスパッタリング装置を利
用してＲｕ／ＲｕＯ2 積層膜を形成する方法が示されて
いる。
【００４８】前記スパッタリングではＲｕターゲットの
みをスパッタリングする段階１とＲｕＯ2 のみをスパッ
タリングする段階２とをそれぞれ区分して実施し前記段
階１，２を望むＲｕ／ＲｕＯ2 層数ほど繰り返す。スパ
ッタリング条件としてはＡｒやＮ2 などの非活性ガス雰
囲気、１〜１００ｍＴｏｒｒのチャンバ圧力及び常温〜
５００℃の基板温度を取ることが望ましい。
みをスパッタリングする段階１とＲｕＯ2 のみをスパッ
タリングする段階２とをそれぞれ区分して実施し前記段
階１，２を望むＲｕ／ＲｕＯ2 層数ほど繰り返す。スパ
ッタリング条件としてはＡｒやＮ2 などの非活性ガス雰
囲気、１〜１００ｍＴｏｒｒのチャンバ圧力及び常温〜
５００℃の基板温度を取ることが望ましい。
【００４９】図９Ｂを参照すれば、Ｒｕ単一ターゲット
の装着されたスパッタリング装置を利用してＲｕ／Ｒｕ
Ｏ2 積層膜を形成するもう一つの方法が示されている。
の装着されたスパッタリング装置を利用してＲｕ／Ｒｕ
Ｏ2 積層膜を形成するもう一つの方法が示されている。
【００５０】具体的に１〜１００ｍＴｏｒｒのチャンバ
圧力、常温〜５００℃の基板温度で望むＲｕ／ＲｕＯ2
層数ほどスパッタリングを繰り返すことによりＲｕ／Ｒ
ｕＯ2 積層膜を形成する。この際、前記スパッタリング
はＡｒ或いはＮ2 などの非活性ガスを流す第１段階と前
記非活性ガスに全体放電ガスの１〜５０％である酸素を
流して酸化性雰囲気でスパッタリングする２段階とチャ
ンバ内部の圧力が１ｍＴｏｒｒ以下になるようにちゃん
場内のガスを排気させてチャンバ内部の酸素を取り除く
３段階に区分して行われる。
圧力、常温〜５００℃の基板温度で望むＲｕ／ＲｕＯ2
層数ほどスパッタリングを繰り返すことによりＲｕ／Ｒ
ｕＯ2 積層膜を形成する。この際、前記スパッタリング
はＡｒ或いはＮ2 などの非活性ガスを流す第１段階と前
記非活性ガスに全体放電ガスの１〜５０％である酸素を
流して酸化性雰囲気でスパッタリングする２段階とチャ
ンバ内部の圧力が１ｍＴｏｒｒ以下になるようにちゃん
場内のガスを排気させてチャンバ内部の酸素を取り除く
３段階に区分して行われる。
【００５１】図９Ｃは通常の低圧気相蒸着法を利用して
ＲｕＯ2 とＲｕを順に積層する方法を示した。
ＲｕＯ2 とＲｕを順に積層する方法を示した。
【００５２】化学気相蒸着でＲｕとＲｕＯ2 とのソース
は有機ルテニウム物質であるが、望ましくはそれぞれＲ
ｕ3 （ＣＯ）12、Ｒｕ（Ｃ3 Ｈ5 ）2 を使用したほうが
いい。Ｒｕ3 （ＣＯ）12は３００℃の真空で、Ｒｕ（Ｃ
3 Ｈ5 ）2 は５７５℃の酸素雰囲気で化学反応を起こし
てそれぞれＲｕ薄膜とＲｕＯ2 薄膜とより形成される。
は有機ルテニウム物質であるが、望ましくはそれぞれＲ
ｕ3 （ＣＯ）12、Ｒｕ（Ｃ3 Ｈ5 ）2 を使用したほうが
いい。Ｒｕ3 （ＣＯ）12は３００℃の真空で、Ｒｕ（Ｃ
3 Ｈ5 ）2 は５７５℃の酸素雰囲気で化学反応を起こし
てそれぞれＲｕ薄膜とＲｕＯ2 薄膜とより形成される。
【００５３】前記化学気相蒸着はＲｕ（Ｃ3 Ｈ5 ）2 と
Ｏ2 との混合よりなる第１反応ガスをチャンバ内に注入
してＲｕＯ2 層を形成する１段階とＲｕ3 （ＣＯ）12の
みよりなる第２反応ガスを注入してＲｕ層を形成する２
段階と分けられて行われる。この１段階の工程と２段階
の工程を繰り返し行うことによりＲｕ／ＲｕＯ2 積層膜
を形成し得る。
Ｏ2 との混合よりなる第１反応ガスをチャンバ内に注入
してＲｕＯ2 層を形成する１段階とＲｕ3 （ＣＯ）12の
みよりなる第２反応ガスを注入してＲｕ層を形成する２
段階と分けられて行われる。この１段階の工程と２段階
の工程を繰り返し行うことによりＲｕ／ＲｕＯ2 積層膜
を形成し得る。
【００５４】実施例２ キャパシターの誘電膜として強誘電体薄膜の代わりにＴ
ａ2 Ｏ5 又はシリコン窒化膜を用いることを除いては実
施例１と同一である。Ｔａ2 Ｏ5 を用いた場合層間の低
誘電膜が形成されないのでさらに薄い等価酸化膜を有す
るキャパシターが得られる。これに反し多結晶のシリコ
ンを下部電極として使用する従来の方法ではＴａより酸
化能力の良いシリコンがＴａ2 Ｏ5 層の酸素を取って多
結晶シリコンとＴａ2 Ｏ5 との間の低誘電物質であるシ
リコン酸化膜を生成するようになりこれによりキャパシ
タテーの等価酸化膜が厚くなる。
ａ2 Ｏ5 又はシリコン窒化膜を用いることを除いては実
施例１と同一である。Ｔａ2 Ｏ5 を用いた場合層間の低
誘電膜が形成されないのでさらに薄い等価酸化膜を有す
るキャパシターが得られる。これに反し多結晶のシリコ
ンを下部電極として使用する従来の方法ではＴａより酸
化能力の良いシリコンがＴａ2 Ｏ5 層の酸素を取って多
結晶シリコンとＴａ2 Ｏ5 との間の低誘電物質であるシ
リコン酸化膜を生成するようになりこれによりキャパシ
タテーの等価酸化膜が厚くなる。
【００５５】実施例３ ＲｕとＲｕＯ2 の代わりに金属及びこの金属の酸化物又
は窒化物を用いることを除けば実施例１と同一である。
前記金属酸化物又は窒化物はその造成中の酸素又は窒素
の量を調節して導電性を与えると同時に前記金属とは蝕
刻特性が異なるようにする。このような性質を利用して
選択的蝕刻を行うことにより実施例１のように下部電極
の表面積を増やす。前記金属はＰｔ又はＰｄであること
が望ましい。
は窒化物を用いることを除けば実施例１と同一である。
前記金属酸化物又は窒化物はその造成中の酸素又は窒素
の量を調節して導電性を与えると同時に前記金属とは蝕
刻特性が異なるようにする。このような性質を利用して
選択的蝕刻を行うことにより実施例１のように下部電極
の表面積を増やす。前記金属はＰｔ又はＰｄであること
が望ましい。
【００５６】図１０は本発明による下部電極の断面図と
平面図である。図１０Ａは本発明の方法により製造され
た下部電極の高さと金属層がストレージノードの内側に
蝕刻されて凹んだ深さとを下部電極の断面図を通じて示
した。Ｈは下部電極の高さを示し、ｘは下部電極の内側
に蝕刻されて凹んだ金属層の深さを示す。
平面図である。図１０Ａは本発明の方法により製造され
た下部電極の高さと金属層がストレージノードの内側に
蝕刻されて凹んだ深さとを下部電極の断面図を通じて示
した。Ｈは下部電極の高さを示し、ｘは下部電極の内側
に蝕刻されて凹んだ金属層の深さを示す。
【００５７】図１０Ｂは本発明の下部電極の平面図であ
る。ここで下部電極の上部表面は正方形でありその一辺
の長さをａと示した。
る。ここで下部電極の上部表面は正方形でありその一辺
の長さをａと示した。
【００５８】図１０Ａ及び図１０Ｂで示したａ，Ｈ及び
ｘを利用して下部電極の有効面積Ｓを次のように計算す
ることができる。
ｘを利用して下部電極の有効面積Ｓを次のように計算す
ることができる。
【００５９】Ｓ＝キャップ面積＋側面積＋面積増加分＝
ａ2 ＋４ａＨ＋［２ａｘ＋２ｘ（ａ−２ｘ）］×２ｎ 但しａは下部電極の上部表面が正方形である場合の一辺
の長さを示し、ｘは第２物質層が蝕刻されて凹んだ長さ
を示し、Ｈは下部電極の長さを示し、ｎはＲｕ層数を示
す。
ａ2 ＋４ａＨ＋［２ａｘ＋２ｘ（ａ−２ｘ）］×２ｎ 但しａは下部電極の上部表面が正方形である場合の一辺
の長さを示し、ｘは第２物質層が蝕刻されて凹んだ長さ
を示し、Ｈは下部電極の長さを示し、ｎはＲｕ層数を示
す。
【００６０】ａを２５６Ｍ ＤＲＡＭと１Ｇ ＤＲＡＭ
でそれぞれ０．７μｍ、０．４μｍとし、Ｈを０．３μ
ｍとした時のキャパシター下部電極の有効面積の増加値
は次の表の通りである。
でそれぞれ０．７μｍ、０．４μｍとし、Ｈを０．３μ
ｍとした時のキャパシター下部電極の有効面積の増加値
は次の表の通りである。
【００６１】
【表１】
【００６２】（註）有効面積の増加値の単位はμｍ2 で
ある。
ある。
【００６３】前記表より判るように本発明により金属層
を例えば３層に使用すると１Ｇ ＤＲＡＭと２５６Ｍ
ＤＲＡＭのキャパシター投影面積で有効面積がそれぞれ
２．１３倍、３．１７倍増加する効果がある。
を例えば３層に使用すると１Ｇ ＤＲＡＭと２５６Ｍ
ＤＲＡＭのキャパシター投影面積で有効面積がそれぞれ
２．１３倍、３．１７倍増加する効果がある。
【００６４】実施例４ 五酸化タンタルで誘電膜を形成することと上部電極を形
成する工程が付け加わったこととを除けば実施例１と同
一である。
成する工程が付け加わったこととを除けば実施例１と同
一である。
【００６５】図１１乃至図１２は前記図７に示された下
部電極に連続して五酸化タンタル誘電膜及び上部電極を
形成する工程を順次に示した断面図である。
部電極に連続して五酸化タンタル誘電膜及び上部電極を
形成する工程を順次に示した断面図である。
【００６６】図１１は図７で形成された下部電極１２０
の表面に五酸化タンタル層１２２を形成したものを示し
た。
の表面に五酸化タンタル層１２２を形成したものを示し
た。
【００６７】前記五酸化タンタル層１２２は具体的に、
４００〜５００℃の温度と４００ｍＴｏｒｒの圧力でＴ
ａ（Ｃ2 Ｈ5 ）5 とＯ2 を原料として形成される。
４００〜５００℃の温度と４００ｍＴｏｒｒの圧力でＴ
ａ（Ｃ2 Ｈ5 ）5 とＯ2 を原料として形成される。
【００６８】図１２を参照すれば、前記下部電極１２０
及び五酸化タンタル層１２２に対しＵＶ−オゾン及び乾
燥酸素熱処理を行った後上部電極の形成のためのポリシ
リコン１２４を蒸着する。前記蒸着は具体的にＳｉＨ4
と３％ＰＨ4 ガスを使用して５７０℃の温度で低圧化学
気相蒸着法を用いてなる。
及び五酸化タンタル層１２２に対しＵＶ−オゾン及び乾
燥酸素熱処理を行った後上部電極の形成のためのポリシ
リコン１２４を蒸着する。前記蒸着は具体的にＳｉＨ4
と３％ＰＨ4 ガスを使用して５７０℃の温度で低圧化学
気相蒸着法を用いてなる。
【００６９】図１３乃至図１４は前記実施例による本発
明の効果を表として示した。図１３を参照すれば、キャ
パシターの有効面積（横軸）に対応して必要な誘電膜を
シリコン酸化膜に換算した厚さを（縦軸）を示した。２
５６Ｍ ＤＲＡＭ及び１ＧＤＲＡＭキャパシターの投影
面積をそれぞれ０．４μｍ×０．９μｍ，０．３４μｍ
×０．５μｍとし、ＤＲＡＭの駆動に要するキャパシタ
ンスはセル当たり２５ｆＦと仮定した。さらに、選択的
蝕刻により中心方向に蝕刻されて凹む深さは０．１５μ
ｍと仮定した。
明の効果を表として示した。図１３を参照すれば、キャ
パシターの有効面積（横軸）に対応して必要な誘電膜を
シリコン酸化膜に換算した厚さを（縦軸）を示した。２
５６Ｍ ＤＲＡＭ及び１ＧＤＲＡＭキャパシターの投影
面積をそれぞれ０．４μｍ×０．９μｍ，０．３４μｍ
×０．５μｍとし、ＤＲＡＭの駆動に要するキャパシタ
ンスはセル当たり２５ｆＦと仮定した。さらに、選択的
蝕刻により中心方向に蝕刻されて凹む深さは０．１５μ
ｍと仮定した。
【００７０】０．５μｍ高さのスタック形キャパシター
の場合だと、キャパシターの有効面積はキャパシターの
占める面積の約５倍であるので、２５６Ｍ ＤＲＡＭ及
び１Ｇ ＤＲＡＭに要するキャパシタンスを確保するた
めの五酸化タンタルの酸化膜の厚さはそれぞれ２３Å，
１８Å以下になるべきである。これは五酸化タンタルの
薄膜化の限界に近接するものか薄膜化の不可能な厚さに
なるものかである。従って、五酸化タンタルの薄膜化の
限界内でＤＲＡＭに必要な有効キャパシタンスを得るた
めにはキャパシターの占有面積に対する有効キャパシタ
ーの面積との比が２５６Ｍでは５以上、１Ｇでは１１以
上にならなければならない。しかしながら、このような
有効キャパシター面積／占有面積を得るためには下部電
極がシリンダ又は二重シリンダ構造となるべきでありこ
の場合五酸化タンタルを使用することは不可能である。
の場合だと、キャパシターの有効面積はキャパシターの
占める面積の約５倍であるので、２５６Ｍ ＤＲＡＭ及
び１Ｇ ＤＲＡＭに要するキャパシタンスを確保するた
めの五酸化タンタルの酸化膜の厚さはそれぞれ２３Å，
１８Å以下になるべきである。これは五酸化タンタルの
薄膜化の限界に近接するものか薄膜化の不可能な厚さに
なるものかである。従って、五酸化タンタルの薄膜化の
限界内でＤＲＡＭに必要な有効キャパシタンスを得るた
めにはキャパシターの占有面積に対する有効キャパシタ
ーの面積との比が２５６Ｍでは５以上、１Ｇでは１１以
上にならなければならない。しかしながら、このような
有効キャパシター面積／占有面積を得るためには下部電
極がシリンダ又は二重シリンダ構造となるべきでありこ
の場合五酸化タンタルを使用することは不可能である。
【００７１】図１４は本発明の方法によるフィン形下部
電極に五酸化タンタルを適用する場合、ＲｕＯ2 ／Ｒｕ
積層の下部電極のＲｕ層の層数に応じた有効キャパシタ
ー面積／キャパシター占有面積及び２５６Ｍ ＤＲＡＭ
で２５ｆＦを得るために必要な誘電膜をシリコン酸化膜
に換算した厚さの関係を示した。下部電極の厚さは０．
５μｍと仮定した。２５６Ｍ ＤＲＡＭではＲｕが２層
以上であれば３２Åの有効酸化膜の換算厚さを有する五
酸化タンタル層を利用して２５ｆＦ以上のキャパシタン
スが確保できることが判る。
電極に五酸化タンタルを適用する場合、ＲｕＯ2 ／Ｒｕ
積層の下部電極のＲｕ層の層数に応じた有効キャパシタ
ー面積／キャパシター占有面積及び２５６Ｍ ＤＲＡＭ
で２５ｆＦを得るために必要な誘電膜をシリコン酸化膜
に換算した厚さの関係を示した。下部電極の厚さは０．
５μｍと仮定した。２５６Ｍ ＤＲＡＭではＲｕが２層
以上であれば３２Åの有効酸化膜の換算厚さを有する五
酸化タンタル層を利用して２５ｆＦ以上のキャパシタン
スが確保できることが判る。
【００７２】以上、本発明を具体的な実施例を挙げて説
明したが、これは当業者によりさらに改良及び変形され
ることができる。例えば上記各実施例においては、第１
物質としてＲｕＯ2 を用い、第２物質としてＲｕを用い
たものであるが、第１物質としては、ＲｕＯ2 の他に、
インジウムスズ酸化物、オスミウム酸化物及びイリジウ
ム酸化物などを用いることができ、第２物質としては、
Ｒｕの他に、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリ
ジウム（Ｉｒ）、オスミウム（Ｏｓ）、アルミニウム
（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）などを
用いることができる。また、誘電物質としても、上記実
施例で用いたＢＳＴ、ＰＺＴ、五酸化タンタル（Ｔａ2
Ｏ5 ）、シリコンニトリド（シリコン窒化膜）の他に、
ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 ）、Ｂｉ
3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirconate)、ＳＴＯ
（ＳｒＴｉＯ3 ）、酸化シリコン、ＯＮＯ(oxide-nitri
de-oxide) 、チタンシリケート、酸化チタン、チタン鉛
及びＳｒＢｉ2 Ｔａ2 Ｏ9 などを用いることができる。
明したが、これは当業者によりさらに改良及び変形され
ることができる。例えば上記各実施例においては、第１
物質としてＲｕＯ2 を用い、第２物質としてＲｕを用い
たものであるが、第１物質としては、ＲｕＯ2 の他に、
インジウムスズ酸化物、オスミウム酸化物及びイリジウ
ム酸化物などを用いることができ、第２物質としては、
Ｒｕの他に、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリ
ジウム（Ｉｒ）、オスミウム（Ｏｓ）、アルミニウム
（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）などを
用いることができる。また、誘電物質としても、上記実
施例で用いたＢＳＴ、ＰＺＴ、五酸化タンタル（Ｔａ2
Ｏ5 ）、シリコンニトリド（シリコン窒化膜）の他に、
ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 ）、Ｂｉ
3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirconate)、ＳＴＯ
（ＳｒＴｉＯ3 ）、酸化シリコン、ＯＮＯ(oxide-nitri
de-oxide) 、チタンシリケート、酸化チタン、チタン鉛
及びＳｒＢｉ2 Ｔａ2 Ｏ9 などを用いることができる。
【００７３】また、Ｒｕ及びＲｕＯ2 よりなる電極は他
の形態、即ちトレンチ形、タブルボックス形、平行平板
形、クラウン形又はネスティド形などで製造されること
ができる。
の形態、即ちトレンチ形、タブルボックス形、平行平板
形、クラウン形又はネスティド形などで製造されること
ができる。
【００７４】さらに、本発明の電極としては、ＤＲＡＭ
メモリセルだけでなく不揮発性メモリセルも形成し得
る。本発明のＲｕ及びＲｕＯ2 はキャパシター電極の一
部だけを構成することができる。例えば電極がアルミニ
ウムやポリシリコンで構成されその表面がＲｕで覆われ
て電極の酸化が防げる。
メモリセルだけでなく不揮発性メモリセルも形成し得
る。本発明のＲｕ及びＲｕＯ2 はキャパシター電極の一
部だけを構成することができる。例えば電極がアルミニ
ウムやポリシリコンで構成されその表面がＲｕで覆われ
て電極の酸化が防げる。
【００７５】またさらに、本発明で触れたＲｕ物質の外
にもＲｕを含む物質であれば本発明のキャパシター製造
に使用されることができる。例えばカルシウムルテネー
ト、ストロンチウムルテネート、タリュームルテネー
ト、バリウムルテネート、ビスマスルテネート及び鉛ル
テネートなどを本発明によるキャパシター電極物質とし
て使用し得る。一方電極間のキャパシター絶縁層とし
て、さらに多様な物質を使用し得る。
にもＲｕを含む物質であれば本発明のキャパシター製造
に使用されることができる。例えばカルシウムルテネー
ト、ストロンチウムルテネート、タリュームルテネー
ト、バリウムルテネート、ビスマスルテネート及び鉛ル
テネートなどを本発明によるキャパシター電極物質とし
て使用し得る。一方電極間のキャパシター絶縁層とし
て、さらに多様な物質を使用し得る。
【００７６】上記実施例で言及した拡散障壁層は選択的
な性質であって本発明の改良及び変形において必ず必要
なものではない。従って、本発明は前記した特定な形態
のみに限定されず、本発明の意図と観点を外れない範囲
内で変形されることができる。
な性質であって本発明の改良及び変形において必ず必要
なものではない。従って、本発明は前記した特定な形態
のみに限定されず、本発明の意図と観点を外れない範囲
内で変形されることができる。
【００７７】
【発明の効果】本発明の導電性酸化物よりなる第１物質
および導電体よりなる第２物質より構成された電極は酸
素雰囲気で安定する。従って、本発明のキャパシター電
極は酸素雰囲気でもその伝導性を保つ所、洗浄サイク
ル、脱イオン水濯ぎ及び空気雰囲気への露出などのよう
な後続作業で酸化より起こる問題が防止される。これに
より酸化物の蝕刻の除去や酸素よりウェーハ分離などの
ような別の工程無しにもキャパシター電極の電気的接触
を向上させ得る。
および導電体よりなる第２物質より構成された電極は酸
素雰囲気で安定する。従って、本発明のキャパシター電
極は酸素雰囲気でもその伝導性を保つ所、洗浄サイク
ル、脱イオン水濯ぎ及び空気雰囲気への露出などのよう
な後続作業で酸化より起こる問題が防止される。これに
より酸化物の蝕刻の除去や酸素よりウェーハ分離などの
ような別の工程無しにもキャパシター電極の電気的接触
を向上させ得る。
【００７８】さらに、本発明のキャパシターは強誘電体
薄膜を具備するのみならずフィン形の構造を有するので
キャパシタンスが増加される。
薄膜を具備するのみならずフィン形の構造を有するので
キャパシタンスが増加される。
【００７９】一方、五酸化タンタルを本発明のキャパシ
ターに使用した場合、第１電極が酸化物電極であるＲｕ
Ｏ2 なので第１電極と五酸化タンタルとの間で低誘電定
数を有する酸化膜の生成される現象が防止されるだけで
なく、第１電極がフィン形の構造なので有効キャパシタ
ー面積が増えて実際に使用可能な五酸化タンタルの換算
したシリコン酸化膜が厚くなり、さらに、第１電極が複
雑なフィン形の構造になくても段差塗布性の優れたポリ
シリコンを第２電極として利用するのでストレージノー
ドの全表面に均一に第２電極を形成し得る。
ターに使用した場合、第１電極が酸化物電極であるＲｕ
Ｏ2 なので第１電極と五酸化タンタルとの間で低誘電定
数を有する酸化膜の生成される現象が防止されるだけで
なく、第１電極がフィン形の構造なので有効キャパシタ
ー面積が増えて実際に使用可能な五酸化タンタルの換算
したシリコン酸化膜が厚くなり、さらに、第１電極が複
雑なフィン形の構造になくても段差塗布性の優れたポリ
シリコンを第２電極として利用するのでストレージノー
ドの全表面に均一に第２電極を形成し得る。
【図１】 従来の方法により製造された強誘電体キャパ
シターを有する半導体メモリ装置の断面図である。
シターを有する半導体メモリ装置の断面図である。
【図２】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図４】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図５】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図６】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図７】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図８】 本発明の方法によりキャパシターを製造する
工程を説明するための断面図である。
工程を説明するための断面図である。
【図９】 （Ａ）乃至（Ｃ）は本発明によりキャパシタ
ーの下部電極を形成する方法を説明するためのグラフで
ある。
ーの下部電極を形成する方法を説明するためのグラフで
ある。
【図１０】 （Ａ）及び（Ｂ）はそれぞれ本発明による
キャパシターの下部電極の断面図と平面図である。
キャパシターの下部電極の断面図と平面図である。
【図１１】 本発明によるキャパシターの下部電極上に
誘電膜及び上部電極を形成する工程を順次に示した断面
図である。
誘電膜及び上部電極を形成する工程を順次に示した断面
図である。
【図１２】 本発明によるキャパシターの下部電極上に
誘電膜及び上部電極を形成する工程を順次に示した断面
図である。
誘電膜及び上部電極を形成する工程を順次に示した断面
図である。
【図１３】 従来の方法と本発明の実施例によるキャパ
シターの有効電極の面積と誘電膜の厚さとの関係を示し
たグラフである。
シターの有効電極の面積と誘電膜の厚さとの関係を示し
たグラフである。
【図１４】 従来の方法と本発明の実施例によるキャパ
シターの有効電極の面積と誘電膜の厚さとの関係を示し
たグラフである。
シターの有効電極の面積と誘電膜の厚さとの関係を示し
たグラフである。
７２ａ，７２ｂ，７２ｃ，８２ａ，８２ｂ，８２ｃ，９
２ａ，９２ｂ，９２ｃ，１０２ａ，１０２ｂ，１０２
ｃ，１０６ａ，１０６ｂ，１１２ａ，１１２ｂ，１１２
ｃ…ＲｕＯ2 層、 ７４ａ，７４ｂ，８４ａ，８４ｂ，９４ａ，９４ｂ，１
０４ａ，１０４ｂ，１１４ａ，１１４ｂ…Ｒｕ層、 １１８…強誘電体膜、 １２０…下部電極、 １２２…五酸化タンタル、 １２４…ポリシリコン。
２ａ，９２ｂ，９２ｃ，１０２ａ，１０２ｂ，１０２
ｃ，１０６ａ，１０６ｂ，１１２ａ，１１２ｂ，１１２
ｃ…ＲｕＯ2 層、 ７４ａ，７４ｂ，８４ａ，８４ｂ，９４ａ，９４ｂ，１
０４ａ，１０４ｂ，１１４ａ，１１４ｂ…Ｒｕ層、 １１８…強誘電体膜、 １２０…下部電極、 １２２…五酸化タンタル、 １２４…ポリシリコン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 7735−4Ｍ Ｈ０１Ｌ 27/10 ６５１
Claims (24)
- 【請求項１】 導電性酸化物よりなる第１物質層及び導
電体よりなる第２物質層が交互に積層され、前記第２物
質層が蝕刻されてその幅が第１物質層の幅より短くなっ
てフィン形構造を形成する第１電極と、 第２電極と、 前記第１電極と第２電極との間に形成された誘電物質と
を含めてなることを特徴とするキャパシター。 - 【請求項２】 前記第２物質層の露出面が酸化層で覆わ
れていることを特徴とする請求項１記載のキャパシタ
ー。 - 【請求項３】 前記第２物質層の露出面を覆う前記酸化
層の厚さが５０〜２００Åであることを特徴とする請求
項２記載のキャパシター。 - 【請求項４】 前記第１電極の前記第１物質層はルテニ
ウム酸化物（Ruthenium oxide)、インジウムスズ酸化物
(Indium Tin oxide)、オスミウム酸化物(Osmium oxide)
及びイリジウム酸化物（Iridium oxide)よりなるグルー
プから選択された物質より構成されたことを特徴とする
請求項１記載のキャパシター。 - 【請求項５】 前記第１電極の第２物質層は白金（Ｐ
ｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテ
ニウム（Ｒｕ）、オスミウム（Ｏｓ）、アルミニウム
（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）より構
成されたグループから選択された物質より構成されるこ
とを特徴とする請求項１記載のキャパシター。 - 【請求項６】 前記誘電物質がＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ3 ）、Ｂｉ3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirconat
e)、ＢＳＴ（ＢａＳｒＴｉＯ3 ）、ＳＴＯ（ＳｒＴｉＯ
3 ）、五酸化タンタル、酸化シリコン、ＯＮＯ(oxide-n
itride-oxide) 、チタンシリケート、シリコンニトリ
ド、酸化チタン、チタン鉛及びＳｒＢｉ2 Ｔａ2 Ｏ9 と
よりなる群の中で選択された少なくともいずれか一つで
あることを特徴とする請求項１記載のキャパシター。 - 【請求項７】 前記第２電極がＲｕ、Ｐｔ、Ｔｉ及びＩ
ｒとよりなる群の中で選択されたいずれか一つを含むこ
とを特徴とする請求項１記載のキャパシター。 - 【請求項８】 前記第２電極がポリシリコンを含めて構
成され前記誘電物質が五酸化タンタルを含めて構成され
ることを特徴とする請求項１記載のキャパシター。 - 【請求項９】 前記キャパシターがトランジスタの電極
に連結されてＤＲＡＭセル又は不揮発性メモリセルとを
構成することを特徴とする請求項１記載のキャパシタ
ー。 - 【請求項１０】 前記キャパシターが、前記第１電極と
半導体基板上のソース領域を電気的に接続させる導電性
プラグと、 前記第１電極と前記導電性プラグとの間に形成される拡
散障壁をさらに含めて構成されることを特徴とする請求
項１記載のキャパシター。 - 【請求項１１】 導電性酸化物よりなる第１物質層及び
導電体よりなる第２物質層を交互に積層する段階と、 写真蝕刻方法で前記積層された第１物質層及び第２物質
層をパターニングする段階と、 前記第１物質層と第２物質層に対して蝕刻選択性を有す
る蝕刻液又は蝕刻ガスで選択的蝕刻を行ってフィン形構
造の第１電極を形成する段階と、 前記第１電極上に誘電物質を積層する段階と、 前記誘電物質の上部に第２電極を形成する段階とを含め
て構成されたことを特徴とするキャパシターの製造方
法。 - 【請求項１２】 前記フィン形構造の第１電極中の第２
物質層の露出面を酸化する段階をさらに含めてなること
を特徴とする請求項１１記載のキャパシターの製造方
法。 - 【請求項１３】 前記第２物質層の露出面の酸化の結果
形成された酸化物層の厚さが５０〜２００Åであること
を特徴とする請求項１２記載のキャパシターの製造方
法。 - 【請求項１４】 前記第１電極の前記第１物質層はルテ
ニウム酸化物、インジウムスズ酸化物、オスミウム酸化
物、イリジウム酸化物、とより構成されたグループより
選択された物質よりなることを特徴とする請求項１１記
載のキャパシターの製造方法。 - 【請求項１５】 前記第１電極の前記第２物質層はＰ
ｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ、Ａｌ、Ｔｉ、及びＴａと
より構成するグループより選択された物質より構成され
ることを特徴とする請求項１１記載のキャパシターの製
造方法。 - 【請求項１６】 前記誘電物質がＰＺＴ（Ｐｂ（Ｚｒ，
Ｔｉ）Ｏ3 ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔ
ｉ）Ｏ3 ）、Ｂｉ3 Ｔｉ4 Ｏ12、ジルコン鉛(lead zirc
onate)、ＢＳＴ（ＢａＳｒＴｉＯ3 ）、ＳＴＯ（ＳｒＴ
ｉＯ3 ）、五酸化タンタル、酸化シリコン、ＯＮＯ(oxi
de-nitride-oxide) 、チタンシリケート、シリコンニト
リド、酸化チタン、チタン鉛及びＳｒＢｉ2 Ｔａ2 Ｏ9
とよりなる群の中で選択された少なくとも一つであるこ
とを特徴とする請求項１１記載のキャパシターの製造方
法。 - 【請求項１７】 前記第２電極がＲｕ、Ｐｔ、Ｔｉ及び
Ｉｒとよりなる群の中で選択されたいずれか一つを含む
ことを特徴とする請求項１１記載のキャパシターの製造
方法。 - 【請求項１８】 前記キャパシター製造方法が、前記第
１電極と半導体基板上のソース領域を電気的に接続させ
る導電性プラグを形成する段階と、 前記第１電極と前記導電性プラグとに間の拡散障壁を形
成する段階とをさらに含めて構成されることを特徴とす
る請求項１１記載のキャパシター製造方法。 - 【請求項１９】 前記第１物質層及び第２物質層がスパ
ッタリング工程で積層されることを特徴とする請求項１
１記載のキャパシターの製造方法。 - 【請求項２０】 前記スパッタリング工程が、金属より
構成された第１ターゲツト及び金属酸化物とより構成さ
れた第２ターゲットとがそれぞれ装着されたスパッタリ
ング装置を利用して、金属のみを蒸着させる段階及び金
属酸化物のみを蒸着させる段階を少なくとも一回以上繰
り返し行われることより構成されたことを特徴とする請
求項１９記載のキャパシターの製造方法。 - 【請求項２１】 前記スパッタリング工程が、金属で構
成されたターゲットのみが装着されたスパッタリング装
置を利用して酸素と非活性ガスとが混合された雰囲気で
スパッタリングで金属酸化物層を形成する段階と、 スパッタリングチャンバより酸素を排出させる段階と、 非活性ガスのみある雰囲気でスパッタリングして金属層
を形成する段階を少なくとも一回以上繰り返し行われる
ことより構成されたことを特徴とする請求項１９記載の
キャパシターの製造方法。 - 【請求項２２】 前記第１物質層はＲｕＯ2 又はＩｒＯ
2 よりなり、前記第２物質層はＲｕ又はＩｒよりなるこ
とを特徴とする請求項１９記載のキャパシターの製造方
法。 - 【請求項２３】 前記第１物質層及び第２物質層が化学
気相蒸着法で積層されることを特徴とする請求項１１記
載のキャパシターの製造方法。 - 【請求項２４】 前記化学気相蒸着法が前記第１物質層
を形成する段階と前記第２物質層を形成する段階とに区
分して行われることを特徴とする請求項２３記載のキャ
パシターの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P34499 | 1994-12-15 | ||
| KR1019940034499A KR0155785B1 (ko) | 1994-12-15 | 1994-12-15 | 핀형 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167702A true JPH08167702A (ja) | 1996-06-25 |
| JP3936410B2 JP3936410B2 (ja) | 2007-06-27 |
Family
ID=19401731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25797295A Expired - Lifetime JP3936410B2 (ja) | 1994-12-15 | 1995-10-04 | フィン形キャパシター及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5834357A (ja) |
| JP (1) | JP3936410B2 (ja) |
| KR (1) | KR0155785B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000001000A1 (en) * | 1998-06-30 | 2000-01-06 | Matsushita Electronics Corporation | Dc sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| EP0987753A2 (de) * | 1998-09-17 | 2000-03-22 | Siemens Aktiengesellschaft | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben |
| EP0987755A2 (de) * | 1998-09-17 | 2000-03-22 | Siemens Aktiengesellschaft | Gestapelter Flossenkondensator für DRAM und Herstellverfahren dafür |
| KR100351238B1 (ko) * | 1999-09-14 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6919256B2 (en) | 2003-01-24 | 2005-07-19 | Renesas Technology Corp. | Method of manufacturing semiconductor device having MIM capacitor |
| WO2011016196A1 (ja) * | 2009-08-03 | 2011-02-10 | パナソニック株式会社 | 半導体メモリの製造方法 |
| US7897415B2 (en) | 2005-07-28 | 2011-03-01 | Samsung Electronics Co., Ltd. | Ferroelectric recording medium and method of manufacturing the same |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052271A (en) * | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| US6617205B1 (en) * | 1995-11-20 | 2003-09-09 | Hitachi, Ltd. | Semiconductor storage device and process for manufacturing the same |
| CN1150624C (zh) * | 1995-12-08 | 2004-05-19 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| KR100238615B1 (ko) * | 1996-06-04 | 2000-01-15 | 가네꼬 히사시 | 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법 |
| TW369694B (en) * | 1997-04-22 | 1999-09-11 | United Microelectronics Corp | DRAM capacitor structure and its process |
| US7115461B2 (en) * | 1997-07-24 | 2006-10-03 | Texas Instruments Incorporated | High permittivity silicate gate dielectric |
| US6841439B1 (en) * | 1997-07-24 | 2005-01-11 | Texas Instruments Incorporated | High permittivity silicate gate dielectric |
| US6018065A (en) * | 1997-11-10 | 2000-01-25 | Advanced Technology Materials, Inc. | Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor |
| US6150691A (en) * | 1997-12-19 | 2000-11-21 | Micron Technology, Inc. | Spacer patterned, high dielectric constant capacitor |
| US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
| TW366594B (en) * | 1998-01-14 | 1999-08-11 | United Microelectronics Corp | Manufacturing method for DRAM capacitor |
| TW427015B (en) * | 1998-01-14 | 2001-03-21 | United Microelectronics Corp | Structure and manufacturing method of stacked-type capacitors |
| JP3183243B2 (ja) * | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| US6114201A (en) * | 1998-06-01 | 2000-09-05 | Texas Instruments-Acer Incorporated | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs |
| KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US5907782A (en) * | 1998-08-15 | 1999-05-25 | Acer Semiconductor Manufacturing Inc. | Method of forming a multiple fin-pillar capacitor for a high density dram cell |
| KR100282487B1 (ko) | 1998-10-19 | 2001-02-15 | 윤종용 | 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법 |
| KR100326269B1 (ko) * | 1998-12-24 | 2002-05-09 | 박종섭 | 반도체소자의고유전체캐패시터제조방법 |
| US6221710B1 (en) * | 1998-12-29 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating capacitor |
| US6204178B1 (en) * | 1998-12-29 | 2001-03-20 | Micron Technology, Inc. | Nucleation and deposition of PT films using ultraviolet irradiation |
| JP2000208508A (ja) | 1999-01-13 | 2000-07-28 | Texas Instr Inc <Ti> | 珪酸塩高誘電率材料の真空蒸着 |
| US6319789B1 (en) * | 1999-01-25 | 2001-11-20 | Micron Techonology, Inc. | Method for improved processing and etchback of a container capacitor |
| US6190963B1 (en) * | 1999-05-21 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same |
| KR100423913B1 (ko) * | 2001-12-28 | 2004-03-22 | 삼성전자주식회사 | 루테늄 함유 박막 형성 방법 |
| KR100389913B1 (ko) * | 1999-12-23 | 2003-07-04 | 삼성전자주식회사 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| US6475854B2 (en) * | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
| US6482736B1 (en) * | 2000-06-08 | 2002-11-19 | Micron Technology, Inc. | Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers |
| US6492242B1 (en) | 2000-07-03 | 2002-12-10 | Chartered Semiconductor Manufacturing Ltd. | Method of forming of high K metallic dielectric layer |
| US6440495B1 (en) * | 2000-08-03 | 2002-08-27 | Applied Materials, Inc. | Chemical vapor deposition of ruthenium films for metal electrode applications |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| KR100387264B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6479100B2 (en) * | 2001-04-05 | 2002-11-12 | Applied Materials, Inc. | CVD ruthenium seed for CVD ruthenium deposition |
| US6726996B2 (en) | 2001-05-16 | 2004-04-27 | International Business Machines Corporation | Laminated diffusion barrier |
| JP2003007855A (ja) * | 2001-06-26 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| FR2837622B1 (fr) * | 2002-03-20 | 2005-03-25 | Memscap | Micro-composant electronique integrant une structure capacitive, et procede de fabrication |
| FR2836597B1 (fr) * | 2002-02-27 | 2005-03-04 | Memscap | Micro-composant electronique incorporant une structure capacitive, et procede de realisation |
| US20030179521A1 (en) * | 2002-03-20 | 2003-09-25 | Lionel Girardie | Electronic microcomponent incorporating a capacitive structure and fabrication process |
| US6664582B2 (en) * | 2002-04-12 | 2003-12-16 | International Business Machines Corporation | Fin memory cell and method of fabrication |
| KR100533973B1 (ko) * | 2003-06-30 | 2005-12-07 | 주식회사 하이닉스반도체 | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 |
| US7101754B2 (en) * | 2004-06-10 | 2006-09-05 | Dalsa Semiconductor Inc. | Titanium silicate films with high dielectric constant |
| KR100718267B1 (ko) * | 2005-03-23 | 2007-05-14 | 삼성전자주식회사 | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| WO2009044236A1 (en) * | 2007-10-03 | 2009-04-09 | Freescale Semiconductor, Inc. | Method of forming an inverted t shaped channel structure for an inverted t channel field effect transistor device |
| US9257638B2 (en) * | 2014-03-27 | 2016-02-09 | Lam Research Corporation | Method to etch non-volatile metal materials |
| WO2015191641A1 (en) | 2014-06-10 | 2015-12-17 | Smart Hybrid Systems Incorporated | High energy density capacitor with micrometer structures and nanometer components |
| US10312026B2 (en) | 2015-06-09 | 2019-06-04 | Smart Hybird Systems Incorporated | High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material |
| US10559568B1 (en) * | 2018-09-10 | 2020-02-11 | Nanya Technology Corporation | Method for preparing semiconductor capacitor structure |
| EP3787022B1 (en) * | 2019-03-26 | 2024-07-31 | Shenzhen Goodix Technology Co., Ltd. | Capacitor and manufacturing method therefor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| DE69119354T2 (de) * | 1990-10-29 | 1996-09-19 | Nippon Electric Co | DRAM Zelle mit Stapelkondensator |
| US5168073A (en) * | 1991-10-31 | 1992-12-01 | Micron Technology, Inc. | Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate |
| US5192703A (en) * | 1991-10-31 | 1993-03-09 | Micron Technology, Inc. | Method of making tungsten contact core stack capacitor |
| US5573967A (en) * | 1991-12-20 | 1996-11-12 | Industrial Technology Research Institute | Method for making dynamic random access memory with fin-type stacked capacitor |
| KR0131743B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 디램셀의 저장전극 형성방법 |
| US5656536A (en) * | 1996-03-29 | 1997-08-12 | Vanguard International Semiconductor Corporation | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs |
-
1994
- 1994-12-15 KR KR1019940034499A patent/KR0155785B1/ko not_active IP Right Cessation
-
1995
- 1995-10-04 JP JP25797295A patent/JP3936410B2/ja not_active Expired - Lifetime
- 1995-10-30 US US08/550,326 patent/US5834357A/en not_active Expired - Lifetime
-
1998
- 1998-05-26 US US09/083,886 patent/US6078493A/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000001000A1 (en) * | 1998-06-30 | 2000-01-06 | Matsushita Electronics Corporation | Dc sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| KR100419683B1 (ko) * | 1998-06-30 | 2004-02-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정 |
| US6541375B1 (en) | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| US6512259B1 (en) | 1998-09-14 | 2003-01-28 | Infineon Technologies Ag | Capacitor with high-ε dielectric or ferroelectric material based on the fin stack principle |
| DE19842682A1 (de) * | 1998-09-17 | 2000-04-06 | Siemens Ag | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren |
| DE19842704C2 (de) * | 1998-09-17 | 2002-03-28 | Infineon Technologies Ag | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
| DE19842704A1 (de) * | 1998-09-17 | 2000-04-06 | Siemens Ag | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren unter Einsatz einer Negativform |
| EP0987755A2 (de) * | 1998-09-17 | 2000-03-22 | Siemens Aktiengesellschaft | Gestapelter Flossenkondensator für DRAM und Herstellverfahren dafür |
| EP0987755A3 (de) * | 1998-09-17 | 2004-01-21 | Infineon Technologies AG | Gestapelter Flossenkondensator für DRAM und Herstellverfahren dafür |
| EP0987753A3 (de) * | 1998-09-17 | 2004-01-21 | Infineon Technologies AG | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben |
| EP0987753A2 (de) * | 1998-09-17 | 2000-03-22 | Siemens Aktiengesellschaft | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben |
| KR100351238B1 (ko) * | 1999-09-14 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6919256B2 (en) | 2003-01-24 | 2005-07-19 | Renesas Technology Corp. | Method of manufacturing semiconductor device having MIM capacitor |
| US7897415B2 (en) | 2005-07-28 | 2011-03-01 | Samsung Electronics Co., Ltd. | Ferroelectric recording medium and method of manufacturing the same |
| WO2011016196A1 (ja) * | 2009-08-03 | 2011-02-10 | パナソニック株式会社 | 半導体メモリの製造方法 |
| JP4763858B2 (ja) * | 2009-08-03 | 2011-08-31 | パナソニック株式会社 | 半導体メモリの製造方法 |
| US8258038B2 (en) | 2009-08-03 | 2012-09-04 | Panasonic Corporation | Method of manufacturing semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155785B1 (ko) | 1998-10-15 |
| JP3936410B2 (ja) | 2007-06-27 |
| US5834357A (en) | 1998-11-10 |
| US6078493A (en) | 2000-06-20 |
| KR960026808A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3936410B2 (ja) | フィン形キャパシター及びその製造方法 | |
| US6294425B1 (en) | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers | |
| US6211005B1 (en) | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof | |
| KR100227843B1 (ko) | 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법 | |
| JP3485690B2 (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JP3534983B2 (ja) | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 | |
| US6798010B2 (en) | Ferroelectric memory devices | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US6630387B2 (en) | Method for forming capacitor of semiconductor memory device using electroplating method | |
| US6153460A (en) | Method of fabricating semiconductor memory device | |
| JPH10303397A (ja) | 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法 | |
| US5585998A (en) | Isolated sidewall capacitor with dual dielectric | |
| KR0147639B1 (ko) | 고유전율 캐패시터의 하부전극 형성방법 | |
| JPH11243184A (ja) | 高誘電率キャパシタおよび製造方法 | |
| JPH0936332A (ja) | キャパシタ及びその製造方法 | |
| US6395601B2 (en) | Method for forming a lower electrode for use in a semiconductor device | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| KR100219506B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| JP3683675B2 (ja) | キャパシタを有する半導体装置 | |
| US6495415B2 (en) | Method for fabricating a patterned layer | |
| KR20000001619A (ko) | 굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JPH11103029A (ja) | 容量素子、それを用いた半導体記憶装置およびその製造方法 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |