JP3534983B2 - 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 - Google Patents
下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法Info
- Publication number
- JP3534983B2 JP3534983B2 JP23122897A JP23122897A JP3534983B2 JP 3534983 B2 JP3534983 B2 JP 3534983B2 JP 23122897 A JP23122897 A JP 23122897A JP 23122897 A JP23122897 A JP 23122897A JP 3534983 B2 JP3534983 B2 JP 3534983B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- capacitor
- conductive layer
- diffusion barrier
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 239000003990 capacitor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 230000001681 protective effect Effects 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 149
- 238000009792 diffusion process Methods 0.000 claims description 60
- 230000004888 barrier function Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000009713 electroplating Methods 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 229910052741 iridium Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 150000003839 salts Chemical class 0.000 claims description 4
- 229910004491 TaAlN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910004200 TaSiN Inorganic materials 0.000 claims 1
- 229910006249 ZrSi Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 229910052746 lanthanum Inorganic materials 0.000 claims 1
- 229910052745 lead Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- -1 N 2 Chemical class 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に高誘電物質を誘電膜として用いる半導体装置のキャ
パシタ及びその製造方法に関するものである。
特に高誘電物質を誘電膜として用いる半導体装置のキャ
パシタ及びその製造方法に関するものである。
【０００２】
【従来の技術】一般に、多くのメモリセルを高集積化す
るためには、できるだけメモリセルを小さく形成する必
要がある。一方、各セルの静電容量が大きいほど各セル
はうまく作動する。静電容量が大きいとメモリセルの読
出し能力が向上して、低いソフトエラ−率が具現でき、
且つ低電圧でも動作し得るようになる。従って、大静電
容量のメモリセルを小さく形成することによって、半導
体装置を一層高集積化し得る。
るためには、できるだけメモリセルを小さく形成する必
要がある。一方、各セルの静電容量が大きいほど各セル
はうまく作動する。静電容量が大きいとメモリセルの読
出し能力が向上して、低いソフトエラ−率が具現でき、
且つ低電圧でも動作し得るようになる。従って、大静電
容量のメモリセルを小さく形成することによって、半導
体装置を一層高集積化し得る。
【０００３】そこで、セルの静電容量を増加させるため
に、３次元構造を有するキャパシタが提案された。該キ
ャパシタは、通常、フィン構造の下部電極や、ボックス
構造の下部電極、及び円筒構造の下部電極の形態を有し
ている。しかしながら、３次元構造のキャパシタは製造
工程が複雑となり、且つ製造過程で欠陥が発生し易いた
め、実際には適用し難い。
に、３次元構造を有するキャパシタが提案された。該キ
ャパシタは、通常、フィン構造の下部電極や、ボックス
構造の下部電極、及び円筒構造の下部電極の形態を有し
ている。しかしながら、３次元構造のキャパシタは製造
工程が複雑となり、且つ製造過程で欠陥が発生し易いた
め、実際には適用し難い。
【０００４】従って、最近では、キャパシタの静電容量
を増加させるために、高誘電膜に対する研究が盛んであ
る。高誘電膜が用いられたキャパシタは、単純な２次元
構造の下部電極だけで充分なセル静電容量を確保し得る
ので、工程の単純化の面においても、半導体装置の高集
積化の面においても、前述した３次元構造のキャパシタ
より好ましい。
を増加させるために、高誘電膜に対する研究が盛んであ
る。高誘電膜が用いられたキャパシタは、単純な２次元
構造の下部電極だけで充分なセル静電容量を確保し得る
ので、工程の単純化の面においても、半導体装置の高集
積化の面においても、前述した３次元構造のキャパシタ
より好ましい。
【０００５】しかし、従来のように不純物のド−ピング
された多結晶シリコンを下部電極として用いる際には、
高誘電膜と多結晶シリコンとが反応し易く、その界面に
誘電率が非常に低い誘電層が形成される。この結果、全
体的な静電容量が劣化してしまう。従って、高誘電膜に
適した新たな電極が要求されている。図１乃至図３は、
従来の技術による高誘電膜を用いた半導体装置のキャパ
シタ及びその製造方法を説明するための断面図である。
された多結晶シリコンを下部電極として用いる際には、
高誘電膜と多結晶シリコンとが反応し易く、その界面に
誘電率が非常に低い誘電層が形成される。この結果、全
体的な静電容量が劣化してしまう。従って、高誘電膜に
適した新たな電極が要求されている。図１乃至図３は、
従来の技術による高誘電膜を用いた半導体装置のキャパ
シタ及びその製造方法を説明するための断面図である。
【０００６】図１は、層間絶縁膜パタ−ン２０、コンタ
クトプラグ３０、拡散障壁層４０、及び下部導電層５０
を形成する工程を示す。まず、半導体基板１０上に前記
半導体基板１０の所定領域を露出させるコンタクトホ−
ルを有する層間絶縁膜パタ−ン２０を形成する。次い
で、前記コンタクトホ−ルが埋め立てられるよう前記層
間絶縁膜パタ−ン２０上に多結晶シリコン層を形成した
後、前記層間絶縁膜パタ−ン２０が露出されるよう前記
多結晶シリコン層をエッチバックして、前記コンタクト
ホ−ルを埋め立てるコンタクトプラグ３０を形成する。
クトプラグ３０、拡散障壁層４０、及び下部導電層５０
を形成する工程を示す。まず、半導体基板１０上に前記
半導体基板１０の所定領域を露出させるコンタクトホ−
ルを有する層間絶縁膜パタ−ン２０を形成する。次い
で、前記コンタクトホ−ルが埋め立てられるよう前記層
間絶縁膜パタ−ン２０上に多結晶シリコン層を形成した
後、前記層間絶縁膜パタ−ン２０が露出されるよう前記
多結晶シリコン層をエッチバックして、前記コンタクト
ホ−ルを埋め立てるコンタクトプラグ３０を形成する。
【０００７】次に、前記コンタクトプラグ３０の形成さ
れた結果物上に、拡散障壁層４０及び下部導電層５０を
順次に形成する。ここで、前記拡散障壁層４０はチタン
窒化物により形成し、前記下部導電層５０は図３の誘電
膜６０との界面反応が起こらないよう白金(Pt)により形
成する。前記拡散障壁層４０は、後続の熱処理工程、例
えば図３の誘電膜６０の形成過程中の熱処理工程で、前
記コンタクトプラグ３０と前記下部導電層５０とが相互
反応することを防止する。
れた結果物上に、拡散障壁層４０及び下部導電層５０を
順次に形成する。ここで、前記拡散障壁層４０はチタン
窒化物により形成し、前記下部導電層５０は図３の誘電
膜６０との界面反応が起こらないよう白金(Pt)により形
成する。前記拡散障壁層４０は、後続の熱処理工程、例
えば図３の誘電膜６０の形成過程中の熱処理工程で、前
記コンタクトプラグ３０と前記下部導電層５０とが相互
反応することを防止する。
【０００８】図２は、拡散障壁層パタ−ン４０ａ及び下
部導電層パタ−ン５０ａを形成する工程を示す。詳しく
は、前記層間絶縁膜パタ−ン２０が露出されるよう前記
下部導電層５０及び前記拡散障壁層４０をパターニング
することによって、前記コンタクトプラグ３０上に順次
に積層された拡散障壁層パタ−ン４０ａ及び下部導電層
パタ−ン５０ａを形成する。即ち、コンタクトプラグ３
０、拡散障壁層パタ−ン４０ａ、及び下部導電層パタ−
ン５０ａからなるキャパシタの下部電極を完成する。
部導電層パタ−ン５０ａを形成する工程を示す。詳しく
は、前記層間絶縁膜パタ−ン２０が露出されるよう前記
下部導電層５０及び前記拡散障壁層４０をパターニング
することによって、前記コンタクトプラグ３０上に順次
に積層された拡散障壁層パタ−ン４０ａ及び下部導電層
パタ−ン５０ａを形成する。即ち、コンタクトプラグ３
０、拡散障壁層パタ−ン４０ａ、及び下部導電層パタ−
ン５０ａからなるキャパシタの下部電極を完成する。
【０００９】図３は、誘電膜６０及び上部導電層７０を
形成することによってキャパシタを完成する工程を示
す。詳細には、前記下部電極の完成された結果物上に、
Pb(Zr,Ti)O3 からなる誘電膜６０と上部導電層７０とを
順次に形成して、キャパシタを完成する。この際、前記
誘電膜６０の酸素欠乏を防止するために、前記誘電膜６
０は酸素雰囲気で形成する。
形成することによってキャパシタを完成する工程を示
す。詳細には、前記下部電極の完成された結果物上に、
Pb(Zr,Ti)O3 からなる誘電膜６０と上部導電層７０とを
順次に形成して、キャパシタを完成する。この際、前記
誘電膜６０の酸素欠乏を防止するために、前記誘電膜６
０は酸素雰囲気で形成する。
【００１０】前記拡散障壁層パタ−ン４０ａがないと、
前記誘電膜６０の形成時の熱処理工程で前記コンタクト
プラグ３０と前記下部導電層パタ−ン５０ａとが相互反
応することで、白金シリサイド層が形成される。この
際、前記誘電膜６０と白金シリサイド層のシリコンとが
互いに反応して、前記誘電膜６０と前記白金シリサイド
層との間に誘電率が低い新たな誘電層が形成されるの
で、全体的な静電容量が減少する。従って、前記拡散障
壁層パタ−ン４０ａは、前記コンタクトプラグ３０と前
記下部導電層パタ−ン５０ａとの界面反応を防止するた
めに不可欠なものである。
前記誘電膜６０の形成時の熱処理工程で前記コンタクト
プラグ３０と前記下部導電層パタ−ン５０ａとが相互反
応することで、白金シリサイド層が形成される。この
際、前記誘電膜６０と白金シリサイド層のシリコンとが
互いに反応して、前記誘電膜６０と前記白金シリサイド
層との間に誘電率が低い新たな誘電層が形成されるの
で、全体的な静電容量が減少する。従って、前記拡散障
壁層パタ−ン４０ａは、前記コンタクトプラグ３０と前
記下部導電層パタ−ン５０ａとの界面反応を防止するた
めに不可欠なものである。
【００１１】しかしながら、前記図１乃至図３の方法で
は、前記誘電膜６０の形成時に前記拡散障壁層パタ−ン
４０ａの側壁が酸素雰囲気に露出されて酸化されるの
で、前記拡散障壁層パタ−ン４０ａの電気抵抗が大きく
増加する問題がある。
は、前記誘電膜６０の形成時に前記拡散障壁層パタ−ン
４０ａの側壁が酸素雰囲気に露出されて酸化されるの
で、前記拡散障壁層パタ−ン４０ａの電気抵抗が大きく
増加する問題がある。
【００１２】
【発明が解決しようとする課題】前述したように、従来
の技術による半導体装置のキャパシタ及びその製造方法
によれば、前記拡散障壁層パタ−ン４０ａが前記コンタ
クトプラグ３０と前記下部導電層パタ−ン５０ａとの相
互反応は防止するものの、前記誘電膜６０の形成過程で
前記拡散障壁層パタ−ン４０ａの側壁が酸化されること
によって電気抵抗が急速に増加する。従って、キャパシ
タの下部電極の全体の抵抗が非常に増加するので、半導
体装置の高速化の面において好ましくない。さらに、前
記拡散障壁層パタ−ン４０ａが全体的に酸化されると、
低い誘電率を有する誘電体が前記誘電膜６０と直列に配
列されるので全体静電容量が減る問題が生ずる。
の技術による半導体装置のキャパシタ及びその製造方法
によれば、前記拡散障壁層パタ−ン４０ａが前記コンタ
クトプラグ３０と前記下部導電層パタ−ン５０ａとの相
互反応は防止するものの、前記誘電膜６０の形成過程で
前記拡散障壁層パタ−ン４０ａの側壁が酸化されること
によって電気抵抗が急速に増加する。従って、キャパシ
タの下部電極の全体の抵抗が非常に増加するので、半導
体装置の高速化の面において好ましくない。さらに、前
記拡散障壁層パタ−ン４０ａが全体的に酸化されると、
低い誘電率を有する誘電体が前記誘電膜６０と直列に配
列されるので全体静電容量が減る問題が生ずる。
【００１３】従って、本発明の目的は、キャパシタの下
部電極の酸化を防止する半導体装置のキャパシタ及びそ
の製造方法を提供することにある。
部電極の酸化を防止する半導体装置のキャパシタ及びそ
の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明の半導体装置のキャパシタ製造方法は、半
導体基板上にコンタクトホ−ルを有する層間絶縁膜パタ
−ンを形成する工程と、前記コンタクトホ−ルを通じて
前記半導体基板と接続されるよう前記層間絶縁膜パタ−
ン上に、拡散障壁層パタ−ン及び下部導電層パタ−ンを
順次に積層した後にパターニングすることによって、前
記拡散障壁層パタ−ンの側面及び前記下部導電層パタ−
ンの上面と側面が露出された下部電極を形成する工程
と、前記半導体基板を陰極とする電気メッキ法により、
前記下部電極の前記拡散障壁層パタ−ンの側面及び前記
下部導電層パタ−ンの上面と側面に選択的に保護膜パタ
−ンを形成する工程と、前記保護膜パタ−ンの形成され
た製造物上に、誘電膜及び上部導電層を順次に形成する
工程とを含むことを特徴とする。
めに、本発明の半導体装置のキャパシタ製造方法は、半
導体基板上にコンタクトホ−ルを有する層間絶縁膜パタ
−ンを形成する工程と、前記コンタクトホ−ルを通じて
前記半導体基板と接続されるよう前記層間絶縁膜パタ−
ン上に、拡散障壁層パタ−ン及び下部導電層パタ−ンを
順次に積層した後にパターニングすることによって、前
記拡散障壁層パタ−ンの側面及び前記下部導電層パタ−
ンの上面と側面が露出された下部電極を形成する工程
と、前記半導体基板を陰極とする電気メッキ法により、
前記下部電極の前記拡散障壁層パタ−ンの側面及び前記
下部導電層パタ−ンの上面と側面に選択的に保護膜パタ
−ンを形成する工程と、前記保護膜パタ−ンの形成され
た製造物上に、誘電膜及び上部導電層を順次に形成する
工程とを含むことを特徴とする。
【００１５】ここで、前記下部電極を形成する工程は、
前記コンタクトホ−ル内にコンタクトプラグを形成する
工程と、前記コンタクトプラグの形成された製造物上
に、前記拡散障壁層及び下部導電層を順次に形成する工
程と、前記下部導電層及び拡散障壁層をパターニングす
ることによって、前記コンタクトプラグ上に順次に積層
された拡散障壁層パタ−ン及び下部導電層パタ−ンを形
成する工程とを含む。
前記コンタクトホ−ル内にコンタクトプラグを形成する
工程と、前記コンタクトプラグの形成された製造物上
に、前記拡散障壁層及び下部導電層を順次に形成する工
程と、前記下部導電層及び拡散障壁層をパターニングす
ることによって、前記コンタクトプラグ上に順次に積層
された拡散障壁層パタ−ン及び下部導電層パタ−ンを形
成する工程とを含む。
【００１６】前記保護膜パタ−ンはRu、Ir、Pt、Os、P
d、W 、Mo、Co、Ni、Au及びAgからなる群から選択され
た物質からなる。前記保護膜パタ−ンは電気メッキ方法
で形成する。この際、前記電気メッキはRu、Ir、Pt、O
s、Pd、W 、Mo、Co、Ni、Au及びAgからなる群から選択
されたいずれか１つを含む金属塩の溶解されたメッキ液
内で、前記選択され１一つの金属を陽極として用い、前
記下部導電層パタ−ン及び前記拡散障壁層パタ−ンの形
成された基板を陰極として用いる。
d、W 、Mo、Co、Ni、Au及びAgからなる群から選択され
た物質からなる。前記保護膜パタ−ンは電気メッキ方法
で形成する。この際、前記電気メッキはRu、Ir、Pt、O
s、Pd、W 、Mo、Co、Ni、Au及びAgからなる群から選択
されたいずれか１つを含む金属塩の溶解されたメッキ液
内で、前記選択され１一つの金属を陽極として用い、前
記下部導電層パタ−ン及び前記拡散障壁層パタ−ンの形
成された基板を陰極として用いる。
【００１７】叉、本発明の半導体装置のキャパシタは、
半導体基板上のコンタクトホ−ルを通じて前記半導体基
板と接続され、層間絶縁膜パタ−ン上に、拡散障壁層パ
タ−ン及び下部導電層パタ−ンを順次に積層した後にパ
ターニングすることによって形成された、前記拡散障壁
層パタ−ンの側面及び前記下部導電層パタ−ンの上面と
側面が露出する下部電極と、前記半導体基板を陰極とす
る電気メッキ法により、前記下部電極の前記拡散障壁層
パタ−ンの側面及び前記下部導電層パタ−ンの上面と側
面に選択的に形成された保護膜パタ−ンと、前記保護膜
パタ−ンの形成された製造物上に順次形成された誘電膜
及び上部導電層とを含むことを特徴とする。
半導体基板上のコンタクトホ−ルを通じて前記半導体基
板と接続され、層間絶縁膜パタ−ン上に、拡散障壁層パ
タ−ン及び下部導電層パタ−ンを順次に積層した後にパ
ターニングすることによって形成された、前記拡散障壁
層パタ−ンの側面及び前記下部導電層パタ−ンの上面と
側面が露出する下部電極と、前記半導体基板を陰極とす
る電気メッキ法により、前記下部電極の前記拡散障壁層
パタ−ンの側面及び前記下部導電層パタ−ンの上面と側
面に選択的に形成された保護膜パタ−ンと、前記保護膜
パタ−ンの形成された製造物上に順次形成された誘電膜
及び上部導電層とを含むことを特徴とする。
【００１８】
【発明の実施の形態】図４乃至図７は、本実施の形態に
よる半導体装置のキャパシタ及びその製造方法を説明す
るための断面図である。図４は、層間絶縁膜パタ−ン１
２０、コンタクトプラグ１３０、拡散障壁層１４０、及
び下部導電層１５０を形成する工程を示す。
よる半導体装置のキャパシタ及びその製造方法を説明す
るための断面図である。図４は、層間絶縁膜パタ−ン１
２０、コンタクトプラグ１３０、拡散障壁層１４０、及
び下部導電層１５０を形成する工程を示す。
【００１９】まず、半導体基板１００上に、前記半導体
基板１００の所定領域を露出させるコンタクトホ−ルを
有する層間絶縁膜パタ−ン１２０を形成する。次いで、
前記コンタクトホ−ルが埋め立てられるよう前記層間絶
縁膜パタ−ン１２０上に多結晶シリコン層を形成した
後、前記層間絶縁膜パタ−ン１２０が露出されるよう前
記多結晶シリコン層をエッチバックして、前記コンタク
トホ−ルを埋め立てるコンタクトプラグ１３０を形成す
る。前記コンタクトプラグ１３０は他結晶シリコン又は
タングステンにより形成し得る。
基板１００の所定領域を露出させるコンタクトホ−ルを
有する層間絶縁膜パタ−ン１２０を形成する。次いで、
前記コンタクトホ−ルが埋め立てられるよう前記層間絶
縁膜パタ−ン１２０上に多結晶シリコン層を形成した
後、前記層間絶縁膜パタ−ン１２０が露出されるよう前
記多結晶シリコン層をエッチバックして、前記コンタク
トホ−ルを埋め立てるコンタクトプラグ１３０を形成す
る。前記コンタクトプラグ１３０は他結晶シリコン又は
タングステンにより形成し得る。
【００２０】次に、前記コンタクトプラグ１３０の形成
された結果物上に、拡散障壁層１４０及び下部導電層１
５０を順次に形成する。ここで、前記拡散障壁層１４０
は、TiN 、TaN 、ZrN 、ZrSiN 、TiAlN 、TiSiN 、TaSi
N 、TaAlN 及びWNのような窒化物により形成したり、シ
リサイドにより形成する。さらに、前記下部導電層１５
０は、Ru、Ir、Pt、Os、Pd、W 、Mo、Co、導電性酸化膜
又は導電性窒化膜により形成する。前記導電性酸化膜
は、RuO2、IrO2、SrRuO3、CaRuO3、SrIrO3又はCaIrO3な
どを用い、前記導電性窒化膜は、TiSiN 、TaAlN 、TiAl
N 、TiN 、TaN 、WN又はZrN などを用い得る。
された結果物上に、拡散障壁層１４０及び下部導電層１
５０を順次に形成する。ここで、前記拡散障壁層１４０
は、TiN 、TaN 、ZrN 、ZrSiN 、TiAlN 、TiSiN 、TaSi
N 、TaAlN 及びWNのような窒化物により形成したり、シ
リサイドにより形成する。さらに、前記下部導電層１５
０は、Ru、Ir、Pt、Os、Pd、W 、Mo、Co、導電性酸化膜
又は導電性窒化膜により形成する。前記導電性酸化膜
は、RuO2、IrO2、SrRuO3、CaRuO3、SrIrO3又はCaIrO3な
どを用い、前記導電性窒化膜は、TiSiN 、TaAlN 、TiAl
N 、TiN 、TaN 、WN又はZrN などを用い得る。
【００２１】図５は、拡散障壁層パタ−ン１４０ａ及び
下部導電層パタ−ン１５０ａを形成する工程を示す。詳
しくは、前記層間絶縁膜パタ−ン１２０が露出されるよ
う前記下部導電層１５０及び前記拡散障壁層１４０をパ
ターニングすることによって、前記コンタクトプラグ１
３０の形成された部分を含む前記層間絶縁膜パタ−ン１
２０上に、拡散障壁層パタ−ン１４０ａ及び下部導電層
パタ−ン１５０ａを形成する。即ち、コンタクトプラグ
１３０、拡散障壁層パタ−ン１４０ａ、及び下部導電層
パタ−ン１５０ａからなるキャパシタの下部電極を形成
する。
下部導電層パタ−ン１５０ａを形成する工程を示す。詳
しくは、前記層間絶縁膜パタ−ン１２０が露出されるよ
う前記下部導電層１５０及び前記拡散障壁層１４０をパ
ターニングすることによって、前記コンタクトプラグ１
３０の形成された部分を含む前記層間絶縁膜パタ−ン１
２０上に、拡散障壁層パタ−ン１４０ａ及び下部導電層
パタ−ン１５０ａを形成する。即ち、コンタクトプラグ
１３０、拡散障壁層パタ−ン１４０ａ、及び下部導電層
パタ−ン１５０ａからなるキャパシタの下部電極を形成
する。
【００２２】図６は、保護膜パタ−ン１５５を形成する
工程を示す。詳しくは、Ru、Ir、Pt、Os、Pd、W 、Mo、
Co、Ni、Au及びAgからなる群から選択された１つを含む
金属塩が溶解されたメッキ液内で、前記選択された１つ
の金属を陽極として用い、前記下部導電層パタ−ン１５
０ａ及び前記拡散障壁層パタ−ン１４０ａの形成された
基板を陰極として用いて、電気メッキを行う。これによ
って、前記保護膜パタ−ン１５５は、Ru、Ir、Pt、Os、
Pd、W 、Mo、Co、Ni、Au及びAgからなる群から選択され
た１つの膜から形成される。
工程を示す。詳しくは、Ru、Ir、Pt、Os、Pd、W 、Mo、
Co、Ni、Au及びAgからなる群から選択された１つを含む
金属塩が溶解されたメッキ液内で、前記選択された１つ
の金属を陽極として用い、前記下部導電層パタ−ン１５
０ａ及び前記拡散障壁層パタ−ン１４０ａの形成された
基板を陰極として用いて、電気メッキを行う。これによ
って、前記保護膜パタ−ン１５５は、Ru、Ir、Pt、Os、
Pd、W 、Mo、Co、Ni、Au及びAgからなる群から選択され
た１つの膜から形成される。
【００２３】例えば、前記金属塩中のRuNOCl3 が含まれ
たメッキ液を用いてメッキを行った場合、前記層間絶縁
膜パタ−ン１２０は絶縁体なので、前記層間絶縁膜パタ
−ン１２０上にはルテニウム(Ru)膜が形成されず、前記
下部導電層パタ−ン１５０ａ及び前記拡散障壁層パタ−
ン１４０ａ上にのみRu膜が形成されるので、前記下部導
電層パタ−ン１５０ａ及び前記拡散障壁層パタ−ン１４
０ａ上にのみ選択的に保護膜パタ−ン１５５を形成する
ことができる。
たメッキ液を用いてメッキを行った場合、前記層間絶縁
膜パタ−ン１２０は絶縁体なので、前記層間絶縁膜パタ
−ン１２０上にはルテニウム(Ru)膜が形成されず、前記
下部導電層パタ−ン１５０ａ及び前記拡散障壁層パタ−
ン１４０ａ上にのみRu膜が形成されるので、前記下部導
電層パタ−ン１５０ａ及び前記拡散障壁層パタ−ン１４
０ａ上にのみ選択的に保護膜パタ−ン１５５を形成する
ことができる。
【００２４】勿論、前記保護膜パタ−ン１５５は、酸素
と反応しない上に、後続工程で前記保護膜パタ−ン１５
５上に形成される誘電膜１６０（図７）とも反応しない
ものが選ばれる。図７は、誘電膜１６０及び上部導電層
１７０を形成することによってキャパシタを完成する工
程を示す。
と反応しない上に、後続工程で前記保護膜パタ−ン１５
５上に形成される誘電膜１６０（図７）とも反応しない
ものが選ばれる。図７は、誘電膜１６０及び上部導電層
１７０を形成することによってキャパシタを完成する工
程を示す。
【００２５】詳しくは、前記保護膜パタ−ン１４０の形
成された結果物上に、誘電膜１６０及び上部導電層１７
０を順次に形成してキャパシタを完成する。ここで、前
記誘電膜１６０は、Ta2O5 、SrTiO3、BaTiO3、SrTiO3、
(Ba,Sr)TiO3 、Pb(Zr,Ti)O3、SrBi2Ta2O9(SBT) 、(Pb,L
a)(Zr,Ti)O3及びBi4Ti3O12 からなる群から選択された
１つからなる。
成された結果物上に、誘電膜１６０及び上部導電層１７
０を順次に形成してキャパシタを完成する。ここで、前
記誘電膜１６０は、Ta2O5 、SrTiO3、BaTiO3、SrTiO3、
(Ba,Sr)TiO3 、Pb(Zr,Ti)O3、SrBi2Ta2O9(SBT) 、(Pb,L
a)(Zr,Ti)O3及びBi4Ti3O12 からなる群から選択された
１つからなる。
【００２６】本発明は前記の実施例に限定されなく、本
発明の技術的思想内で当業者によって多様な変形が可能
なことは明白である。
発明の技術的思想内で当業者によって多様な変形が可能
なことは明白である。
【００２７】
【発明の効果】上述のごとく、本発明によれば、キャパ
シタの下部電極の酸化を防止すると共に、下部電極が誘
電膜と反応しない半導体装置のキャパシタ及びその製造
方法を提供できる。詳細には、前記拡散障壁層パタ−ン
１４０ａの露出した側面が前記保護膜パタ−ン１５５で
取り囲まれているので、酸素雰囲気で前記誘電膜１６０
を形成しても前記拡散障壁層パタ−ン１４０ａの露出し
た側面が酸化されることを防止し得る。
シタの下部電極の酸化を防止すると共に、下部電極が誘
電膜と反応しない半導体装置のキャパシタ及びその製造
方法を提供できる。詳細には、前記拡散障壁層パタ−ン
１４０ａの露出した側面が前記保護膜パタ−ン１５５で
取り囲まれているので、酸素雰囲気で前記誘電膜１６０
を形成しても前記拡散障壁層パタ−ン１４０ａの露出し
た側面が酸化されることを防止し得る。
【００２８】さらに、前記保護膜パターン１５５によっ
て前記下部導電層パターン１５０ａの露出した上面と側
面も保護されるので、前記下部導電層パターン１５０ａ
をなす物質は前記誘電膜１６０と反応しない。従って、
前記下部導電層パターン１５０ａに適用し得る物質の選
択幅が広まる。この結果、本発明による半導体装置のキ
ャパシタ及びその製造方法によれば、前記半導体基板を
陰極とする電気メッキ法により、前記保護膜パターン１
５５を、前記下部電極のパターニングにより露出した前
記拡散障壁層パタ−ン１４０ａの側面及び前記下部導電
層パタ−ン１５０ａの上面と側面にのみ選択的に形成す
ることによって、下部電極の前記拡散障壁層パタ−ン１
４０ａの露出した側面部分が酸化されることを防止し得
る。その上、前記下部導電層パターン１５０ａをなす物
質が前記誘電膜１６０と反応しないので、前記下部導電
層パターン１５０ａに適用し得る物質の選択幅がさらに
広まる。
て前記下部導電層パターン１５０ａの露出した上面と側
面も保護されるので、前記下部導電層パターン１５０ａ
をなす物質は前記誘電膜１６０と反応しない。従って、
前記下部導電層パターン１５０ａに適用し得る物質の選
択幅が広まる。この結果、本発明による半導体装置のキ
ャパシタ及びその製造方法によれば、前記半導体基板を
陰極とする電気メッキ法により、前記保護膜パターン１
５５を、前記下部電極のパターニングにより露出した前
記拡散障壁層パタ−ン１４０ａの側面及び前記下部導電
層パタ−ン１５０ａの上面と側面にのみ選択的に形成す
ることによって、下部電極の前記拡散障壁層パタ−ン１
４０ａの露出した側面部分が酸化されることを防止し得
る。その上、前記下部導電層パターン１５０ａをなす物
質が前記誘電膜１６０と反応しないので、前記下部導電
層パターン１５０ａに適用し得る物質の選択幅がさらに
広まる。
【図１】従来の技術による半導体装置のキャパシタ製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図２】従来の技術による半導体装置のキャパシタ製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３】従来の技術による半導体装置のキャパシタ及び
その製造方法を説明するための断面図である。
その製造方法を説明するための断面図である。
【図４】本実施の形態による半導体装置のキャパシタ製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図５】本実施の形態による半導体装置のキャパシタ製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図６】本実施の形態による半導体装置のキャパシタ製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図７】本実施の形態による半導体装置のキャパシタ及
びその製造方法を説明するための断面図である。
びその製造方法を説明するための断面図である。
１００ 半導体基板
１２０ 層間絶縁膜パタ−ン
１３０ コンタクトプラグ
１４０ 拡散障壁層
１４０ａ 拡散障壁層パタ−ン
１５０ 下部導電層
１５０ａ 下部導電層パタ−ン
１５５ 保護膜パタ−ン
１６０ 誘電膜
１７０ 上部導電層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 21/8242
H01L 27/04
H01L 27/10 451
H01L 27/108
H01L 21/28
Claims (13)
- 【請求項１】 半導体基板上にコンタクトホ−ルを有す
る層間絶縁膜パタ−ンを形成する工程と、 前記コンタクトホ−ルを通じて前記半導体基板と接続さ
れるよう前記層間絶縁膜パタ−ン上に、拡散障壁層パタ
−ン及び下部導電層パタ−ンを順次に積層した後にパタ
ーニングすることによって、前記拡散障壁層パタ−ンの
側面及び前記下部導電層パタ−ンの上面と側面が露出さ
れた下部電極を形成する工程と、前記半導体基板を陰極とする 電気メッキ法により、前記
下部電極の前記拡散障壁層パタ−ンの側面及び前記下部
導電層パタ−ンの上面と側面に選択的に保護膜パタ−ン
を形成する工程と、 前記保護膜パタ−ンの形成された製造物上に、誘電膜及
び上部導電層を順次に形成する工程とを含むことを特徴
とする半導体装置のキャパシタ製造方法。 - 【請求項２】 前記下部電極を形成する工程は、 前記コンタクトホ−ル内にコンタクトプラグを形成する
工程と、 前記コンタクトプラグの形成された製造物上に、前記拡
散障壁層及び下部導電層を順次に形成する工程と、 前記下部導電層及び拡散障壁層をパターニングすること
によって、前記コンタクトプラグ上に順次に積層された
拡散障壁層パタ−ン及び下部導電層パタ−ンを形成する
工程とを含むことを特徴とする請求項１に記載の半導体
装置のキャパシタ製造方法。 - 【請求項３】 前記コンタクトプラグは多結晶シリコン
又はタングステンからなることを特徴とする請求項２に
記載の半導体装置のキャパシタ製造方法。 - 【請求項４】 前記拡散障壁層は窒化物からなることを
特徴とする請求項２に記載の半導体装置のキャパシタ製
造方法。 - 【請求項５】 前記窒化物は、TiN 、TaN 、ZrN 、ZrSi
N 、TiAlN 、TiSiN、TaSiN 、TaAlN 及びWNからなる群
から選択されたいずれか１つであることを特徴とする請
求項４に記載の半導体装置のキャパシタ製造方法。 - 【請求項６】 前記拡散障壁層はシリサイドからなるこ
とを特徴とする請求項２に記載の半導体装置のキャパシ
タ製造方法。 - 【請求項７】 前記下部導電層は、Ru、Ir、Pt、Os、P
d、W、Mo、Co及び導電性酸化物及び導電性窒化物からな
る群から選択された物質からなることを特徴とする請求
項２に記載の半導体装置のキャパシタ製造方法。 - 【請求項８】 前記保護膜パタ−ンは、Ru、Ir、Pt、O
s、Pd、W、Mo、Co、Ni、Au及びAgからなる群から選択さ
れた物質からなることを特徴とする請求項１に記載の半
導体装置のキャパシタ製造方法。 - 【請求項９】 前記電気メッキは、Ru、Ir、Pt、Os、P
d、W、Mo、Co、Ni、Au及びAgからなる群から選択された
いずれか１つを含む金属塩の溶解されたメッキ液内で、
前記選択された１つの金属を陽極として用い、前記下部
導電層パタ−ン及び前記拡散障壁層パタ−ンの形成され
た基板を陰極として用いることを特徴とする請求項１に
記載の半導体装置のキャパシタ製造方法。 - 【請求項１０】 前記誘電膜は、Ta2O5、SrTiO3、BaTiO
3、SrTiO3、(Ba,Sr)TiO3、Pb(Zr,Ti)O3、SrBi2Ta2O9(SB
T)、(Pb,La)(Zr,Ti)O3及びBi4Ti3O12からなる群から選
択された物質からなることを特徴とする請求項１に記載
の半導体装置のキャパシタ製造方法。 - 【請求項１１】 強誘電膜のキャパシタを有する半導体
装置の製造方法であって、 前記キャパシタの製造方法が、 半導体基板上にコンタクトホ−ルを有する層間絶縁膜パ
タ−ンを形成する工程と、 前記コンタクトホ−ルを通じて前記半導体基板と接続さ
れるよう前記層間絶縁膜パタ−ン上に、拡散障壁層パタ
−ン及び下部導電層パタ−ンを順次に積層した後にパタ
ーニングすることによって、前記拡散障壁層パタ−ンの
側面及び前記下部導電層パタ−ンの上面と側面が露出さ
れた下部電極を形成する工程と、前記半導体基板を陰極とする 電気メッキ法により、前記
下部電極の前記拡散障壁層パ タ−ンの側面及び前記下部
導電層パタ−ンの上面と側面に選択的に保護膜パタ−ン
を形成する工程と、 前記保護膜パタ−ンの形成された製造物上に、誘電膜及
び上部導電層を順次に形成する工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項１２】 半導体基板上のコンタクトホ−ルを通
じて前記半導体基板と接続され、層間絶縁膜パタ−ン上
に、拡散障壁層パタ−ン及び下部導電層パタ−ンを順次
に積層した後にパターニングすることによって形成され
た、前記拡散障壁層パタ−ンの側面及び前記下部導電層
パタ−ンの上面と側面が露出する下部電極と、前記半導体基板を陰極とする 電気メッキ法により、前記
下部電極の前記拡散障壁層パタ−ンの側面及び前記下部
導電層パタ−ンの上面と側面に選択的に形成された保護
膜パタ−ンと、 前記保護膜パタ−ンの形成された製造物上に順次形成さ
れた誘電膜及び上部導電層とを含むことを特徴とする半
導体装置のキャパシタ。 - 【請求項１３】 強誘電膜のキャパシタを有する半導体
装置であって、 前記キャパシタが、 半導体基板上のコンタクトホ−ルを通じて前記半導体基
板と接続され、層間絶縁膜パタ−ン上に、拡散障壁層パ
タ−ン及び下部導電層パタ−ンを順次に積層した後にパ
ターニングすることによって形成された、前記拡散障壁
層パタ−ンの側面及び前記下部導電層パタ−ンの上面と
側面が露出する下部電極と、前記半導体基板を陰極とする 電気メッキ法により、前記
下部電極の前記拡散障壁層パタ−ンの側面及び前記下部
導電層パタ−ンの上面と側面に選択的に形成された保護
膜パタ−ンと、 前記保護膜パタ−ンの形成された製造物上に順次形成さ
れた誘電膜及び上部導電層とを含むことを特徴とする半
導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053824A KR100190111B1 (ko) | 1996-11-13 | 1996-11-13 | 반도체장치의 커패시터 제조방법 |
| KR96-53824 | 1996-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150155A JPH10150155A (ja) | 1998-06-02 |
| JP3534983B2 true JP3534983B2 (ja) | 2004-06-07 |
Family
ID=19481748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23122897A Expired - Fee Related JP3534983B2 (ja) | 1996-11-13 | 1997-08-27 | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5877062A (ja) |
| JP (1) | JP3534983B2 (ja) |
| KR (1) | KR100190111B1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432767B2 (en) | 1995-12-05 | 2002-08-13 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| JP3504046B2 (ja) * | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| JP3299909B2 (ja) * | 1997-02-25 | 2002-07-08 | シャープ株式会社 | 酸化物導電体を用いた多層構造電極 |
| DE19825736C2 (de) * | 1997-06-11 | 2003-09-18 | Hyundai Electronics Ind | Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung |
| KR100250480B1 (ko) * | 1997-08-30 | 2000-04-01 | 김영환 | 반도체소자의 캐패시터 제조방법 |
| TW427015B (en) * | 1998-01-14 | 2001-03-21 | United Microelectronics Corp | Structure and manufacturing method of stacked-type capacitors |
| JPH11220095A (ja) * | 1998-01-30 | 1999-08-10 | Sony Corp | 誘電体キャパシタの製造方法 |
| US6682970B1 (en) | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US6150706A (en) * | 1998-02-27 | 2000-11-21 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
| US7034353B2 (en) * | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
| KR100303059B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 디램셀커패시터의제조방법 |
| KR100269326B1 (ko) * | 1998-06-08 | 2000-10-16 | 윤종용 | 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법 |
| KR20000001945A (ko) * | 1998-06-15 | 2000-01-15 | 윤종용 | 디램 셀 캐패시터의 제조 방법 |
| KR100276389B1 (ko) * | 1998-07-03 | 2000-12-15 | 윤종용 | 커패시터 및 그 제조방법 |
| KR100505611B1 (ko) * | 1998-07-09 | 2006-04-21 | 삼성전자주식회사 | 반도체장치의 커패시터의 제조방법 |
| KR100304285B1 (ko) | 1998-08-27 | 2001-11-02 | 박종섭 | 확산장벽이 구비된 적층 캐패시터 |
| KR100292692B1 (ko) * | 1998-09-10 | 2001-07-12 | 김영환 | 반도체장치의커패시터제조방법 |
| KR100329733B1 (ko) * | 1998-10-09 | 2002-05-09 | 박종섭 | 반도체소자의캐패시터형성방법 |
| KR100282487B1 (ko) | 1998-10-19 | 2001-02-15 | 윤종용 | 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법 |
| KR100275752B1 (ko) * | 1998-11-18 | 2000-12-15 | 윤종용 | 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법 |
| KR100324589B1 (ko) | 1998-12-24 | 2002-04-17 | 박종섭 | 반도체 소자의 강유전체 캐패시터 제조방법 |
| KR100321714B1 (ko) | 1998-12-30 | 2002-05-09 | 박종섭 | 반도체메모리소자의캐패시터제조방법 |
| KR100504430B1 (ko) * | 1998-12-30 | 2006-05-17 | 주식회사 하이닉스반도체 | 플러그를갖는커패시터의하부전극형성방법 |
| US6075264A (en) * | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| US6294425B1 (en) | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
| WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
| US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
| KR20010059460A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 저장전극 형성방법 |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| KR100612561B1 (ko) * | 2000-06-19 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
| US6475911B1 (en) * | 2000-08-16 | 2002-11-05 | Micron Technology, Inc. | Method of forming noble metal pattern |
| KR20020049875A (ko) | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법 |
| KR20020078307A (ko) | 2001-04-09 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| KR100399074B1 (ko) * | 2001-04-27 | 2003-09-26 | 주식회사 하이닉스반도체 | 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법 |
| KR100403957B1 (ko) * | 2001-05-03 | 2003-11-03 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| KR100384867B1 (ko) | 2001-05-03 | 2003-05-23 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| JP4088052B2 (ja) | 2001-07-17 | 2008-05-21 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR20030048203A (ko) * | 2001-12-11 | 2003-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| KR100444300B1 (ko) * | 2001-12-26 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6835659B2 (en) * | 2002-06-04 | 2004-12-28 | Micron Technology, Inc. | Electrical coupling stack and processes for making same |
| KR100843940B1 (ko) * | 2002-06-29 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2004281965A (ja) * | 2003-03-19 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6897510B2 (en) * | 2003-08-25 | 2005-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor having a high-dielectric-constant interelectrode insulator and a method of fabrication |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4348263A (en) * | 1980-09-12 | 1982-09-07 | Western Electric Company, Inc. | Surface melting of a substrate prior to plating |
| US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
| US5019535A (en) * | 1989-03-28 | 1991-05-28 | General Electric Company | Die attachment method using nonconductive adhesive for use in high density interconnected assemblies |
| US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
| US5074969A (en) * | 1990-02-09 | 1991-12-24 | Ibm Corporation | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US5173170A (en) * | 1991-06-03 | 1992-12-22 | Eco-Tec Limited | Process for electroplating metals |
| US5478772A (en) * | 1993-04-02 | 1995-12-26 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| KR0168346B1 (ko) * | 1994-12-29 | 1998-12-15 | 김광호 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
-
1996
- 1996-11-13 KR KR1019960053824A patent/KR100190111B1/ko not_active IP Right Cessation
-
1997
- 1997-08-27 JP JP23122897A patent/JP3534983B2/ja not_active Expired - Fee Related
- 1997-11-13 US US08/969,395 patent/US5877062A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5877062A (en) | 1999-03-02 |
| KR19980035475A (ko) | 1998-08-05 |
| KR100190111B1 (ko) | 1999-06-01 |
| JPH10150155A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3534983B2 (ja) | 下部電極上に選択的保護膜パタ−ンを具備する半導体装置のキャパシタ及びその製造方法 | |
| US6294425B1 (en) | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers | |
| US6255187B1 (en) | Method of fabricating self-aligning stacked capacitor using electroplating method | |
| JP3936410B2 (ja) | フィン形キャパシター及びその製造方法 | |
| US6630387B2 (en) | Method for forming capacitor of semiconductor memory device using electroplating method | |
| JP3309060B2 (ja) | 複合スタック電極の作製方法 | |
| US6033919A (en) | Method of forming sidewall capacitance structure | |
| JP4088052B2 (ja) | 半導体装置の製造方法 | |
| US6744092B2 (en) | Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same | |
| US20040150027A1 (en) | Ferroelectric memory devices | |
| JPH08330513A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JP2000124426A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US6130124A (en) | Methods of forming capacitor electrodes having reduced susceptibility to oxidation | |
| US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
| JPH1056145A (ja) | 半導体集積回路装置の製造方法 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| EP0847083B1 (en) | A method for manufacturing a capacitor for a semiconductor device | |
| US6451666B2 (en) | Method for forming a lower electrode by using an electroplating method | |
| JP2004128406A (ja) | 半導体装置およびその製造方法 | |
| KR100247479B1 (ko) | 고집적 기억소자 및 그 제조방법 | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| KR19980065687A (ko) | 커패시터의 제조방법 | |
| JP3886907B2 (ja) | 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |