KR100493008B1 - 전도성 산화물 전극을 구비하는 반도체 메모리장치 - Google Patents

전도성 산화물 전극을 구비하는 반도체 메모리장치 Download PDF

Info

Publication number
KR100493008B1
KR100493008B1 KR1019980025883A KR19980025883A KR100493008B1 KR 100493008 B1 KR100493008 B1 KR 100493008B1 KR 1019980025883 A KR1019980025883 A KR 1019980025883A KR 19980025883 A KR19980025883 A KR 19980025883A KR 100493008 B1 KR100493008 B1 KR 100493008B1
Authority
KR
South Korea
Prior art keywords
oxide
electrode
conductive oxide
barrier layer
layer
Prior art date
Application number
KR1019980025883A
Other languages
English (en)
Other versions
KR20000004447A (ko
Inventor
이기홍
배금종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980025883A priority Critical patent/KR100493008B1/ko
Publication of KR20000004447A publication Critical patent/KR20000004447A/ko
Application granted granted Critical
Publication of KR100493008B1 publication Critical patent/KR100493008B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

전도성 산화물 전극을 포함하는 반도체 메모리소자에 있어서, 산화물 전극에 포함된 산소의 확산에 의해 배선층이 산화되어 소자의 특성이 열화되는 것을 억제할 수 있는 구조를 개시한다. 이 반도체 메모리소자는, 반도체기판 상에 형성된 전도성 산화물 전극과, 전도성 산화물 전극 상에 형성된 코발트(Co)를 포함하는 장벽층과, 장벽층 상에 형성되며, 전극과 전기적으로 접속된 금속라인을 구비하는 것을 특징으로 하여 이루어진다.

Description

전도성 산화물 전극을 구비하는 반도체 메모리장치{Semiconductor memory device having an electrode formed of conductive oxide}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 전도성 산화물 전극을 구비하는 반도체 메모리장치에 관한 것이다.
강유전체는 외부 전계의 인가에 의하여 물질 내부에 자발분극을 발생하고, 그 자발분극의 일부가 외부 전계가 제거된 이후에도 잔존하며, 또한 그 자발분극의 방향을 외부 전계의 방향을 변화시킴으로써 바꿀 수 있는 재료이다. 강유전체의 이와 같은 성질은 현재 널리 사용되는 디지털 메모리소자의 기본이 되고 있는 바이너리 메모리(binary memory)의 기본개념과 합치되는 점이기 때문에, 피. 지. 티.(PZT; PbZrTiO3) 또는 비. 에스. 티.(BST; BaSrTiO3)와 같은 강유전체를 이용한 메모리 소자의 연구가 주목을 받고 있다.
강유전체를 이용한 메모리 소자에는 크게 두 가지가 있다. 하나는, 강유전체 캐패시터를 제작하고 이 캐패시터에 저장된 두 방향의 신호를 읽고 쓰기 위하여 트랜지스터를 이용하는 방법으로서, 소위 1트랜지스터/1캐패시터(1T/1C), 2트랜지스터/2캐패시터(2T/2C)의 기본구조를 갖고 있다. 이 방식은 강유전체의 전극을 구성하는 재료가 그 하부에 위치하는 씨모스 트랜지스터(CMOS transistor)에 미치는 영향을 작게 할 수 있다는 장점을 갖지만, 그 데이터의 독출시 데이터가 없어져 버리는 문제점을 가지고 있다.
이와는 달리, 저장된 정보를 파괴하지 않고 읽어내는 방법이 있는데, 소위 비파괴 독출형(nondestructive read out type; NDRO type)의 강유전체 메모리로서, 실용화되는 경우 궁극의 메모리라는 평가를 받고 있는 소자이다. 이러한 소자는 강유전체를 트랜지스터의 게이트영역에 형성시켜 강유전체의 자발분극에 의한 채널저항차이를 검출함으로써 저장된 데이터를 독출하게 된다. 이와 같은 메모리 소자는 기존의 디램(DRAM)이나 1T/1C(또는 2T/2C)의 에프램(FRAM)에 비하여 캐패시터를 제작하지 않고 단일 트랜지스터만으로 메모리 셀을 구성하기 때문에, 집적화에 유리한 것은 사실이나, DRAM처럼 랜덤 억세스(random access) 동작을 위해서는 어떤 특정한 셀을 선택하기 위한 억세스(또는 선택) 트랜지스터를 부가하여줄 필요가 있다. 이와 같은 형태의 NDRO형의 강유전체 메모리를 통칭하여 FFRAM(Ferroelectric Floating RAM)이라고 한다.
FFRAM은 기존의 여러 메모리 소자의 장점을 고루 갖춘 꿈의 메모리로 알려져 있지만, 제조방법에 있어서 많은 문제점을 안고 있기 때문에 실용화가 매우 어려운 소자로 알려져 있다. FFRAM의 실현에 장애가 되는 가장 큰 요소로는, PZT와 같은 강유전체와 하부 실리콘산화막(SiO2) 또는 기판의 실리콘(Si)과의 반응문제이다. 전극 재료로 많이 적용되고 있는 백금(Pt)의 경우 납(Pb)에 대한 투과성(permeability)이 크기 때문에 큰 문제점을 야기한다. 현재 이와 같은 문제점의 해결과 강유전체의 퍼티그(fatigue) 특성 향상을 위하여 많이 연구되고 있는 것이 산화물 전극이다. 그러나, 이러한 산화물 전극의 경우, 환원 특성이 강하기 때문에 소자 제조과정중의 콘택 형성공정에서 많은 문제점을 야기한다. 즉, 콘택 공정시 배선재료인 알루미늄(Al)과 장벽물질인 티타늄 나이트라이드(TiN)와의 반응에 의해 소자의 특성이 열화되는 문제가 발생하게 된다.
도 1은 일반적인 FRAM 소자의 단면을 간략히 보인 것이다.
구체적으로 상기 FRAM 소자는, 반도체기판(1)에 형성된 필드산화막(2)과, 필드산화막의 상부에 순차적으로 형성된 하부전극(3), PZT 유전체막(4), 및 상부전극(5)과, 상기 구조가 형성된 기판의 전면을 덮는 것으로서 상기 상부전극(5)과 하부전극(3)의 상부에 각각 콘택홀들을 갖는 절연층(6), 및 상기 콘택홀들을 채우는 금속배선층(7)으로 구성된다. 이 때, 상기 PZT막(4)과 절연층(6) 사이에는 확산장벽층인 티타늄 나이트라이드(TiN)막(8)이 형성되어 있다. 상기 상부전극(5)과 하부전극(3)은 통상 전도성 산화물 전극으로 이루어진다.
도 2는 일반적인 FFRAM소자의 단면을 간략히 보인 것이다.
구체적으로, 상기 FFRAM소자는 반도체기판(21)과, 그 상부에 순차 형성된 강유전체막(22) 및 상부전극(23)과, 상기 상부전극의 상부 소정위치에 콘택홀을 갖는 절연층(24)과, 상기 콘택홀을 채우는 금속막(25)으로 구성된다. 상기 반도체기판(21)과 상기 강유전체막(22) 사이에는 확산장벽층(26)이 형성되어 있다.
언급한 바와 같이, 산화물 전극은 환원특성이 강하기 때문에, 상기 산화물 전극에서 환원된 산소와 배선재료인 알루미늄(Al) 또는 장벽물질인 티타늄 나이트라이드(TiN)와의 반응에 의해 소자의 특성이 열화되는 문제가 발생하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 산화 저항성이 강한 코발트(Co)를 전극과 배선 사이의 장벽층의 재료로 사용함으로써 콘택 형성시 소자의 특성이 열화되는 문제를 방지할 수 있는 전도성 산화물 전극을 구비하는 반도체 메모리소자를 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에 의한 전도성 산화물 전극을 구비하는 반도체 메모리소자는, 반도체기판 상에 형성된 전도성 산화물 전극과, 상기 전도성 산화물 전극 상에 형성된 코발트(Co)를 포함하는 장벽층과, 상기 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 구비하는 것을 특징으로 한다.
상기 전도성 산화물 전극은 이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어진다. 그리고, 상기 장벽층은 상기 전도성 산화물 전극 상에 형성된 코발트(Co)층과, 상기 코발트(Co)층 상에 형성된 확산장벽층으로 이루어진다.
상기 과제를 이루기 위하여 본 발명의 일 예에 의한 전도성 산화물 전극을 구비하는 반도체 메모리소자는, 유전막으로서 강유전체막을 구비하고, 전도성 산화물로 이루어진 전극을 구비하는 캐패시터와, 상기 캐패시터의 상부에 형성되며, 상기 캐패시터를 부분적으로 노출시키는 콘택홀이 형성된 절연막과, 상기 전도성 산화물 전극 상에 형성된 코발트(Co)를 포함하는 장벽층, 및 상기 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 포함하여 구성된 것을 특징으로 한다.
이 때, 상기 캐패시터의 하부에 순차 형성된 기판 및 필드산화막이 추가로 구비되어 있는 것이 바람직하다. 그리고, 상기 전도성 산화물 전극은 이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어진다. 또한, 상기 장벽층은 상기 전도성 산화물 전극 상에 형성된 코발트층 및 상기 코발트(Co)층 상에 형성된 확산장벽층으로 이루어진다.
상기 과제를 이루기 위하여 본 발명의 다른 예에 의한 전도성 산화물 전극을 구비하는 반도체 메모리장치는, 실리콘(Si)을 포함하는 하부층과, 상기 하부층의 상부에 형성된 강유전체막, 상기 강유전체막 상에 형성된 전도성 산화물 전극과, 상기 전도성 산화물 전극 상에 형성된 코발트(Co)를 포함하는 장벽층, 및 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 구비하는 것을 특징으로 한다.
상기 전도성 산화물 전극은 이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어지고, 상기 하부층은 실리콘(Si) 기판 또는 게이트 산화막인 것이 바람직하다.
본 발명에 따르면, 산화물 전극에 포함된 산소의 확산에 의해 배선층이 산화되어 소자의 특성이 열화되는 것을 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 의한 반도체 메모리소자의 일 예로서, FRAM 소자를 간략하게 도시한 단면도이다. 도면 참조번호 "31"은 반도체기판, "32"는 필드산화막, "33"은 하부전극, "34"는 강유전체막, "35"는 상부전극, "36"은 층간절연막, "37"은 예를 들어 코발트(Co)로 이루어진 제1 장벽층, "38"은 예를 들어 티타늄 나이트라이드(TiN)로 이루어진 제2 장벽층, 그리고 "39"는 예를 들어 알루미늄(Al)으로 이루어진 금속 배선층을 각각 나타낸다.
구체적으로, 본 발명의 FRAM 소자는, 반도체기판(31)에 형성된 필드산화막(32)과, 필드산화막(32)의 상부에 순차적으로 형성된 하부전극(33), 강유전체막(34) 및 상부전극(35)과, 상기 캐패시터 구조가 형성된 반도체기판의 전면을 덮는 것으로서, 상기 상부전극(35)과 하부전극(33)의 상부에 각각 콘택홀들을 갖는 절연층(36) 및, 상기 콘택홀들을 채우는 금속배선층(39)으로 이루어진다.
이 때, 배선층(39)과 상부전극(35) 또는 하부전극(33)의 콘택이 이루어지는 부위에는, 코발트(Co)와 같이 내산화성이 강한 물질로 이루어진 제1 장벽층(37)과 예를 들어 티타늄 나이트라이드(TiN)로 이루어진 제2 장벽층(38)이 순차적으로 형성되어 있다.
그리고, 상기 하부전극(33)과 상부전극(35)은, 예를 들어 이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 또는 로듐 산화물(RhO)과 같은 전도성 산화물 또는 상기 전도성 산화물과 백금(Pt)의 적층구조로 이루어져 있다.
상기 강유전체막(34)은 피. 지. 티(PZT), 납-티타늄 산화물(PbTiO3), 납-란탄-티타늄 산화물(PbLaTiO3), 바륨-티타늄 산화물(BaTiO3), 비스무스-티타늄 산화물(Bi3Ti4O12), 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9), 비. 에스. 티(BST; BaSrTiO3) 또는 에스. 티. 오(STO; SrTiO3)와 같은 페로브스카이트 구조의 산화물과, 비스무스-티타늄 산화물(Bi4Ti3O12) 및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 구성된 그룹에서 선택된 어느 하나로 이루어져 있다.
기존의 산화물 전극 또는 백금(Pt)과 산화물이 적층된 구조의 전극의 경우, 산화물 전극과 접하는 배선층을 형성할 경우 산화물 전극의 환원특성에 의해 전극에서 분리된 산소와, 상기 전극과 접하는 제2 장벽층, 즉 티타늄 나이트라이드(TiN) 또는 배선층과의 반응에 의해 산화티타늄(TiO2)과 같은 저항이 높은 산화물이 형성되기 때문에 소자 특성에 페일(fail)이 나타나게 된다. 그러나, 본 발명에서처럼 상기 제2 장벽층(38)의 하부, 즉 산화물 전극(33, 35)과 제2 장벽층(38) 사이에 산화 저항성이 높은 코발트(Co)와 같은 물질로 이루어진 제1 장벽층(37)을 형성하여 주면, 상기 산화물 전극에 포함된 산소의 확산에 의해 제2 장벽층(38) 및 배선층(39)이 산화되어 소자의 특성이 열화되는 것을 억제할 수 있다.
도 3은 본 발명에 의한 반도체 메모리소자의 다른 예로서, FFRAM 소자를 간략하게 도시한 단면도이다. 도면 참조번호 "41"은 실리콘 기판, "43"은 강유전체막, "44"는 상부전극, "45"는 층간절연막, "46"은 예를 들어 코발트(Co)로 이루어진 제1 장벽층, "47"은 예를 들어 티타늄 나이트라이드(TiN)로 이루어진 제2 장벽층, 그리고 "48"은 예를 들어 알루미늄(Al)으로 이루어진 금속 배선층을 각각 나타낸다.
구체적으로, 본 발명의 FFRAM 소자는, 실리콘 기판(41)과, 그 상부에 순차 형성된 강유전체막(43) 및 상부전극(44)과, 상기 상부전극의 상부 소정위치에 콘택홀을 갖는 층간절연막(46)과, 상기 콘택홀을 채우는 금속 배선층(48)으로 구성되되, 상기 실리콘 기판(41)과 상기 강유전체막(43)의 사이에는 확산장벽층(42)이 형성되어 있다. 이 때, 상기 실리콘 기판(41)의 상부에는, 실리콘(Si)을 함유하는 하부층, 예를 들어 게이트 산화막이 추가로 형성되어 있을 수 있다.
그리고, 상기 금속 배선층(48)과 상부전극(44)의 콘택이 이루어지는 부분에서는 코발트(Co)와 같이 내산화성이 강한 물질로 이루어진 제1 장벽층(46)과 예를 들어 티타늄 나이트라이드(TiN)로 이루어진 제2 장벽층(47)이 순차적으로 형성되어 있다.
상기 상부전극(44) 및 강유전체막(43)은 도 3에 도시된 제1 실시예와 동일한 물질로 이루어져 있다.
아래의 표 1은 일반적인 산화물의 생성 자유에너지를 비교하여 도표로 나타낸 것이다.
산 화 물 SiO2 TiO2 Ta2O5 Ir2O3 IrO2 RuO2 CoO
(-) 생성 자유 에너지(kJ/kmol) 911.55±1.42 944.50±0.96 2048.6±1.67 284.70 254.98±1.67 305.22±6.28 239.07±1.26
상기 표 1을 참조하면, 전극 물질로서 가장 일반적으로 사용되고 있는 이리듐 산화물(IrO2), 루테늄 산화물(RuO2)이 콘택 장벽층으로 많이 사용되는 티타늄 산화물(TiO), 실리콘산화물(SiO2)에 비해 생성 자유에너지가 높은 것을 알 수 있다. 이는, 산화물 전극이 티타늄 나이트라이드(TiN), 티타늄(Ti)-실리콘(Si)-질소(N)의 삼성분계 장벽층과 접하게 되는 경우, 장벽층의 산화가 쉽게 일어나는 것을 의미한다.
이에 반해, 코발트(Co)의 경우 생성 자유에너지가 산화물 전극 또는 장벽물질에 비해 높기 때문에, 산화물 전극속에 포함되어 있는 산소의 확산으로 인한 장벽 및 배선층의 산화를 억제할 수 있다. 또한, 코발트(Co)는 비저항이 10μΩ-㎝로 작기 때문에 저항 측면에서도 아무런 문제가 없다.
지금까지 FRAM 및 FFRAM에 본 발명을 적용한 것을 설명하였으나, 본 발명은 상기한 FRAM과 FFRAM 외에도 산화물 전극을 갖는 모든 메모리소자에 적용할 수 있다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
상술한 본 발명에 의한 전도성 산화물 전극을 구비하는 반도체 메모리소자에 의하면, 상기 산화물 전극과 배선층 사이에 산화 저항성이 높은 물질로 이루어진 장벽층을 형성하여 줌으로써, 상기 산화물 전극에 포함된 산소의 확산에 의해 배선층이 산화되어 소자의 특성이 열화되는 것을 억제할 수 있다.
도 1은 일반적인 FRAM 소자의 단면을 간략히 도시한 단면도이다.
도 2는 일반적인 FFRAM소자의 단면을 간략히 도시한 단면도이다.
도 3은 본 발명에 의한 FRAM 소자를 간략하게 도시한 단면도이다.
도 4는 본 발명에 의한 FFRAM 소자를 간략하게 도시한 단면도이다.

Claims (8)

  1. 반도체기판 상에 형성된 전도성 산화물 전극;
    상기 전도성 산화물 전극 상에 코발트(Co)층으로 형성된 제 1 장벽층;
    상기 제 1 장벽층 상에 티타늄(Ti) 또는 티타늄 질화막(TiN)을 포함하여 형성된 제 2 장벽층; 및
    상기 제 2 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 구비하는 것을 특징으로 하는 전도성 산화물 전극을 구비하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 전도성 산화물 전극은,
    이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어진 것을 특징으로 하는 전도성 산화물 전극을 구비하는 반도체 메모리장치.
  3. 전도성 산화물로 이루어진 전극을 구비하는 캐패시터와;
    상기 캐패시터의 상부에 형성되며, 상기 캐패시터를 부분적으로 노출시키는 콘택홀이 형성된 절연막;
    상기 전도성 산화물 전극 상에 코발트(Co)층으로 형성된 제 1 장벽층;
    상기 제 1 장벽층 상에 티타늄(Ti) 또는 티타늄 질화막(TiN)을 포함하여 형성된 제 2 장벽층; 및
    상기 제 2 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 포함하여 구성된 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FRAM 소자.
  4. 제3항에 있어서, 상기 캐패시터의 하부에 순차 형성된 기판 및 필드산화막이 추가로 구비되어 있는 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FRAM 소자.
  5. 제3항에 있어서, 상기 전도성 산화물 전극은,
    이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어진 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FRAM 소자.
  6. 실리콘(Si)을 포함하는 하부층과;
    상기 하부층의 상부에 형성된 유전체막;
    상기 유전체막 상에 형성된 전도성 산화물 전극;
    상기 전도성 산화물 전극 상에 코발트(Co)층으로 형성된 제 1 장벽층;
    상기 제 1 장벽층 상에 티타늄(Ti) 또는 티타늄 질화막(TiN)을 포함하여 형성된 제 2 장벽층; 및
    상기 제 2 장벽층 상에 형성되며, 상기 전극과 전기적으로 접속된 금속라인을 구비하는 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FFRAM 소자.
  7. 제6항에 있어서, 상기 전도성 산화물 전극은,
    이리듐 산화물(Ir2O2, Ir2O3), 루테늄 산화물(RuO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO) 및 상기 전도성 산화물과 백금(Pt)의 적층구조 중의 어느 하나로 이루어진 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FFRAM 소자.
  8. 제6항에 있어서, 상기 하부층은, 실리콘(Si) 기판 또는 게이트 산화막인 것을 특징으로 하는 전도성 산화물 전극을 구비하는 FFRAM소자.
KR1019980025883A 1998-06-30 1998-06-30 전도성 산화물 전극을 구비하는 반도체 메모리장치 KR100493008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025883A KR100493008B1 (ko) 1998-06-30 1998-06-30 전도성 산화물 전극을 구비하는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025883A KR100493008B1 (ko) 1998-06-30 1998-06-30 전도성 산화물 전극을 구비하는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR20000004447A KR20000004447A (ko) 2000-01-25
KR100493008B1 true KR100493008B1 (ko) 2006-04-21

Family

ID=19542268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025883A KR100493008B1 (ko) 1998-06-30 1998-06-30 전도성 산화물 전극을 구비하는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100493008B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599432B1 (ko) * 2000-06-30 2006-07-14 주식회사 하이닉스반도체 강유전체 메모리 소자의 금속배선 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206135A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置の製造方法
KR980012514A (ko) * 1996-07-29 1998-04-30 김광호 반도체 장치의 커패시터 제조방법
KR19990061993A (ko) * 1997-12-31 1999-07-26 김영환 모스형 전계효과 트랜지스터의 장벽층형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206135A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置の製造方法
KR980012514A (ko) * 1996-07-29 1998-04-30 김광호 반도체 장치의 커패시터 제조방법
KR19990061993A (ko) * 1997-12-31 1999-07-26 김영환 모스형 전계효과 트랜지스터의 장벽층형성방법

Also Published As

Publication number Publication date
KR20000004447A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6756282B2 (en) Semiconductor device and method of fabricating the same
JP4025829B2 (ja) 半導体装置及びその製造方法
US6624458B2 (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
KR100279297B1 (ko) 반도체 장치 및 그의 제조 방법
KR960026808A (ko) 핀형 커패시터 및 그 제조방법
US6239462B1 (en) Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same
US7265403B2 (en) Semiconductor device
KR100973703B1 (ko) 반도체 장치 및 그 제조 방법
US6888189B2 (en) Dielectric element including oxide-based dielectric film and method of fabricating the same
KR100432881B1 (ko) 강유전성 메모리 장치 및 그 제조방법
KR100702735B1 (ko) 반도체 기억 장치 및 그 제조 방법
KR100491580B1 (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
US6847074B2 (en) Semiconductor memory device
KR100493008B1 (ko) 전도성 산화물 전극을 구비하는 반도체 메모리장치
US6670662B1 (en) Semiconductor storage component with storage cells, logic areas and filling structures
KR101075528B1 (ko) 반도체 장치의 캐패시터 제조방법
US20030057464A1 (en) Ferroelectric memory device and method of fabricating the same
JPH09139476A (ja) 強誘電体キャパシタ用セラミック電極
JPH11163276A (ja) バリヤ層を有するコンデンサ及びその製造方法
JP4485965B2 (ja) 半導体装置
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
KR19980077149A (ko) 다층전극 구조를 갖는 강유전체 메모리의 커패시터 및 그 제조방법
KR100195262B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
JP2007035947A (ja) 半導体装置及びその製造方法
JP2007329296A (ja) キャパシタ、強誘電体メモリおよびキャパシタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee