JPH11163276A - バリヤ層を有するコンデンサ及びその製造方法 - Google Patents

バリヤ層を有するコンデンサ及びその製造方法

Info

Publication number
JPH11163276A
JPH11163276A JP10275534A JP27553498A JPH11163276A JP H11163276 A JPH11163276 A JP H11163276A JP 10275534 A JP10275534 A JP 10275534A JP 27553498 A JP27553498 A JP 27553498A JP H11163276 A JPH11163276 A JP H11163276A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
barrier layer
connection structure
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10275534A
Other languages
English (en)
Inventor
Frank Dr Hintermaier
ヒンターマイヤー フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11163276A publication Critical patent/JPH11163276A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高ε誘電性又は強誘電性のコンデンサ誘電体
の下方の酸素不透過性のバリヤ層により深いところにあ
る構造、特にコンデンサ誘電体の酸化を阻止し、僅かな
所要面積で高い容量を有するコンデンサを提供する。 【解決手段】 コンデンサ誘電体12の下に主として遷
移元素とリン、硫黄又はヒ素とによる化合物から成るバ
リヤ層10を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路、特
に半導体集積メモリのコンデンサに関する。
【0002】
【従来の技術】集積回路においては所要面積が僅かで十
分に高い容量を有するコンデンサを製造することがしば
しば要求される。従ってコンデンサ誘電体としては高誘
電率のセラミックス薄層が益々使用されてきている。例
えばチタン酸ストロンチウム(ST)又はチタン酸バリ
ウムストロンチウム(BST)のような200〜600
の範囲の典型的な誘電率ε値を有する酸化物が一般に使
用されている。強誘電性のメモリ特性を有するコンデン
サが要望される場合、コンデンサ誘電体として適切な強
誘電特性を有するセラミックス層、例えばストロンチウ
ム−ビスマス−タンタル酸塩(SBT)が使用される。
「日本応用物理ジャーナル」、第34巻(1995
年)、第5224〜5229頁に記載されているように
これらのセラミックス層は通常酸素含有雰囲気中での高
温処理により製造される。
【0003】従って少なくともその上に誘電体が施され
る下方(第1)の電極は、このような条件下で安定して
いなければならない。それには白金、白金金属(Ru、
Ir)又は導電性金属酸化物(RuO2 、IrO2 )が
適していることが判明している。しかしこれらの電極材
は酸素透過性であり、そのため隣接する構造の表面を例
えば上述の高温処理中に酸化することがある。通常のよ
うにポリシリコン又はタングステンから成る接続構造に
おいて第1の電極を集積回路の他の回路素子と接続する
と、接続構造と電極との境界層が酸化し、そのため抵抗
が著しく高められ、或いは電気的な中断が起こる。Ti
Nを電極の下にシリコン拡散バリヤとして使用するとや
はり上記の文献に説明されているようにこのバリヤは高
温処理中に酸化する。
【0004】
【発明が解決しようとする課題】従って本発明の課題
は、上述の問題を起こすことなく僅かな所要面積で高い
容量を有するコンデンサを提供することにある。
【0005】
【課題を解決するための手段】この課題は本発明の請求
項1に記載の特徴を有するコンデンサ及び請求項9に記
載の特徴を有する製造方法により解決される。
【0006】本発明は、主として一方では周期系の第1
〜第8副属の遷移元素と、他方ではリン、硫黄又はヒ素
から成る化合物、即ち遷移金属リン化物、硫化物又はヒ
化物をバリヤ層として使用することにある。このバリヤ
層は導電性で、酸化に対し十分に耐性を有し、更に酸素
の拡散を十分に少なくする必要がある。これらの特性は
上記の物質類に対して実証されている。特に前期遷移元
素(Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、
W)のリン化物については酸又はアルカリ溶液に対しま
た酸化に対し高度の耐性が実証されている(モトジマ
(S.Motojima)、ワカマツ(T.Wakam
atsu)、スギヤマ(K.Sugiyama)による
「J.Less Comm.Met」1981年、8
2、第379頁、及びモトジマ(S.Motojim
a)その他による「J.Mater.Sci.」199
6年、31(21)、第5709〜5715頁参照)。
例えば化合物が空気中の酸化に対し安定している温度限
界はTiPで350℃、MoPで450℃、WPで60
0℃及びHfPで1000℃である。、また分解温度も
極めて高く(1300℃以上)、多くのリン化物(例え
ばCrP、MoP、WP)は相応する窒化物よりも安定
である。更にそれらは導電性であり、室温での比抵抗は
多くの場合数mΩ/cmである(リプレイ(R.L.R
ipley)による「J.Less Comm.Me
t.」1962年4月、第496頁参照)。遷移金属硫
化物及びヒ化物の特性は相応するリン化物のそれと基本
的に類似するものである。
【0007】上述の化合物から成る混合物、例えばWO
/TiPもバリヤとして使用することができる。更に上
述の化合物は所望の特性を獲得するために特に他の金属
をドープしてもよい。
【0008】上述の物質から成る層の製造には例えばス
パッタリング法のような物理的方法も、また例えばCV
Dのような化学的方法もある。ワトソン(I.M.Wa
tson)、コンナー(J.A.Connor)、ホワ
ィマン(R.Whyman)の論文「固体薄膜(Thi
n Solid Film)」1991年、196、L
21にはCrPを製造するためのCVD法が記載されて
おり、その場合前駆物質としてCr(CO)5 (P
3 )を炉(温度200〜350℃、圧力0.1トル)
中で使用すると、数μ/時間の析出率が生じる。シリコ
ン又は酸化シリコン上のTiPの製造に関してはウィン
ター(C.H.Winter)、リュケバンダラ(T.
S.Lewkebandara)、プロシァ(J.W.
Proscia)の論文「Chem.Mater.」1
995年、7、第1053頁に、出発物質としてTiC
4 (PH2 Cy)2 (Cy=シクロヘキシル)で使用
する析出法が記載されている。このプロセスのその他の
データは350〜600℃の温度及び0.1トルの圧力
である。製造方法の詳細は実施例に記載する。
【0009】硫化物及びヒ化物の製造は同様に、即ち特
にH2 SもしくはAsH3 を含む雰囲気中での熱処理に
より、又は金属塩化物、H2 及びH2 SもしくはAsH
2 を使用するCVDプロセスで行ってもよい。
【0010】バリヤ層はコンデンサ誘電体の下方及びこ
れに続く非酸化耐性の構造の上方に配設されている。場
合によっては存在する接続構造ではバリヤ層は有利には
この構造の上、即ち接続構造と第1の電極との間又は第
1の電極とコンデンサ誘電体との間に配設しても有利で
ある。
【0011】酸化耐性の材料から成る接続構造の場合バ
リヤ層はこの構造の下方、例えば基板との界面にも配設
することができる。接続構造を省略する場合は、バリヤ
層は電極と基板との間にも配置可能である。いずれの場
合にもバリヤ層は、コンデンサ誘電体の製造時に酸素の
拡散路を効果的に遮断するように配置され、寸法づけら
れなければならない。バリヤ層はまた上述の構造間の全
ての界面(例えば少なくとも第1の電極とコンデンサ誘
電体との界面又は接続構造と第1の電極との界面全体)
を覆わなければならない。
【0012】複数のコンデンサを有する半導体集積回路
に使用する場合、隣接するコンデンサはバリヤ層により
短絡されてはならない。従ってバリヤ層は適切な方法で
構造化されていなければならない。これは選択的な製造
方法又は全面的な製造方法とこれに続くエッチングによ
り達成することができる。例えば純物理エッチング法で
あるイオン・ミリング又はスパッタエッチングが適して
いる。更にアルカリエッチング溶液を使用する湿式化学
エッチング法を行ってもよい。
【0013】接続構造用の材料としては特にポリシリコ
ン又はタングステンが考えられる。第1の電極は白金、
ルテニウム、ロジウム又はイリジウムを含有した材料か
ら成ると有利である。誘電体としてはとりわけBST
((Ba、Sr)TiO3 )、SBT(SrBi2 Ta
2 9 )、PZT(Pb(Zr、Ti)O3 )又はPL
T(ランタンをドープしたPZT)を使用することがで
きる。
【0014】
【発明の実施の形態】本発明を図示の実施例に基づき以
下に詳述する。
【0015】本発明のコンデンサは半導体メモリ、特に
DRAM又はFRAMにおけるメモリコンデンサとして
使用される。図1には2つのドープ領域3、4と、基板
1上に分離して施されているゲート5を有するMOSト
ランジスタがその上に配設されているシリコン基板1が
示されている。回路の非能動的部分は絶縁材2で覆われ
ている。MOS絶縁層6はトランジスタを覆い、その際
ドープ領域3に接続構造7が設けられている。別のドー
プ領域4はもう1つの接続構造8を介してビット線9と
接続されている。この場合接続構造7はタングステンか
ら成り、このタングステンで絶縁層6内にエッチングさ
れた接触孔が満たされる。絶縁層6は酸化シリコン又は
窒化シリコンから成っていてもよい。バリヤ層を形成す
るためにこのような構造体がPH3 雰囲気で熱処理され
る。その際タングステンがPH3と反応して、バリヤ層
(WP)10が接続構造7の上に自己整合的に形成され
る。熱処理の典型的パラメータは800〜1100℃の
温度及びPH3 雰囲気での0.1〜10トルの圧力であ
る。バリヤ層10の厚さは熱処理時間により調整可能で
あり、例えば約30nmである。
【0016】図2ではコンデンサの下方電極11が例え
ば約30nmの厚さの白金層のスパッタリングと適当な
構造化により施される。引続き高ε誘電体12を析出
し、その際リン化タングステンが析出中に拡散する酸素
に対するバリヤの作用をし、接続構造7の酸化を阻止す
る。最後にコンデンサの第2の電極13を例えば白金か
ら形成する。この例では第2の電極13は全てのコンデ
ンサに対するいわゆる共通プレートである。
【0017】図3の第2の実施例の場合第1の実施例と
同様に作られた基本構造、即ち絶縁層6で覆われたMO
Sトランジスタを有する基板1から出発し、その際接続
構造7はこの絶縁層6を通してドープ領域3と接続され
ている。この構造7上にバリヤ層10をCVD析出法に
より全面的に施す。それには塩化タングステン (WC
6 )、水素(H2 )及びホスフィン(PH3 )の混合
物を室内で形成する。400〜800℃の温度及び0.
1〜10トルの圧力でリン化タングステン(WP)を全
表面に析出する。或いはまた出発材料TaCl5 、H2
及びPH3 からリン化タンタルをCVD法で析出しても
よい。その上に下方電極11の材料として白金を施す。
【0018】図4では二層10、11をエッチングプロ
セスでフォト技術を使用して構造化し、それによりバリ
ヤ層10の上に第1の電極11を形成する。第1の実施
例のようにしてコンデンサをコンデンサ誘電体12及び
第2の電極13の形成により完成する。
【0019】バリヤ層10はまた第1の電極11の上に
も配設可能である。その場合バリヤ層は第1の電極の側
面も覆う必要があるので、有利にはまず第1の電極を構
造化し、次いでバリヤ層を施す。しかし第1の電極とバ
リヤ層を一緒に構造化してもよく、その場合第1の電極
の側面は例えばバリヤ層の材料から成るスペーサにより
覆う必要がある。
【図面の簡単な説明】
【図1】本発明の1実施例によるコンデンサを有する半
導体集積回路のメモリセルのバリヤ層を形成した段階の
断面図。
【図2】このメモリセルの下方電極、コンデンサ誘電体
及び上方電極を施した段階の断面図。
【図3】本発明の別の実施例によるバリヤ層及び第1の
電極となる層を全面的に施した段階の断面図。
【図4】コンデンサ誘電体及び第2の電極を形成した完
成コンデンサの断面図。
【符号の説明】
1 基板 2 絶縁材 3、4 ドープ領域 5 ゲート 6 絶縁層 7 接続構造 8 別の接続構造 9 ビット線 10 バリヤ層 11 第1の電極 12 コンデンサ誘電体 13 第2の電極

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 直接又は接続構造(7)を介して半導体
    基板(1)内のドープ領域(3)と接続されている第1
    の電極(11)と、 第2の電極(13)と、 第1及び第2の電極を互いに絶縁するコンデンサ誘電体
    (12)と、 主として遷移元素とリン、硫黄又はヒ素との化合物から
    成り、コンデンサ誘電体(12)の下に配設されている
    バリヤ層(10)とを有する半導体集積回路のコンデン
    サ。
  2. 【請求項2】 バリヤ層(10)が直接コンデンサ誘電
    体(12)の下に配設されており、第1の電極(11)
    とコンデンサ誘電体(12)との界面全体を覆っている
    ことを特徴とする請求項1記載のコンデンサ。
  3. 【請求項3】 バリヤ層(10)が第1の電極(11)
    の下に配設されており、また第1の電極(11)と接続
    構造(7)との界面又は第1の電極(11)又は接続構
    造(7)とドープ領域(3)との界面全体を覆っている
    ことを特徴とする請求項1記載のコンデンサ。
  4. 【請求項4】 コンデンサ誘電体(12)が特にBS
    T、SBT、PZT又はPLTの値ε>100の誘電性
    又は強誘電性材料から成ることを特徴とする請求項1乃
    至3のいずれか1つに記載のコンデンサ。
  5. 【請求項5】 第1の電極(11)が白金、ルテニウ
    ム、ロジウム又はイリジウムを含有する材料から成るこ
    とを特徴とする請求項1乃至4のいずれか1つに記載の
    コンデンサ。
  6. 【請求項6】 ポリシリコン又はタングステンから成る
    接続構造(7)を有することを特徴とする請求項1乃至
    5のいずれか1つに記載のコンデンサ。
  7. 【請求項7】 バリヤ層が主としてリン化タングステン
    層、リン化タンタル層又はリン化ハフニウム層から成る
    ことを特徴とする請求項1乃至8のいずれか1つに記載
    のコンデンサ。
  8. 【請求項8】 請求項1記載のコンデンサと、ドープ領
    域(3)を含む選択トランジスタ(3、4、5)を有す
    る半導体メモリ装置。
  9. 【請求項9】 基板(1)の上に、場合によっては接続
    構造(7)を介して半導体基板(1)内のドープ領域
    (3)と接続される第1の電極(11)を形成し、 ドープ領域(3)の上又は接続構造(7)の上に主とし
    て遷移元素とリン、硫黄又はヒ素との化合物から成り、
    ドープ領域(3)もしくは接続構造(7)の露出表面全
    体を覆うバリヤ層(10)を形成し、 第1の電極(11)の上にコンデンサ誘電体(12)を
    形成し、 このコンデンサ誘電体(12)の上に第2の電極(1
    3)を形成することを特徴とする半導体集積回路のコン
    デンサの製造方法。
  10. 【請求項10】 基板(1)の上に、直接又は接続構造
    (7)を介して半導体基板(1)内のドープ領域(3)
    と接続される第1の電極(11)を形成し、 第1の電極(11)の上に主として遷移元素とリン、硫
    黄又はヒ素との化合物から成り、第1の電極(11)の
    露出表面全体を覆うバリヤ層(10)を形成し、 このバリヤ層(10)の上にコンデンサ誘電体(12)
    を形成し、 このコンデンサ誘電体(12)の上に第2の電極(1
    3)を形成することを特徴とする半導体集積回路のコン
    デンサの製造方法。
  11. 【請求項11】 バリヤ層(10)をタングステンから
    成る電極(11)の上又はタングステンから成る接続構
    造(7)の上にPH3 雰囲気下の熱処理により形成する
    ことを特徴とする請求項9又は10記載の方法。
  12. 【請求項12】 バリヤ層(10)をCVD析出により
    形成することを特徴とする請求項9又は10記載の方
    法。
  13. 【請求項13】 バリヤ層(10)を全面的に施し、第
    1の電極(11)をマスクの使用下にエッチングプロセ
    スにより構造化することを特徴とする請求項9記載の方
    法。
  14. 【請求項14】 コンデンサ誘電体(12)が特にBS
    T、SBT、PZT又はPLTの値ε>100の誘電性
    又は強誘電性材料から成ることを特徴とする請求項9乃
    至13のいずれか1つに記載の方法。
JP10275534A 1997-09-30 1998-09-29 バリヤ層を有するコンデンサ及びその製造方法 Withdrawn JPH11163276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19743268.9 1997-09-30
DE19743268A DE19743268C2 (de) 1997-09-30 1997-09-30 Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator

Publications (1)

Publication Number Publication Date
JPH11163276A true JPH11163276A (ja) 1999-06-18

Family

ID=7844197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10275534A Withdrawn JPH11163276A (ja) 1997-09-30 1998-09-29 バリヤ層を有するコンデンサ及びその製造方法

Country Status (6)

Country Link
US (1) US7122856B1 (ja)
EP (1) EP0905786B1 (ja)
JP (1) JPH11163276A (ja)
KR (1) KR100307079B1 (ja)
DE (2) DE19743268C2 (ja)
TW (1) TW399328B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1067605A1 (en) 1999-07-05 2001-01-10 STMicroelectronics S.r.l. Ferroelectric memory cell and corresponding manufacturing method
GB0224442D0 (en) 2002-10-21 2002-11-27 Molmed Spa A delivery system
DE102004005694B3 (de) * 2004-02-05 2005-10-06 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
CN111495399B (zh) * 2020-05-08 2023-04-07 桂林理工大学 一种s掺杂wp2纳米片阵列电催化剂及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349999B1 (ko) * 1990-04-24 2002-12-11 세이코 엡슨 가부시키가이샤 강유전체를구비한반도체장치및그제조방법
US5384470A (en) * 1992-11-02 1995-01-24 Kobe Steel, Usa, Inc. High temperature rectifying contact including polycrystalline diamond and method for making same
US5478416A (en) * 1993-01-29 1995-12-26 Canon Kabushiki Kaisha Magnetic alloy
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
US5705685A (en) * 1995-10-31 1998-01-06 Sun Company, Inc. (R&M) Conversion of alkanes to unsaturated carboxylic acids
DE19649684C1 (de) * 1996-11-29 1997-09-11 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Titanmonophosphidschicht und ihre Verwendung
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US6060419A (en) * 1998-01-05 2000-05-09 Sunoco, Inc. (R&M) Wells-Dawson type heteropolyacids, their preparation and use as oxidation catalysts
US5990348A (en) * 1998-01-05 1999-11-23 Sunoco, Inc. Conversion of alkanes to unsaturated carboxylic acids over heteroploy acids supported on polyoxometallate salts
US6043184A (en) * 1998-01-05 2000-03-28 Sunoco, Inc. (R&M) Heteropoly acids supported on polyoxometallate salts and their preparation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265401B2 (en) 2005-01-28 2007-09-04 Fujitsu Limited Semiconductor device having high dielectric constant gate insulating layer and its manufacture method

Also Published As

Publication number Publication date
EP0905786A1 (de) 1999-03-31
KR19990030083A (ko) 1999-04-26
EP0905786B1 (de) 2002-02-06
DE19743268A1 (de) 1999-09-02
TW399328B (en) 2000-07-21
DE19743268C2 (de) 2003-07-03
KR100307079B1 (ko) 2001-11-22
US7122856B1 (en) 2006-10-17
DE59803004D1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
KR100308241B1 (ko) 반도체장치의 제조방법
JP4874456B2 (ja) 三重金属配線一つのトランジスター/一つのキャパシタ及びその製造方法
JP3759859B2 (ja) 半導体装置およびその製造方法
KR100343287B1 (ko) 고집적 강유전체 메모리 소자의 형성 방법
US6798010B2 (en) Ferroelectric memory devices
US20040097034A1 (en) Capacitor structure
US6130124A (en) Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR20030013587A (ko) 강유전성 메모리 장치 및 그 제조방법
KR19980043405A (ko) 반도체 소자의 커패시터 및 그의 제조방법
KR0147639B1 (ko) 고유전율 캐패시터의 하부전극 형성방법
JP3732524B2 (ja) 集積化半導体メモリ装置の製造方法
KR100405146B1 (ko) 구조화된 금속 산화물 함유 층의 제조 방법
JP4105656B2 (ja) 半導体装置及びその製造方法
EP0847083B1 (en) A method for manufacturing a capacitor for a semiconductor device
JPH11163276A (ja) バリヤ層を有するコンデンサ及びその製造方法
KR20020047253A (ko) 배리어 구조물을 구비한 커패시터 전극의 제조 방법
US20010018237A1 (en) Method for fabricating a nonvolatile dram memory cell
US7042034B2 (en) Capacitor
JP4095582B2 (ja) 半導体装置及びその製造方法
US6495415B2 (en) Method for fabricating a patterned layer
JP2009071142A (ja) 強誘電体メモリ装置の製造方法
JP2002373975A (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ素子
US6783996B2 (en) Capacitor of semiconductor device and fabrication method thereof
JP3886907B2 (ja) 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110