KR20030002095A - 강유전체 메모리 소자의 캐패시터 제조 방법 - Google Patents

강유전체 메모리 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR20030002095A
KR20030002095A KR1020010038835A KR20010038835A KR20030002095A KR 20030002095 A KR20030002095 A KR 20030002095A KR 1020010038835 A KR1020010038835 A KR 1020010038835A KR 20010038835 A KR20010038835 A KR 20010038835A KR 20030002095 A KR20030002095 A KR 20030002095A
Authority
KR
South Korea
Prior art keywords
hard mask
capacitor
metallic hard
etching
manufacturing
Prior art date
Application number
KR1020010038835A
Other languages
English (en)
Inventor
권일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038835A priority Critical patent/KR20030002095A/ko
Publication of KR20030002095A publication Critical patent/KR20030002095A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 전극 및 강유전체막 식각시 식각두께를 최소화하고, 식각시 발생된 식각부산물로 인한 CD 이득 증가 및 캐패시터의 단락을 억제하도록 한 강유전체 메모리 소자의 캐패시터 제조 방법을 제공하기 위한 것으로, 하부전극, 강유전체막, 상부전극을 순차적으로 적층하는 단계, 상기 상부전극상에 유전막계 하드마스크, 금속성 하드마스크를 순차적으로 형성하는 단계, 상기 금속성 하드마스크상에 캐패시터를 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 마스크로 하여 상기 금속성 하드마스크와 유전막계 하드마스크를 동시에 식각하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 금속성 하드마스크를 식각배리어막으로 하여 상기 상부전극, 강유전체막 및 상기 하부전극을 동시에 식각하는 단계를 포함하여 이루어진다.

Description

강유전체 메모리 소자의 캐패시터 제조 방법{METHOD FOR FABRICATING CAPACITOR IN FERAM}
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 강유전체 메모리 소자의 캐패시터 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(Ferroelectric) 박막을 캐패시터의 유전막에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함) 소자는 비휘발성 메모리(Nonvolatile Memory)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
그리고, FeRAM 소자의 캐패시터의 유전막으로는 SrBi2Ta2O9(이하 'SBT'라 약칭함)와 Pb(Zr,Ti)O3(이하 'PZT'라 약칭함)와 같은 강유전체 박막이 주로 사용되며, 강유전체 박막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성 메모리 소자로의 응용이 실현되고 있다.
상기한 FeRAM 소자는 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스(Hysteresis) 특성을 이용한다.
FeRAM 소자에서 강유전체 캐패시터의 강유전체 박막으로서 전술한 PZT 및SBT 외에 페로브스카이트(Perovskite) 구조를 갖는 SrxBiy(TaiNbj)2O9(이하 SBTN)을 사용하는 경우, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 이리듐산화막(IrO), 루테늄산화막(RuO), 백금합금(Pt-alloy) 등의 금속 및 금속산화막을 이용하여 상/하부전극을 형성한다.
강유전체 캐패시터의 패터닝시 적용되는 식각 공정은 캐패시터 구조에 따라 하나 또는 세개의 공정으로 구성되어 있으며, 각 구조에 따라 식각층은 달라지게 된다. 강유전체 캐패시터는 하부전극, 강유전체막, 상부전극으로 구성된다.
저밀도 강유전체 메모리 셀은, 도 1a에 도시된 것처럼, 스트랩(strapped) 구조를 갖는데, 스트랩구조에서는 상부전극(TE)이 스토리지노드(storage node)로 사용된다. 스트랩 구조의 경우 캐패시터 형성에 필요한 공정을 거친 후 스토리지노드 콘택을 형성하므로 열공정에 의한 스토리지노드 콘택의 산화를 방지할 수 있는 장점이 있다.
그러나, 스트랩구조의 경우, 상부전극(TE)이 스토리지노드로 사용되므로 캐패시터를 포함하는 셀크기가 커져 고밀도의 소자를 구현하기가 불가능하다. 또한, 상부전극(TE)과 하부전극(BE)을 각각 패터닝해야 하며 셀플레이트(cell plate)로 사용되는 하부전극에 콘택을 형성해야 한다. 즉 3회의 캐패시터 식각 공정이 요구되는 단점이 있다.
반면, 도 1b에 도시된 적층 구조의 강유전체 메모리 소자는 일반 DRAM과 동일하게 하부전극(BE)이 스토리지노드로 사용되어 고밀도 강유전체 메모리 소자를제조하기가 쉬우나, 스토리지노드위에 강유전체 캐패시터가 형성되므로 열공정에 의해 스토리지노드 콘택플러그(PP)에서 산화가 일어나 콘택저항이 증가하는 단점이 있다.
한편, 적층 구조는 캐패시터를 1회의 식각공정으로 형성할 수 있는데, 하부전극이 스토리지노드로 사용되므로 상부전극, 강유전체막, 하부전극을 하나의 마스크를 이용하여 캐패시터를 형성할 수 있다. 그러나, 상부전극, 강유전체막, 하부전극을 한꺼번에 식각할 경우 전체 식각할 층의 두께가 두꺼워진다. 식각층의 두께가 두꺼워질수록 CD 이득 및 펜스 생성 억제가 힘들어진다.
백금, 이리듐과 같은 전극물질과 PZT, SBT, BLT와 같은 물질은 화학적인 방법으로 식각하기 힘들어 스퍼터링이 주식각인 물리적인 방법으로 식각한다. 이 경우, 식각 프로파일이 85도 이상 가능한 일반적인 알루미늄 배선 식각이나 산화막 콘택 식각과는 달리 70도 이하가 된다. 따라서 식각층의 두께가 두꺼워질수록 CD 이득은 커진다.
감광막 마스크를 사용하는 경우, 식각층이 두꺼울수록 두꺼운 감광막을 사용해야 하므로 패턴 측벽에 펜스도 더 높이 형성된다.
도 2는 강유전체막 및 전극 식각후 측벽에 펜스가 발생됨을 보이는 사진으로서, 캐패시터를 구성하고 있는 강유전체막 및 전극은 휘발성 부산물을 생성하지 않아 물리적인 스퍼터링 메카니즘으로 식각이 진행된다. 이 경우 패턴 측벽에 비휘발성 식각부산물이 부착되고, 이로 인해 CD 이득이 생기며 식각후 펜스가 잔류하게 된다.
이러한 펜스로 인해 캐패시터의 숏트가 유발될 수 있으므로 이를 제거하기 위한 추가 공정이 필요하다. 추가 공정의 적용으로 펜스의 생성은 억제할 수 있지만 CD 이득을 감소시키는 것은 힘들다.
이를 해결하기 위해 하드마스크(Hardmask)를 적용한 캐패시터 식각법이 제안되었다.
하드마스크를 적용할 경우, 하드마스크를 식각한 후 잔류 감광막을 제거하므로 식각될 층과 식각마스크를 합한 패턴의 전체 두께게 낮아지므로 패턴 측벽에 쌓이는 부산물이 줄어들게 되고, 이로 인해 CD 이득 및 펜스의 생성을 효과적으로 억제할 수 있다.
하드마스크로는 산화규소 및 산화질소 등의 유전막계, 티타늄나이트라이드 및 티타늄과 같은 금속계 물질을 사용하는데, 유전막질 하드마스크를 적용할 경우 하부층과의 식각선택비가 좋지 못하여 하드마스크의 두께를 크게 하여야하는 단점이 있다. 또한, 이렇게 두꺼운 하드마스크를 적용할 경우 식각프로파일이 경사져서 CD 이득이 크게 된다.
금속계 하드마스크는 하부층과의 식각선택비가 우수하여 얇은 두께의 하드마스크를 적용할 수 있어 CD 이득 및 펜스 억제 측면에서 우수한 특성을 가지고 있다. 그러나, 금속계 하드마스크는 후속 열처리 공정에서 산화되므로 식각후 이를 반드시 제거해주어야 하고, 하드마스크 제거시 하부층이 물리적인 손상을 입거나 플라즈마에 의해 전기적 손상을 입을 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 전극 및 강유전체막의 식각시 식각두께를 최소화하고, 식각시 발생된 식각부산물로 인한 CD 이득 증가 및 캐패시터의 단락을 억제하는데 적합한 강유전체 메모리 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
도 1a는 종래기술에 따른 스트랩 구조의 강유전체 메모리 소자,
도 1b는 종래기술에 따른 적층 구조의 강유전체 메모리 소자,
도 2는 캐패시터 식각후 생성된 측벽 펜스를 도시한 사진,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 캐패시터 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 하부전극 22 : 강유전체막
23 : 상부전극 24 : 유전막계 하드마스크
25 : 금속성 하드마스크
상기의 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자의 캐패시터 제조 방법은 하부전극, 강유전체막, 상부전극을 순차적으로 적층하는 단계, 상기 상부전극상에 유전막계 하드마스크, 금속성 하드마스크를 순차적으로 형성하는 단계, 상기 금속성 하드마스크상에 캐패시터를 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 마스크로 하여 상기 금속성 하드마스크와 유전막계 하드마스크를 동시에 식각하는 단계, 상기 감광막패턴을 제거하는 단계, 및 상기 금속성 하드마스크를 식각배리어막으로 하여 상기 상부전극, 강유전체막 및 상기 하부전극을 동시에 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 하부전극(21), 강유전체막(22), 상부전극(23)을 차례로 증착한 후, 상부전극(23)상에 유전막계 하드마스크(24)와 금속성 하드마스크(25)로 이루어진 더블 하드마스크를 적층한다.
여기서, 금속성 하드마스크(25)는 식각될 상/하부전극(23/21) 및 강유전체(22)막과의 우수한 식각선택비를 이용하기 위해 적용한 것이며, 유전막계 하드마스크(24)는 캐패시터 구조 식각후 금속성 하드마스크(25)를 제거할 때 캐패시터 구조를 보호하는 역할을 한다.
금속성 하드마스크(25)로는 할로겐족 원소를 포함하는 산소 플라즈마내에서 고선택비를 갖는 물질을 사용하는데, TiN, Ti, TiO2, TiAlN 또는 TiSiN 중에서 선택된 티타늄계 또는 Ta2O5또는 TaN 중에서 선택된 탄탈륨계 중에서 어느 하나를 선택하여 사용한다. 또한, 금속성 하드마스크(25)는 Cl2, BCl3또는 CCl4중에서 선택된 염소(Cl2)계 가스를 사용하여 형성된다.
반면, 유전막계 하드마스크(24)는 USG, PSG 또는 BPSG 중에서 선택된 수소 소스를 포함하지 않는 SiO2계 하드마스크를 이용하거나, 또는 SiON, Si3N4, Al2O3중에서 선택된 어느 하나를 이용한다. 여기서, 수소를 포함하지 않는 하드마스크를 이용하는 이유는, 수소가 강유전체 캐패시터의 전기적 특성을 열화시키는 주원인이 되기 때문이다.
Al2O3를 제외한 유전막계 하드마스크(24)는 불소계(F-base) 가스를 이용하여형성하고, Al2O3는 염소계 가스와 불소계 가스의 혼용으로 형성하되 물리적인 충격을 통해 형성한다.
계속해서, 금속성 하드마스크(25)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 캐패시터를 식각하기 위한 감광막마스크(26)를 형성한다.
도 3b에 도시된 바와 같이, 감광막마스크(26)를 이용하여 금속성 하드마스크(25)와 유전막계 하드마스크(24)를 순차적으로 식각한 후, 감광막마스크(26)를 스트립한다.
이처럼, 감광막(26)을 스트립하므로써 후속 캐패시터 구조 식각을 위한 마스크의 두께를 감소시키므로 캐패시터 구조 식각시 측벽에 달라붙는 식각부산물의 양을 감소시킨다. 이로 인해 펜스의 생성을 억제하고, CD 이득을 감소시킨다.
도 3c에 도시된 바와 같이, 금속성 하드마스크(25)와 유전막계 하드마스크(24)를 이용하여 상부전극(23), 강유전체막(22) 및 하부전극(21)을 동시에 식각하여 캐패시터 구조를 형성하되, 금속성 하드마스크(25)를 식각배리어막으로 해서 한번에 식각한다.
이 때, 식각 가스 조합으로는 산소 플라즈마에 할로겐족 가스를 첨가시킨 가스를 이용하되, 전체 가스대비 산소의 함량은 50%∼100%인 조건을 이용한다.
여기서, 금속성 하드마스크(25)는 식각배리어막의 역할을 하도록 두께를 조절하여 캐패시터 구조 식각시 금속성 하드마스크(25)의 잔류 두께가 최소화되도록 하여 후속 금속성 하드마스크(25)의 제거 공정을 용이하도록 한다. 또한, 금속성하드마스크(25)가 완전히 소모된 경우에 유전막계 하드마스크(24)가 잔류하므로 금속성 하드마스크(25) 제거시 캐패시터가 전기적 및 물리적으로 손상되는 것을 방지한다.
다음으로, 금속성 하드마스크(25)를 제거하는데, 아르곤에 염소계 가스, 예컨대, Cl2/BCl3/CCl4을 첨가하여 이루어지며, 만약 금속성 하드마스크(25)가 산화된 경우에는 염소계 가스에 의해 제거가 용이하지 않으므로 불소계 가스(CF4, C2F6, CHF3, C4F8, C5F8, CH3F, C2F6, C3F6)를 이용하여 브레이크-쓰루 스텝을 적용한다.
또한, 금속성 하드마스크(25) 제거시에는 소스파워만을 인가하며, 바이어스 파워는 인가하지 않는다. 이처럼 바이어스 파워를 인가하지 않는 이유는 전깆거 손상을 최대한 감소시키기 위해서이다.
한편, 금속성 하드마스크(25) 제거후 유전막계 하드마스크(24)는 제거하지 않아도 되는데, 이는 유전막계 하드마스크(24)가 후속 층간절연막과 동일 특성을 가지므로 제거할 필요가 없다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 하드마스크 식각후 감광막을 제거하여 식각층을 식각하기 위한 마스크의 높이가 낮아지므로, 펜스의 생성을 억제하여 CD 이득을 감소시킬 수 있는 효과가 있다.
또한, 금속성 하드마스크와 유전막계 하드마스크의 더블 하드마스크를 적용하므로써, 금속성 하드마스크 제거시 유전막계 하드마스크가 캐패시터를 보호하고 있으므로 캐패시터의 물리적, 전기적 손상을 방지할 수 있는 효과가 있다.

Claims (10)

  1. 강유전체 메모리 소자의 제조 방법에 있어서,
    하부전극, 강유전체막, 상부전극을 순차적으로 적층하는 단계;
    상기 상부전극상에 유전막계 하드마스크, 금속성 하드마스크를 순차적으로 형성하는 단계;
    상기 금속성 하드마스크상에 캐패시터를 정의하는 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 하여 상기 금속성 하드마스크와 유전막계 하드마스크를 동시에 식각하는 단계;
    상기 감광막패턴을 제거하는 단계; 및
    상기 금속성 하드마스크를 식각배리어막으로 하여 상기 상부전극, 강유전체막 및 상기 하부전극을 동시에 식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 상기 상부전극, 강유전체막 및 상기 하부전극을 동시에 식각하는 단계후,
    상기 금속성 하드마스크를 제거하는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속성 하드마스크를 제거하는 단계는,
    소스파워만을 인가한 상태에서 아르곤에 염소계 가스를 첨가하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  4. 제 2 항에 있어서,
    상기 금속성 하드마스크를 제거하는 단계는,
    상기 금속성 하드마스크가 산화된 경우에, 소수파워만을 인가한 상태에서 불소계 가스를 이용하여 브레이크-쓰루 스텝으로 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 유전막계 하드마스크는 USG, PSG 또는 BPSG 중에서 선택된 수소불포함 SiO2계 하드마스크를 이용하거나, 또는 SiON, Si3N4또는 Al2O3중에서 선택된 어느하나를 이용함을 특징으로 하는 캐패시터의 제조 방법.
  6. 제 5 항에 있어서,
    상기 Al2O3를 제외한 유전막계 하드마스크는 불소계 가스를 이용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제 5 항에 있어서,
    상기 Al2O3는 염소계 가스와 불소계 가스의 혼용으로 형성하되 물리적인 충격을 통해 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제 1 항에 있어서,
    상기 금속성 하드마스크는 TiN, Ti, TiO2, TiAlN 또는 TiSiN 중에서 선택된 티타늄계 또는 Ta2O5또는 TaN 중에서 선택된 탄탈륨계 중에서 어느 하나를 선택하여 이용함을 특징으로 하는 캐패시터의 제조 방법.
  9. 제 8 항에 있어서,
    상기 금속성 하드마스크는 Cl2, BCl3또는 CCl4중에서 선택된 염소계 가스를 사용하여 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제 1 항에 있어서,
    상기 상부전극, 강유전체막 및 상기 하부전극을 동시에 식각하는 단계는,
    산소 플라즈마에 할로겐족 가스를 첨가시킨 가스를 이용하되, 전체 가스대비 산소의 함량이 50%∼100%인 조건으로 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020010038835A 2001-06-30 2001-06-30 강유전체 메모리 소자의 캐패시터 제조 방법 KR20030002095A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038835A KR20030002095A (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038835A KR20030002095A (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자의 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR20030002095A true KR20030002095A (ko) 2003-01-08

Family

ID=27712729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038835A KR20030002095A (ko) 2001-06-30 2001-06-30 강유전체 메모리 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR20030002095A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721626B1 (ko) * 2005-07-06 2007-05-23 매그나칩 반도체 유한회사 반도체 소자의 ｍｉｍ 캐패시터 형성방법
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
KR20210135914A (ko) * 2020-05-05 2021-11-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비휘발성 메모리 디바이스 및 제조 기술

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
KR100721626B1 (ko) * 2005-07-06 2007-05-23 매그나칩 반도체 유한회사 반도체 소자의 ｍｉｍ 캐패시터 형성방법
KR20210135914A (ko) * 2020-05-05 2021-11-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 비휘발성 메모리 디바이스 및 제조 기술
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology

Similar Documents

Publication Publication Date Title
JP4800627B2 (ja) 強誘電体メモリ素子
US6815226B2 (en) Ferroelectric memory device and method of forming the same
US6573167B2 (en) Using a carbon film as an etch hardmask for hard-to-etch materials
JP3913203B2 (ja) 半導体装置
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
JP3166746B2 (ja) キャパシタ及びその製造方法
US8084358B2 (en) Semiconductor device and manufacturing method thereof
US20020175142A1 (en) Method of forming capacitor element
US20030175998A1 (en) Method for fabricating capacitor device
KR20030002095A (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100403957B1 (ko) 강유전체 메모리 소자의 제조 방법
JP2005108876A (ja) 半導体装置及びその製造方法
KR100454255B1 (ko) 하드마스크를 이용한 캐패시터의 제조 방법
JP2002057297A (ja) 半導体メモリセルの製造方法
KR100968428B1 (ko) 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
JP2003203991A (ja) 容量素子用電極の製造方法
KR100816688B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020043905A (ko) 캐패시터의 제조 방법
JP4314768B2 (ja) 強誘電体メモリ装置の製造方法
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR100846365B1 (ko) 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR20020043914A (ko) 강유전체 캐패시터 및 그의 제조 방법
WO2008004297A1 (fr) Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid