JP2006229227A - 抵抗変化型メモリ素子 - Google Patents

抵抗変化型メモリ素子 Download PDF

Info

Publication number
JP2006229227A
JP2006229227A JP2006036235A JP2006036235A JP2006229227A JP 2006229227 A JP2006229227 A JP 2006229227A JP 2006036235 A JP2006036235 A JP 2006036235A JP 2006036235 A JP2006036235 A JP 2006036235A JP 2006229227 A JP2006229227 A JP 2006229227A
Authority
JP
Japan
Prior art keywords
resistance
memory
switching window
adjusting
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006036235A
Other languages
English (en)
Inventor
Gentei Shu
原 提 周
Kwang Hee Lee
光 熙 李
Sang-Kyun Lee
相 均 李
Yoon Sok Kang
潤 錫 姜
Woo-Joo Kim
元 柱 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050076228A external-priority patent/KR101036975B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006229227A publication Critical patent/JP2006229227A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】メモリ部とスイッチングウィンドウを調整する抵抗部とを含むことによりスイッチ駆動電圧および電流を調節することが可能であり、WORM(Write Once Read Memory)型メモリとして使用可能であり、動作信頼性にも優れた抵抗変化型メモリ素子を提供する。
【解決手段】抵抗変化型メモリ素子は、下部電極10、抵抗メモリ層20および上部電極30より形成されたメモリ部と、メモリ部のスイッチングウィンドウを調整する抵抗部50を含む。
【選択図】図2

Description

本発明は、スイッチングウィンドウを調整する抵抗部を含む抵抗変化型メモリ素子に関する。
多くの電子メモリは、素子に電圧を印加する場合に高抵抗状態と低抵抗状態との間でスイッチングできる双安定素子(bistable element)を含む。抵抗変化型メモリ素子(resistive memory devices)は、容量型メモリ素子(capacitative memory devices)に対応する概念であり、印加電圧によって抵抗が異なり且つ抵抗の変化に対応してデータを記憶するメモリを意味する。
カルコゲニド物質(chalcogenide materials)、半導体、様々な種類の酸化物および窒化物、さらには有機材料も抵抗メモリ特性(resistive memory properties)を有することが知られている。このような物質を用いた抵抗変化型メモリ素子には、高い駆動電圧および電流、低い耐久性および低い薄膜取り扱い特性などの欠点があるが、最近、材料工学の飛躍的な発展によってかかる問題点が克服され、不揮発性、低電力、高密度および多重ビット動作メモリ(multi-bit operating memory)として注目を浴びている。このような抵抗変化型メモリ素子の例には、相変化メモリ(Phase Change RAM:PRAM)、有機メモリ(organic memory)、金属酸化物抵抗メモリ(Oxide Resistive RAM)などがある。
一例として有機メモリについて説明すると、有機メモリのメモリマトリックスは、上部電極と下部電極との間に有機メモリ層が形成され、上部電極と下部電極との交差地点に形成されるセルが双安定性特性を提供する。
抵抗変化型メモリ素子において、典型的なメモリセルは、2つの状態、すなわち低抵抗セット状態と高抵抗リセット状態を有し、低抵抗状態の場合をデータ「1」とし、高抵抗状態の場合をデータ「0」とすれば、データの2つのロジック状態を記憶することができる。このような2つの状態は電圧または電流の印加によってスイッチングできるが、このときに使用される電圧または電流の差をスイッチングウィンドウ(switching window)という。
現在、金属酸化物抵抗メモリまたは有機メモリの場合、スイッチングウィンドウの確保が難しい。特に有機メモリの場合、動作電圧の変動が大きくて問題がさらに激しい。図1は、有機メモリに電圧を加えてスイープしながらセット−リセットされる電圧のみを測定してグラフで示したものである。図1に示すように、有機メモリでは動作電圧の変動が大きくてスイッチングウィンドウの確保が難しいことが確認できる。
抵抗変化型メモリ素子では、セット状態を誘導する電圧(または電流)とリセット状態を誘導する電圧(または電流)との間の差が十分確保されなければ、素子の動作信頼性を確保することができない。ところが、既存の抵抗変化型メモリ素子は、このようなスイッチングウィンドウの確保が難しくて素子の動作信頼性を低下させるという恐れがある。
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、メモリ素子にスイッチングウィンドウを調整する抵抗部を連結することにより、スイッチ駆動電圧および電流を調節することが可能な抵抗変化型メモリ素子を提供することにある。
本発明の他の目的は、WORM(Write Once Read Memory)型メモリとしても使用可能であり、動作信頼性にも優れた抵抗変化型メモリ素子を提供することにある。
上記課題を解決するために、本発明にかかる抵抗変化型メモリ素子は、メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする。
前記スイッチングウィンドウを調整する抵抗部は、前記メモリ部の外部に(メモリ部と物理的に一体的にではなく)直列に連結されていてもよい。前記スイッチングウィンドウを調整する抵抗部は、金属配線であることが好ましい。
あるいは前記スイッチングウィンドウを調整する抵抗部は、前記メモリ部の内部に設けられていてもよい(メモリ部と一体的に設けられていてもよい。例えば、メモリ部が積層構造の場合には、抵抗部はメモリ部の積層物の間に設けられていてもよい)。
前記メモリ部は、下部電極、前記スイッチングウィンドウを調整する抵抗部、抵抗メモリ層および上部電極が順次形成されることが好ましい。また前記スイッチングウィンドウを調整する抵抗部と前記抵抗メモリ層との間に金属層をさらに含むことが好ましい。
メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含む前記抵抗変化型メモリ素子において、前記スイッチングウィンドウを調整する抵抗部は、有機半導体材料または無機半導体材料から構成されていてもよい。前記有機半導体材料は、導電性ポリマーまたは導電性部分によってドープされた絶縁ポリマーであってもよい。前記無機半導体材料は、真性半導体、外因性半導体、および化合物半導体よりなる群から選ばれるものであってもよい。前記抵抗変化型メモリ素子は、有機メモリ、金属酸化物抵抗メモリ、相変化メモリ(PRAM)、WORM型メモリとして作用することが好ましい。
本発明に係る抵抗変化型メモリ素子は、セット状態を誘導する電圧(または電流)とリセット状態を誘導する電圧(または電流)との間の差(スイッチングウィンドウ)が十分確保されるため、素子の動作信頼性に優れる。
また、本発明は、既存または将来の抵抗変化型メモリ素子にスイッチングウィンドウを調整する抵抗部のみを追加して具現することができるため、製作が容易であり、電流および電圧駆動型抵抗素子に全て適用できるという利点がある。
以下に添付図面を参照しながら、本発明について詳細に説明する。
本発明において、「スイッチングウィンドウを調整する抵抗部」とは、抵抗変化型メモリ部の外部に連結されてあるいは内部に設けられて電圧を分配するための手段を意味する。本発明において、スイッチングウィンドウを調整する抵抗部の構成は、特に制限されず、従来のセラミック抵抗と同様でもよいし、あるいはメモリ素子の内部に一つの層として形成できる。
また図2、図3A〜Cの態様において、「メモリ部」とは下部電極10、抵抗メモリ層20および上部電極30で構成される積層体のことをいう。
本発明の抵抗変化型メモリ素子は、抵抗の変化に対応してデータを記憶する抵抗変化型メモリ部と、前記メモリ部に連結されたスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする。本発明に係る抵抗変化型メモリ素子は、下部電極と上部電極との間に抵抗メモリ層が形成された構造を有し、メモリ素子に適当な電圧を印加すると、抵抗メモリ層が高抵抗(high resistance)状態と低抵抗(low resistance)状態との間をスイッチングする。
本発明において、メモリ部に連結されるスイッチングウィンドウを調整する抵抗部は、メモリ部の内部に設けられ、あるいはメモリ部の外部に連結される。それぞれの場合にスイッチングウィンドウを調整する抵抗部は、様々な形で具現できる。
図2はスイッチングウィンドウを調整する抵抗部がメモリ部の外部に連結されたメモリ素子の一例を示す図面である。図2に示すように、本発明の一態様に係る抵抗変化型メモリ素子は、下部電極10と上部電極30との間に抵抗メモリ層20が形成されており、スイッチングウィンドウを調整する抵抗部50が電源供給部40とメモリ部との間に直列に連結される。電源供給部40は、上部電極30、下部電極10を介して抵抗メモリ層20にバイアスされた電圧を印加して抵抗メモリ層20を低抵抗状態(セット状態)から高抵抗状態(リセット状態)に、またはその逆にスイッチングする。
図3Aは、本発明の他の態様における、スイッチングウィンドウを調整する抵抗部がメモリ部の内部に形成されたメモリ素子の一例を示す図面である。図3Aに示すように、本発明の他の態様に係る抵抗変化型メモリ素子は、上部電極30と下部電極10との間に抵抗メモリ層20が形成される構造であって、特にスイッチングウィンドウを調整する抵抗部51が下部電極10の上に一つの層として形成できる。
本発明でスイッチングウィンドウを調整する抵抗部の構成は、図2および図3Aに示した構成以外の様々な形で実現が可能である。一例として、金属配線が有する抵抗を、スイッチングウィンドウを調整する抵抗部として利用することもできる。この際、抵抗部として用いる金属配線の種類、長さ、厚さまたは形態を調節してスイッチングウィンドウを調節することができる。
本発明の別の態様に係る抵抗変化型メモリ素子の一例を図3Bおよび図3Cに示す。図3Bに示すように、本発明の他の態様に係る抵抗変化型メモリ素子は、スイッチングウィンドウを調整する抵抗部52上に金属層60をさらに含むことができる。このような金属層の材料としては、例えばアルミニウム、銅、金、銀、チタニウム、白金、タングステン、インジウム錫酸化物が使用できるが、必ずしもこれらの材料に限定されるものではない。金属層60は、例えば1〜100nmの厚さに真空蒸着法を用いて形成することができる。また図3Cに示すように、スイッチングウィンドウを調整する抵抗部52は、細い金属ワイヤの形で構成されてもよい。
本発明において、スイッチングウィンドウを調整する抵抗部51および52は、有機半導体材料または無機半導体材料から構成される。本発明において、前記無機半導体材料は、例えばシリコン(Si)、ゲルマニウム(Ge)、炭素(C)などの真性半導体、外因性半導体、化合物半導体よりなる群から選ばれる材料である。外因性半導体は、真性半導体に適切なドーパントを添加したもので、代表的なドーパントしてはIII族のB、Al、Ga、InやV族のP、As、Sbが挙げられる。
化合物半導体の例としては、元素周期律表III−V族のヒ素化ガリウム(GaAs)、リン化ガリウム(GaP)、II−VI族の硫化カドミウム(CdS)、テルル化亜鉛(ZnTe)、IV−VI族の硫化鉛(PbS)、IV−IV族の炭化珪素(SiC)、またはInGaAs、CuGaSeなどの3元化合物半導体が挙げられる。
前記有機半導体材料の例としては、2−アミノ−4,5−イミダゾールジカルボニトリル(AIDCN)、トリス−8−(ヒドロキシキノリン)アルミニウム(Alq)、7,7,8,8−テトラシアノキノジメタン(TCNQ)、3−アミノ−5−ヒドロキシピラゾール(AHP)、ポリアニリンが挙げられる。その他の導電性ポリマー、導電性部分(conducting moiety)によってドープされた絶縁ポリマー(insulating polymer)も使用することができる。
本発明においてスイッチングウィンドウを調整する抵抗部の材料として用いることのできる導電性ポリマーの例は、ポリアセチレン、ポリアニリン、ポリピロール、ポリチオフェンなどとポリジフェニルアセチレン、ポリ(t−ブチル)ジフェニルアセチレン、ポリ(トリフルオロメチル)ジフェニルアセチレン、ポリ(ビストリフルオロメチル)アセチレン、ポリビス(t−ブチルジフェニル)アセチレン、ポリ(トリメチルシリル)ジフェニルアセチレン、ポリ(カルバゾール)ジフェニルアセチレン、ポリジアセチレン、ポリフェニルアセチレン、ポリピリジンアセチレン、ポリメトキシフェニルアセチレン、ポリメチルフェニルアセチレン、ポリ(t−ブチル)フェニルアセチレン、ポリニトロフェニルアセチレン、ポリ(トリフルオロメチル)フェニルアセチレン、ポリ(トリメチルシリル)フェニルアセチレンおよびこれらの誘導体を含むが、必ずしも制限されるものではない。
好ましくは、絶縁ポリマーが導電性部分によってドープされた材料を使用する。使用可能な絶縁ポリマーとしては例えば、トリメチルメタクリレート(PMMA)、ポリスチレン(PS)、ポリカーボネート(PC)、ポリオレフィン、ポリエステル、ポリアミド、ポリイミド、ポリウレタン、ポリアセタール、ポリシリコンおよびポリスルホネートが挙げられる。ドーパントの例としては、カルバゾール、テレフタル酸(TPA)、1−ジフェニル−4,4−ジアミン(TPD)が挙げられる。
本発明において、スイッチングウィンドウを調整する抵抗部51および52がメモリ部の内部に設けられる場合には、抵抗部51および52は、例えばスピンコーティング、インクジェットプリンティング、ロールコーティング(roll-to-roll coating)、熱蒸着法などの本発明の属する技術分野における公知の任意の薄膜形成方法によって製造することができるが、必ずしもこれらに制限されるものではない。抵抗部51および52の厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定される。
本発明において、上部電極30および下部電極10は、金属、金属合金、金属窒化物、酸化物、硫化物、炭素、導電性ポリマーおよび有機導電体(organic conductor)よりなる群から選ばれる一つ以上の電気伝導性材料を含む。具体的な電極材料の例としては、アルミニウム(Al)、金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、チタニウム(Ti)、タングステン(W)、インジウム錫酸化物(ITO)が挙げられるが、必ずしもこれらに制限されるものではない。上部電極30および下部電極10それぞれの厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定され、例えば500〜1500Åの厚さに設定することができる。
本発明に係る抵抗変化型メモリ素子は、有機メモリ、金属酸化物抵抗メモリ、または相変化メモリのように印加電圧によって抵抗が異なる抵抗変化型メモリ素子として作用する。
本発明のメモリ素子の抵抗メモリ層20は、メモリ素子のタイプによって異なる構成を持つことができる。例えば、本発明の抵抗変化型メモリ素子が有機メモリとして作用する場合には、抵抗メモリ層20は、共役高分子(conjugated polymer)、異方性導電性物質(anisotropic conductive material)、有機半導体、分子内電荷移動錯体を含む高分子(polymer containing intramolecular charge-transfer complex)よりなる群から選ばれる1種以上の材料で製作することができるが、これらに限定されるものではない。
一方、本発明のメモリ素子が相変化メモリとして作用する場合には、抵抗メモリ層20は、例えば、ゲルマニウム−アンチモン−テルル(Ge−Sb−Te)、ヒ素−アンチモン−テルル(As−Sb−Te)、錫−アンチモン−テルル(Sn−Sb−Te)、錫−インジウム−アンチモン−テルル(Sn−In−Sb−Te)、ヒ素−ゲルマニウム−アンチモン−テルル(As−Ge−Sb−Te)、ニオブ−アンチモン−テルル(Nb−Sb−Te)、タングステン−アンチモン−テルル(W−Sb−Te)などのカルコゲン化合物から構成することができるが、これらに限定されるものではない。
また、本発明におけるメモリ素子が金属酸化抵抗メモリとして作用する場合には、抵抗メモリ層20は、例えば酸化ニッケル、酸化アルミニウムから構成することができるが、これらに限定されるものではない。
抵抗メモリ層20の厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定される。
本発明のメモリ素子を製造する際に、層を形成する順序等には特に制限がなく、例えば下部電極10、スイッチングウィンドウを調整する抵抗部51(又は52)、任意の金属層60、そして抵抗メモリ層20、上部電極30を順序形成していけばよい。
次に、本発明に係る抵抗変化型メモリ素子の動作について説明する。従来のスイッチングウィンドウを調整する抵抗部を含まない抵抗変化型メモリ素子(Vext=0)および本発明に係る抵抗変化型メモリ素子(Vext=100Ω)の電流−電圧特性曲線(I−V curve)を図4に共に示した。
図4に示すように、抵抗変化型メモリ素子は、低抵抗セット状態と高抵抗リセット状態を持つ。高抵抗状態はロジック0に該当し、低抵抗状態はロジック1に該当する。2つの抵抗の異なる状態は、電圧または電流を印加しなくてもそれぞれの状態を長時間維持することができ、非常に低い電圧を加えて流れる電流を検出すると、その状態を読み取ることができるので、本発明の素子は、メモリ素子として用いることができる。
図5は図2に示したような本発明に係るメモリ素子の等価回路を示す。抵抗変化型メモリ素子Rswitchに、スイッチングウィンドウを調整する抵抗部Rextを直列に連結した回路を例にして説明する。抵抗変化型メモリ素子なので、Rswitchで表記した。数式(1)で表わされるように、2つの抵抗部RswitchとRextの抵抗比に応じて回路全体に印加された総電圧の分割電圧がメモリ素子に加えられるので、メモリ素子の駆動電圧および電流を任意に調節することができる。
Figure 2006229227
例えば、図5に概略的に示すように、セット状態の抵抗Rsetは100Ωであり、リセット状態の抵抗Rresetは100kΩであり、リセット状態からセット状態にスイッチングするための臨界電圧Vth(Reset→set)は1Vであり、セット状態からリセット状態にスイッチングするための臨界電圧Vth(set→reset)は2Vであると仮定して説明する。
100Ωのスイッチングウィンドウを調整する抵抗部を連結する場合、リセット状態からセット状態にスイッチングするには、例えば1Vの電圧を印加すると、Rreset(100kΩ)がRext(100Ω)に比べて一層大きいため、外部電圧を大部分メモリセルに印加しなければならず、これに対し、セット状態からリセット状態にスイッチングするには、セルに2Vの電圧が必要であるが、Rset(100Ω)とRext(100Ω)が同じなので印加電圧が1/2に分けられて印加されるため、全体的には4Vの電圧を印加しなければならない。
図6に示すように、セット状態からリセット状態へのスイッチング電圧が外部抵抗(スイッチングウィンドウを調整する調整部の抵抗)の大きさに応じて線形に増加する。反面、リセット状態では、VswitchがVtotalとほぼ一致して、高抵抗状態から低抵抗状態へのスイッチングの際に駆動電圧が外部抵抗の大きさに関係なくほぼ一定になる。このように外部抵抗の大きさが増加するにつれて、セット動作電圧は変化がないが、リセット動作電圧の大きさが増加してスイッチングウィンドウが増加する(図4および図6参照)。
一方、本発明のメモリ素子は、WORM型メモリとしても使用することができる。メモリ素子の外部抵抗の大きさを相当増加させて高い状態程度の値を持つようにすれば、低い抵抗状態にスイッチングされた後、さらに高い抵抗状態にスイッチングするために必要な電圧が大幅上昇してスイッチングが不可能になるので、WORM型メモリとしても使用することができる。すなわち、本発明に係るメモリ素子は、スイッチングウィンドウを調整する抵抗部の抵抗が低い場合には、不揮発性メモリとしても使用可能であり、スイッチングウィンドウを調整する抵抗部の抵抗が大きい場合には、WORM型メモリ素子として使用することができる。本発明の原理は、メモリ素子だけでなく、各種スイッチング素子にも適用できる。
以下、実施例を挙げて本発明についてより詳しく説明するが、これらは本発明を説明するためのもので、本発明の技術的範囲を制限するものと解釈されてはならない。
[テストメモリ部の製造]
下部電極としてアルミニウムを熱蒸発法(thermal evaporation)によって蒸着させた後、ここにP3HT(poly-3-hexylthiophene)を溶解させた溶液をスピンコートし、その後65℃で10分間ベーキングして有機メモリ層を形成した。ここに、上部電極としてAu電極を熱蒸発法によって蒸着して本発明に係るテストメモリ部を製造した。この際、それぞれアルファ−ステッププロフィロメータ(Alpha-Step profilometer)によって測定された有機メモリ層の厚さと電極の厚さは、50nm、80nmであった。スイッチングウィンドウを調整する抵抗部としては、セラミック抵抗を素子の外部に直列に連結した。蒸着される電極の厚さは、石英結晶モニター(quartz crystal monitor)によって調節した。
[テストメモリ部のスイッチングウィンドウの測定]
前記テストメモリ部を本発明の素子によって駆動する場合のスイッチングウィンドウを調整する抵抗部の抵抗の大きさによる駆動電圧を測定して図7に示した。図7に示すように、スイッチングウィンドウを調整する抵抗部の抵抗が30Ωの場合には、スイッチングウィンドウがゼロになったが、スイッチングウィンドウを調整する抵抗部の抵抗が60Ωになると、ウィンドウが約0.8Vに増加し、スイッチングウィンドウを調整する抵抗部の抵抗が90Ωになると、ウィンドウが1.6Vに増加した。したがって、本発明の抵抗変化型メモリ素子では、スイッチングウィンドウを調整する抵抗部の抵抗が増加するにつれて、セット動作電圧(●)は変化がない反面、リセット動作電圧(▲)の大きさが増加してスイッチングウィンドウが大きくなることを確認することができる。
[テストメモリ部のスイッチング再現性の評価]
テストメモリ部に50Ωの外部抵抗を直列に連結してメモリウィンドウ(memory window)を確保した後、前記テストメモリ部にパルス電圧でスイッチングサイクル(switching cycle)を測定し、その結果を図8に示した。それぞれのサイクルで+7V、−1.5V、−0.5V、−6V、−0.5Vのパルス電圧を順次印加したが、+7V、−1.5V電圧はセットスイッチング電圧であり、−0.5Vは読み出しのための電圧であり、6Vは消去用電圧である。200回以上のサイクルを施した結果、本発明のメモリ素子は、90%以上の高い再現性を示した。
[WORM型の特性評価]
本発明の抵抗変化型メモリ素子がWORM型メモリ素子として使用できるかを確認するために、スイッチングウィンドウを調整する抵抗部として5kΩのセラミック抵抗を直列に連結したメモリ素子を製作し、3Vでセットスイッチングした後、15V電圧を加えてリセットスイッチングされるか否かを観察した。図9Aおよび図9Bに電流−電圧特性をグラフで示した。図9Aに示すように、3Vでセットスイッチングされたが、±15V電圧でもリセットスイッチングされていないことを確認した(図9B参照)。
従来の技術に係る抵抗変化型メモリ素子のスイッチングウィンドウを説明するためのグラフである。 本発明の一態様に係る抵抗変化型メモリ素子の概略断面図である。 本発明の一態様に係る抵抗変化型メモリ素子の概略断面図である。 本発明の他の態様に係る抵抗変化型メモリ素子の概略断面図である。 本発明の他の態様に係る抵抗変化型メモリ素子の概略断面図である。 従来の抵抗変化型メモリ素子の電流−電圧特性と本発明の抵抗変化型メモリ素子の電流−電圧特性とを比較して示すグラフである。 本発明の一態様に係るスイッチングウィンドウを調整する抵抗部を含む抵抗変化型メモリ素子の等価回路図である。 本発明の一態様における抵抗変化型メモリ素子のスイッチングウィンドウを調整する抵抗部の抵抗の変化によるスイッチング電圧の変化を示すグラフである。 本発明の一実施例において抵抗変化型メモリ素子の抵抗部の抵抗の変化による駆動電圧の変化を示すグラフである。 本発明の一実施例において抵抗変化型メモリ素子のスイッチング再現性を示すグラフである。 本発明の一実施例において抵抗変化型メモリ素子のWORM型の特性を示すグラフである。 本発明の一実施例において抵抗変化型メモリ素子のWORM型の特性を示すグラフである。
符号の説明
10 下部電極
20 抵抗メモリ層
30 上部電極
40 電源供給部
50、51、52 スイッチングウィンドウを調整する抵抗部
60 金属層

Claims (11)

  1. メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする抵抗変化型メモリ素子。
  2. 前記スイッチングウィンドウを調整する抵抗部が、前記メモリ部の外部に直列に連結されたことを特徴とする請求項1に記載の抵抗変化型メモリ素子。
  3. 前記スイッチングウィンドウを調整する抵抗部が、前記メモリ部の内部に設けられたことを特徴とする請求項1に記載の抵抗変化型メモリ素子。
  4. 前記メモリ部が、下部電極、前記スイッチングウィンドウを調整する抵抗部、抵抗メモリ層および上部電極が順次形成された構造を持つことを特徴とする請求項3に記載の抵抗変化型メモリ素子。
  5. 前記スイッチングウィンドウを調整する抵抗部と前記抵抗メモリ層との間に金属層をさらに含むことを特徴とする請求項4に記載の抵抗変化型メモリ素子。
  6. 前記スイッチングウィンドウを調整する抵抗部が、金属配線であることを特徴とする請求項2に記載の抵抗変化型メモリ素子。
  7. 前記スイッチングウィンドウを調整する抵抗部が、有機半導体材料または無機半導体材料から構成されることを特徴とする請求項1に記載の抵抗変化型メモリ素子。
  8. 前記有機半導体材料が、導電性ポリマーまたは導電性部分によってドープされた絶縁ポリマーであることを特徴とする請求項7に記載の抵抗変化型メモリ素子。
  9. 前記無機半導体材料が、真性半導体、外因性半導体、および化合物半導体よりなる群から選ばれることを特徴とする請求項7に記載の抵抗変化型メモリ素子。
  10. 有機メモリ、金属酸化物抵抗メモリ、または相変化メモリ(PRAM)として作用することを特徴とする請求項1に記載の抵抗変化型メモリ素子。
  11. WORM(Write Once Read Memory)型メモリ素子として作用することを特徴とする請求項1に記載の抵抗変化型メモリ素子。
JP2006036235A 2005-02-14 2006-02-14 抵抗変化型メモリ素子 Pending JP2006229227A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050011958 2005-02-14
KR1020050076228A KR101036975B1 (ko) 2005-02-14 2005-08-19 스위칭 윈도우를 조정하는 저항부를 포함하는 저항 변화형메모리 소자

Publications (1)

Publication Number Publication Date
JP2006229227A true JP2006229227A (ja) 2006-08-31

Family

ID=36815057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006036235A Pending JP2006229227A (ja) 2005-02-14 2006-02-14 抵抗変化型メモリ素子

Country Status (2)

Country Link
US (1) US7656696B2 (ja)
JP (1) JP2006229227A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047711A1 (fr) * 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication
JP2008141193A (ja) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010123646A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 電気素子、スイッチング素子、メモリ素子、スイッチング方法及びメモリ方法
JP2010521062A (ja) * 2007-03-01 2010-06-17 サンディスク スリーディー,エルエルシー 遷移金属酸化物をプラズマエッチングする方法
WO2010104145A1 (ja) * 2009-03-13 2010-09-16 国立大学法人東京農工大学 半導体メモリ装置、及びその製造方法
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US8144498B2 (en) * 2007-05-09 2012-03-27 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US8101937B2 (en) 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
US8314475B2 (en) 2010-11-09 2012-11-20 Hewlett-Packard Development Company, L.P. Nanoscale electronic device with anisotropic dielectric material
CN102810635A (zh) * 2012-08-09 2012-12-05 清华大学 一写多读式存储器件及其制造方法
US20140097395A1 (en) * 2012-10-09 2014-04-10 Saudi Basic Industries Corporation Resistive memory device fabricated from single polymer material
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
TWI626654B (zh) * 2017-06-19 2018-06-11 華邦電子股份有限公司 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US11158791B2 (en) 2019-11-21 2021-10-26 Applied Materials, Inc. MIEC and tunnel-based selectors with improved rectification characteristics and tunability
US11552265B2 (en) * 2020-10-23 2023-01-10 Applied Materials, Inc. Resistance-switching polymer films and methods of manufacture
US11696518B2 (en) 2020-11-20 2023-07-04 International Business Machines Corporation Hybrid non-volatile memory cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964033A (en) * 1974-12-02 1976-06-15 Matsushita Electric Industrial Co., Ltd. Electrooptic storage device
JPH0621531A (ja) * 1992-07-01 1994-01-28 Rohm Co Ltd ニューロ素子
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6385079B1 (en) * 2001-08-31 2002-05-07 Hewlett-Packard Company Methods and structure for maximizing signal to noise ratio in resistive array
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
TWI291987B (en) * 2003-07-04 2008-01-01 Jsr Corp Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
KR100583115B1 (ko) * 2003-12-13 2006-05-23 주식회사 하이닉스반도체 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
US7085151B2 (en) * 2004-01-13 2006-08-01 Hewlett-Packard Development Company, L.P. Storage device having a resistance measurement system
US7221599B1 (en) * 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047711A1 (fr) * 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication
US7960770B2 (en) 2006-10-16 2011-06-14 Panasonic Corporation Nonvolatile memory element array with storing layer formed by resistance variable layers
JP2008141193A (ja) * 2006-11-21 2008-06-19 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2010521062A (ja) * 2007-03-01 2010-06-17 サンディスク スリーディー,エルエルシー 遷移金属酸化物をプラズマエッチングする方法
US8058636B2 (en) 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
US8217489B2 (en) 2007-03-29 2012-07-10 Panasonic Corporation Nonvolatile memory element having a tantalum oxide variable resistance layer
US8492875B2 (en) 2007-03-29 2013-07-23 Panasonic Corporation Nonvolatile memory element having a tantalum oxide variable resistance layer
JP2010123646A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 電気素子、スイッチング素子、メモリ素子、スイッチング方法及びメモリ方法
WO2010104145A1 (ja) * 2009-03-13 2010-09-16 国立大学法人東京農工大学 半導体メモリ装置、及びその製造方法

Also Published As

Publication number Publication date
US20060181317A1 (en) 2006-08-17
US7656696B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
JP2006229227A (ja) 抵抗変化型メモリ素子
KR101067582B1 (ko) 메모리 소자의 다중 상태 구동 방법
US7969769B2 (en) Multi-terminal chalcogenide logic circuits
Cario et al. Electric‐field‐induced resistive switching in a family of Mott insulators: Towards a new class of RRAM memories
CN102484129B (zh) 具有本征整流器的忆阻结
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7491968B2 (en) Memory device using quantum dots
Ouyang Emerging Resistive Switching Memories
KR101390011B1 (ko) 유기 메모리 소자 및 그의 제조방법
US20040124407A1 (en) Scalable programmable structure, an array including the structure, and methods of forming the same
US20040027849A1 (en) Organic bistable device and organic memory cells
US20050269566A1 (en) Programmable structure, an array including the structure, and methods of forming the same
US20100092656A1 (en) Printable ionic structure and method of formation
KR102629844B1 (ko) 저항성 크로스-포인트 스토리지 어레이
JP2007180174A (ja) 抵抗変化型記憶素子
KR101036975B1 (ko) 스위칭 윈도우를 조정하는 저항부를 포함하는 저항 변화형메모리 소자
Hmar Non-volatile resistive switching memory device based on ZnO-graphene oxide embedded in a polymer matrix fabricated on a flexible PET substrate
Lai et al. Ultrahigh ON/OFF-Current Ratio for Resistive Memory Devices With Poly (N-Vinylcarbazole)/Poly (3, 4-Ethylenedioxythiophene)–Poly (Styrenesulfonate) Stacking Bilayer
US20070164272A1 (en) Three-terminal electrical bistable devices
Jaafar et al. Electrodeposition of GeSbTe-based resistive switching memory in crossbar arrays
KR101258284B1 (ko) 메모리 소자 구동 회로
KR101530703B1 (ko) 상변화 메모리 소자 및 이의 제조방법
Yu et al. Flexible nanoscale memory device based on resistive switching in nickel oxide thin film
Salaoru et al. Non-volatile memory device-using a blend of polymer and ferroelectric nanoparticles
Gayathri et al. Bistable electrical switching and performance of a pentacene-based write once/read many memory device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061106