JPWO2014087784A1 - 記憶素子および記憶装置 - Google Patents

記憶素子および記憶装置 Download PDF

Info

Publication number
JPWO2014087784A1
JPWO2014087784A1 JP2014551000A JP2014551000A JPWO2014087784A1 JP WO2014087784 A1 JPWO2014087784 A1 JP WO2014087784A1 JP 2014551000 A JP2014551000 A JP 2014551000A JP 2014551000 A JP2014551000 A JP 2014551000A JP WO2014087784 A1 JPWO2014087784 A1 JP WO2014087784A1
Authority
JP
Japan
Prior art keywords
layer
resistance change
memory
resistance
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014551000A
Other languages
English (en)
Other versions
JP6272235B2 (ja
Inventor
大場　和博
和博 大場
宏彰 清
宏彰 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2014087784A1 publication Critical patent/JPWO2014087784A1/ja
Application granted granted Critical
Publication of JP6272235B2 publication Critical patent/JP6272235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer

Abstract

低電流における書き込み時の中間的な抵抗値の保持性能を向上させることが可能な記憶素子および記憶装置およびランダムテレグラフノイズを低減することが可能な記憶素子および記憶装置を提供する。本技術の一実施形態の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層とを備える。本技術の他の実施形態記憶素子は、上記イオン源層と、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層とを備えたものである。

Description

本開示は、イオン源層を含む記憶層の電気的特性の変化により情報を記憶する記憶素子および記憶装置に関する。
データストレージ用の半導体不揮発性メモリとしてＮＯＲ型あるいはＮＡＮＤ型のフラッシュメモリが一般的に用いられている。これら半導体不揮発性メモリはメモリ素子および駆動トランジスタを微細化することによって大容量化が図られているが、書き込みおよび消去に大電圧が必要なこと、フローティングゲートに注入する電子の数が限られることから微細化の限界が指摘されている。
現在、ＲｅＲＡＭ（Resistance Random Access Memory)やＰＲＡＭ（Phase-Change Random Access Memory）などの抵抗変化型メモリが、微細化の限界を超えることが可能な次世代不揮発性メモリとして提案されている（例えば、特許文献１，非特許文献１参照）。これらのメモリは、２つの電極間に抵抗変化層を備えた単純な構造を有し、原子またはイオンが熱や電界によって移動し伝導パスが形成されることにより抵抗変化層の抵抗値が変化することによって書き込みおよび消去がなされていると考えられている。具体的には、遷移金属元素、カルコゲン元素およびイオン伝導しやすい銅（Ｃｕ）を用いた記憶素子が開示されている（例えば、特許文献２参照）。
このように、抵抗変化によって書き込みおよび消去を行うメモリにおいて大容量化を実現する方法としては上述したメモリの微細化が挙げられるが、この他に、メモリの多値化がある。メモリの多値化、即ち、１素子あたり２ビット（４値）あるいは３ビット（８値）等の多値記録を可能とすることにより、容量は２倍、３倍と増加する。
特開２００６−１９６５３７号公報 特開２００５−３２２９４２号公報
Ｗａｓｅｒ他，Advanced Material，２１，ｐ２９３２（２００９）
多値化を実現するためには、抵抗変化層の抵抗値が低抵抗状態と高抵抗状態との間のレベル（中間的な抵抗値）での書き込みを行う必要があると共に、その中間的な抵抗値を保持する必要がある。しかしながら、上記記憶素子は熱的および化学的な安定性が十分ではなかったため、中間的な抵抗値を長期間保持することは困難であった。また、書き込み時に形成された酸素欠陥は生成および消滅を繰り返しやすく、その結果として読み出すたびに抵抗変動（ランダムテレグラフノイズ）が生じやすいという問題があった。これは酸素欠陥の周りの電荷の偏りが安定して存在し難いためである。
従って、低電流における書き込み時の中間的な抵抗値の保持性能を向上させることが可能な記憶素子および記憶装置を提供することが望ましい。また、ランダムテレグラフノイズを低減することが可能な記憶素子および記憶装置を提供することが望ましい。
本技術の一実施形態の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層とを備えたものである。
本技術の他の実施形態の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層とを備えたものである。
本技術の実施形態の記憶素子では、初期状態（高抵抗状態）の素子に対して「正方向」（例えば第１電極側を負電位、第２電極側を正電位）の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素（例えば、遷移金属元素）がイオン化して記憶層中（例えば、抵抗変化層中）に拡散、あるいは酸素イオンが移動することによって抵抗変化層中に酸素欠陥が生成する。これにより記憶層内に酸化状態の低い低抵抗部（伝導パス）が形成され、抵抗変化層の抵抗が低くなる（記録状態）。この低抵抗な状態の素子に対して「負方向」（例えば第１電極側を正電位、第２電極側を負電位）へ電圧パルスが印加されると、抵抗変化層中の金属イオンがイオン源層中へ移動、あるいはイオン源層から酸素イオンが移動して伝導パス部分の酸素欠陥が減少する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる（初期状態または消去状態）。
本技術の一実施形態の記憶装置は、第１電極、イオン源層を含む記憶層および第２電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本技術の一実施形態の記憶素子を用いたものである。
本技術の他の実施形態の記憶装置は、第１電極、イオン源層を含む記憶層および第２電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本技術の他の実施形態の記憶素子を用いたものである。
本技術の一実施形態の記憶素子または一実施形態の記憶装置では、抵抗変化層の構成材料としてホウ素（Ｂ）および酸素（Ｏ）を用いることにより、ＯとＢとの結合が形成され、伝導パスの熱的および化学的安定性が向上する。
本技術の他の実施形態の記憶素子または他の実施形態の記憶装置では、イオン源層にカルコゲン元素および周期律表第４族、第５族および第６族の遷移金属元素を用い、抵抗変化層にイオン源層と同様に周期律表第４族、第５族および第６族の遷移金属元素を用いる。これにより、書き込み時に形成される酸素欠陥の周辺の電荷の偏りが安定する。
本技術の一実施形態の記憶素子または一実施形態の記憶装置によれば、抵抗変化層の構成材料としてホウ素（Ｂ）および酸素（Ｏ）を用いるようにした。これにより、結合エネルギーの大きなＢとＯとの結合が形成され、伝導パスの熱的および化学的安定性が向上する。よって、抵抗変化層の低電流での書き込みにおける中間的な抵抗値の保持性能を向上させることが可能となる。
本技術の他の実施形態の記憶素子または他の実施形態の記憶装置によれば、イオン源層に非誘電率の大きなカルコゲン元素を用いると共に、イオン源層および抵抗変化層を同種の金属元素（周期律表第４族、第５族および第６族の遷移金属元素）を含むようにした。これにより、書き込み時に形成される酸素欠陥の周辺の電荷の偏りが安定し、ランダムテレグラフノイズを低減することが可能となる。
本開示の一実施形態に係る記憶素子の構成を表す断面図である。 図１の記憶素子を用いたメモリセルアレイの構成を表す断面図である。 同じくメモリセルアレイの平面図である。 本開示の変形例１に係る記憶素子を表す断面図である。 本開示の他の実施形態に係る記憶素子の構成を表す断面図である。 本開示の変形例２に係る記憶素子を表す断面図である。 本開示の実験例１における温度加速保持試験前後の抵抗値の変化を表した特性図である。 本開示の実験結果の判断基準とする書き込み電流と保持成功率との特性図である。 本開示の実験例２における読み出し時における抵抗値の変動を表す特性図である。
以下、本開示の実施の形態について、以下の順に図面を参照しつつ説明する。
１．第１の実施の形態（抵抗変化層にホウ素（Ｂ）および酸素（Ｏ）を含む例）
１−１．記憶素子
１−２．記憶装置
２．変形例１（抵抗変化層を積層構造とした例）
３．第２の実施の形態（イオン源層および抵抗変化層が遷移金属元素を含む例）
４．変形例２（抵抗変化層を積層構造とした例）
５．実施例
＜１．第１の実施の形態＞
（１−１．記憶素子）
図１は、本開示の第１の実施の形態に係る記憶素子１の断面構成を表したものである。この記憶素子１は、下部電極１０（第１電極）、イオン源層２１を含む記憶層２０および上部電極３０（第２電極）をこの順に有するものである。
下部電極１０は、例えば、後述（図２）のようにＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が形成されたシリコン製の基板４１上に設けられ、ＣＭＯＳ回路部分との接続部となっている。この下部電極１０は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ），窒化タングステン（ＷＮ），銅（Ｃｕ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タンタル（Ｔａ）およびシリサイド等により構成されている。下部電極１０がＣｕ等の電界でイオン伝導が生じる可能性のある材料により構成されている場合にはＣｕ等よりなる下部電極１０の表面を、Ｗ，ＷＮ，窒化チタン（ＴｉＮ），窒化タンタル（ＴａＮ）等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。
記憶層２０は上部電極３０側から順にイオン源層２１および抵抗変化層２２が積層された構成を有する。イオン源層２１は、抵抗変化層２２内に伝導パスを形成する元素（可動元素）を含む。
イオン源層２１は、上述したように可動元素を含み、ここでは上部電極３０に接して設けられている。可動元素は、電界の印加によって陽イオン化および陰イオン化して抵抗変化層２２内へ移動し、伝導パスを形成するものである。陽イオン化する可動元素としては、遷移金属元素、特に、周期律表の第４族（チタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ））、第５族（バナジウム（Ｖ），ニオブ（Ｎｂ），タンタル（Ｔａ））および第６族（クロム（Ｃｒ），モリブデン（Ｍｏ），タングステン（Ｗ））の金属元素が挙げられる。陰イオン化する可動元素としては、周期律表第１６族の元素、具体的には、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）等のカルコゲン元素が挙げられる。上記遷移金属元素は、カルコゲンマトリクス中において比較的、化学的に安定であるため、カルコゲン元素と接している状態における伝導パスの安定性が高まる。即ち、伝導パスのイオン源層２１中への再溶解が抑制される。本実施の形態におけるイオン源層２１は、これら陽イオン元素および陰イオン元素をそれぞれ１種あるいは２種以上含んでいる。
また、イオン源層２１は、酸素（Ｏ）や窒素（Ｎ）を用いてもよい。ＯやＮを含有することによってイオン源層２１の抵抗値が上昇し、これにより中間抵抗値の制御性が向上するからである。
イオン源層２１内では、上記遷移金属元素、カルコゲン元素およびＯ（またはＮ）は互いに結合して金属カルコゲナイド酸化物層を形成している。この金属カルコゲナイド酸化物層（または金属カルコゲナイド窒化物層）は主に非晶質構造を有し、イオン供給源としての役割を果たすものである。上記遷移金属元素を含む伝導パスは、イオン源層２１の近傍や抵抗変化層２２中において他の遷移金属元素に比べて化学的に安定であり、中間的な酸化状態を作りやすく、また、その状態を保持しやすくなる。
また、遷移金属元素による伝導パスおよびその近傍では、それぞれ抵抗が「低い／中間／高い値」となる「メタル状態／カルコゲン化合物状態／酸化物状態」の３つの状態をとることができる。抵抗変化層２２の抵抗値は、これら３つの状態の混合状態で決定されるため、安定な中間抵抗値をとることが可能となる。また、カルコゲン元素と伝導パスが接している状態での化学的安定性が高いことから中間抵抗値の保持性能が向上する。
なお、イオン源層２１は、本開示の効果を損なわない範囲で、上記元素以外の元素、例えばマンガン（Ｍｎ），コバルト（Ｃｏ），鉄（Ｆe），ニッケル（Ｎｉ）および白金（Ｐｔ），ケイ素（Ｓｉ）等を含んでいても構わない。上述したように、多値記録を可能とするためには、複数の素子間における各ゲート電圧に対する抵抗値のばらつき（コンダクタンス値のばらつき）は小さいことが好ましく、また、ゲート電圧によるコンダクタンス値の変化は緩やかであることが好ましい。上記元素は、ゲート電圧によるコンダクタンス値の緩やかな変化を損なわないことから添加元素として望ましい。
本実施の形態における抵抗変化層２２は、ホウ素（Ｂ）および酸素（Ｏ）を含み、ここでは下部電極１０に接して設けられている。この抵抗変化層２２は、下部電極１０と上部電極３０との間に所定の電圧を印加した場合にその抵抗値が変化する。具体的には、下部電極１０と上部電極３０との間に電圧が印加されると、イオン源層２１に含まれる遷移金属元素が抵抗変化層２２内に移動して伝導パスが形成される。ここで、抵抗変化層２２内にはＢおよびＯが、例えば酸化ホウ素（ＢＯｘ）の状態で含まれている。ＢとＯとの結合はほとんどの金属酸化物よりも結合エネルギーが大きい。このため、伝導パスを形成する遷移金属元素の抵抗変化層２２中の酸素と結合の形成が抑制される。即ち、抵抗変化層２２の抵抗値、特に低電流での書き込みによる中間的な抵抗値（中間抵抗値）の保持性能が向上する。これにより、多値記録が可能となる。
なお、抵抗変化層２２中のＢは必ずしもすべてが酸化物の状態でなくてもよく、一部が酸化されている状態であってもよい。
抵抗変化層２２を構成する材料としては、上記ＢおよびＯの他に以下の添加元素を含んでいてもよい。添加元素としては、例えばＷ，Ｈｆ，Ｃ，Ｓｉ，マグネシウム（Ｍｇ），タンタル（Ｔａ），炭素（Ｃ），Ｍｇ，銅（Ｃｕ），ニッケル（Ｎｉ），ジルコニウム（Ｚｒ）およびガドリニウム（Ｇｄ）等が挙げられる。添加元素の添加量はＢによる抵抗値の保持性能の向上が妨げられない範囲であればよい。具体的には、Ｂの含有量はＢの組成比／Ｂおよび添加元素全体の合計組成比において３０％以上であることが好ましい。また、上記のような添加元素を用いる場合には、添加元素が酸化物として存在していてもよい。この場合であっても、Ｂの含有量が、Ｂの組成比／Ｂおよび添加元素全体の合計組成比において３０％以上であれば、ＢとＯとの結合エネルギーが大きいことによる保持特性改善効果を得ることができる。
なお、抵抗変化層２２の構成材料としては、上記元素の他にＮを含んでいてもよい。抵抗変化層２２中のＮはＯと同様の働きをする。
また、抵抗変化層２２の初期抵抗値は、酸化度および窒化度を調整する他に、イオン源層２１と同様に膜厚を調整することによって制御できる。抵抗変化層２２の膜厚としては、初期抵抗値が、例えば数ＭΩから数百ＧΩ程度の素子抵抗が実現されればよく、素子の大きさやイオン源層２１の抵抗値によってもその最適値が変化するが、例えば１ｎｍ〜１０ｎｍ程度が好ましい。
上部電極３０は、下部電極１０と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層２１と反応しない安定な材料が好ましい。
本実施の形態の記憶素子１では、図示しない電源回路（パルス印加手段）から下部電極１０および上部電極３０を介して電圧パルスあるいは電流パルスを印加すると、記憶層２０の電気的特性（抵抗値）が変化するものであり、これにより情報の書き込み，消去，更に読み出しが行われる。以下、その動作を具体的に説明する。
まず、上部電極３０が例えば正電位、下部電極１０側が負電位となるようにして高抵抗な初期状態を有する記憶素子１に対して正電圧を印加する。これにより、イオン源層２１中の遷移金属元素がイオン化して下部電極１０側への移動、あるいは下部電極１０側からの酸素イオンの移動による下部電極１０側でのカソード反応によって、下部電極と抵抗変化層２２との界面において還元反応が起こる。これにより、抵抗変化層２２中で酸素欠陥濃度が増大する部分あるいは酸化状態が低い部分が生じ、抵抗変化層２２中に伝導パスが形成される。即ち、抵抗変化層２２は初期状態の抵抗値（高抵抗状態）よりも低い抵抗値（低抵抗状態）となる。
その後、正電圧を除去して記憶素子１にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、ＰＲＯＭ（Programmable Read Only Memory）に用いる場合には、上記の記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、即ち、ＲＡＭ（Random Access Memory）あるいはＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等への応用には消去過程が必要である。消去過程においては、上部電極３０が例えば負電位、下部電極１０側が正電位になるように記憶素子１に対して負電圧を印加する。これにより、抵抗変化層２２内に形成されていた伝導パス近傍（具体的には、伝導パスを構成する酸素欠陥濃度が高い部分、または酸化状態が低い部分の伝導パス）におけるアノード反応により遷移金属イオンは酸化されてイオン源層２１側へ移動する。あるいは、イオン源層２１から抵抗変化層２２の伝導パス近傍に酸素イオンが移動することにより伝導パスの酸素欠陥濃度が減少または酸化状態が高くなる。これにより、伝導パスが切断され、抵抗変化層２２の抵抗値は低抵抗状態から高抵抗状態に変化する。
その後、負電圧を除去して記憶素子１にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報が消去されたこととなる。このような過程を繰り返すことにより、記憶素子１に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。
上記のような記憶素子１では、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。
本実施の形態では、書き込み時に下部電極１０側にバイアス電圧を印加した際にその電圧を制御したり、制限抵抗や駆動用のＭＯＳトランジスタのゲート電圧を制御することで、書き込み電流を調整して所謂「書き込み抵抗」を制御し、中間抵抗値（書き込みコンダクタンス値）を調整することができる。また、消去動作の際にも、バイアス電圧の大きさや、制限抵抗あるいはＭＯＳトランジスタのゲート電圧による電流値を調整することによって中間抵抗値に制御することができる。これにより、２値だけでなく多値のメモリが実現する。
例えば、上記「０」と「１」の２つの抵抗値の間に中間抵抗値を調整して、例えば２レベルを追加し、各々「００」，「０１」，「１０」，「１１」とすることにより、４値を記録することができる。即ち、１つの素子あたりに２ビットの情報を記録することが可能となる。
以下、本実施の形態の記憶素子１の製造方法について説明する。
まず、選択トランジスタ等のＣＭＯＳ回路が形成された基板上に、例えばＴｉＮよりなる下部電極１０を形成する。その後、必要であれば逆スパッタ等で、下部電極１０の表面上の酸化物等を除去する。続いて、下部電極１０上にホウ素（Ｂ）を２ｎｍの膜厚で成膜したのち、酸素プラズマによる酸化を行い、酸化ホウ素（ＢＯｘ）膜を形成し抵抗変化層２２とする。次に、イオン源層２１および上部電極３０までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。電極径は５０〜３００ｎｍφである。合金膜は構成元素のターゲットを用いて同時成膜する。
上部電極３０まで成膜したのち、上部電極３０に接続する配線層（図示せず）を形成し、全ての記憶素子１と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図１に示した記憶素子１が完成する。
この記憶素子１では、上述したように上部電極３０および下部電極１０にそれぞれ正電位または負電位になるように電圧を印加することによって、抵抗変化層２２中に伝導パスが形成される。これにより抵抗変化層２２の抵抗値が低くなり、書き込みが行われる。次に、上部電極３０および下部電極１０の各々に書き込み時とは逆極性の電圧を印加することにより、抵抗変化層２２内に形成された伝導パスの金属元素がイオン化してイオン源層２１に移動する。または、イオン源層２１から抵抗変化層２２の特に伝導パス部分に酸素イオンが移動する。これにより、酸素欠陥濃度が減少あるいは酸化状態が上昇することになり伝導パスが切断される。よって、抵抗変化層２２の抵抗値が上昇し消去が行われる。更に、書き込み時および消去時において印加する電圧を調製することによって中間抵抗値が制御され、多値記録が可能となる。
一般的に微細化した記憶素子ではトランジスタの駆動電流は減少して書き込みのための駆動電流が小さくなるため、低抵抗状態の抵抗値がより上昇し、低抵抗状態と高抵抗状態との間の抵抗値の間隔（抵抗間隔）が狭くなる。よって、微細化するほど多値記録の抵抗制御は困難になっていく。
具体的には、多値動作のためにはこの狭い抵抗間隔に、例えば４レベル（２ビット／セル）や８レベル（３ビット/セル）に分割した中間抵抗値を制御する必要がある。このため、多値記録を実現するためには、最大駆動電流と書き込み保持可能な最小電流値との間に十分なマージンを確保することが重要となる。例えば、保持可能な最小電流値が５０μＡである記憶素子の最大駆動電流が５０μＡである場合には、実質的に多値記録は不可能となる。
記憶素子の最大駆動電流はどれだけ微細化したプロセスを用いるか、あるいはどのような記憶素子を用いるかによって決まる。上述したように、一般的に微細化が進むほど駆動電流は減少する傾向にある。一方で、最小駆動電流は記憶層に依存する。
本実施の形態の記憶素子１では、記憶層２０を構成する抵抗変化層２２の材料として酸素（Ｏ）と、ホウ素（Ｂ）とを用いるようにした。ＯとＢとの結合エネルギーは伝導パスを形成する金属元素の酸化物よりも結合エネルギーが大きいため伝導パスの自然酸化が抑制される。
以上のように、本実施の形態では、抵抗変化層２２の材料としてＯとの結合エネルギーの大きなＢを用いるようにしたので、伝導パスの自然酸化が抑制され、記憶素子１のデータ保持性能が向上する。よって、低抵抗状態と高抵抗状態との間の中間的な抵抗値の制御性が向上し、多値記録が可能な記憶装置を提供することが可能となる。
（１−２．記憶装置）
上記記憶素子１を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ）を構成することができる。このとき、各記憶素子１に、必要に応じて、素子選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み・消去・読み出し回路等に接続すればよい。
図２および図３は多数の記憶素子１をマトリクス状に配置した記憶装置（メモリセルアレイ）の一例を表したものであり、図２は断面構成、図３は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子１に対して、その下部電極１０側に接続される配線と、その上部電極３０側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子１が配置されている。
各記憶素子１は、抵抗変化層２２、イオン源層２１および上部電極３０の各層を共有している。即ち、抵抗変化層２２、イオン源層２１および上部電極３０それぞれは各記憶素子１に共通の層（同一層）により構成されている。上部電極３０は、隣接セルに対して共通のプレート電極ＰＬとなっている。
一方、下部電極１０は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極１０に対応した位置に各メモリセルの記憶素子１が規定される。下部電極１０は各々対応するセル選択用のＭＯＳトランジスタＴｒに接続されており、各記憶素子１はこのＭＯＳトランジスタＴｒの上方に設けられている。
ＭＯＳトランジスタＴｒは、基板４１内の素子分離層４２により分離された領域に形成されたソース／ドレイン領域４３とゲート電極４４とにより構成されている。ゲート電極４４の壁面にはサイドウォール絶縁層が形成されている。ゲート電極４４は、記憶素子１の一方のアドレス配線であるワード線ＷＬを兼ねている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の一方と、記憶素子１の下部電極１０とが、プラグ層４５、金属配線層４６およびプラグ層４７を介して電気的に接続されている。ＭＯＳトランジスタＴｒのソース／ドレイン領域４３の他方は、プラグ層４５を介して金属配線層４６に接続されている。金属配線層４６は、記憶素子１の他方のアドレス配線であるビット線ＢＬ（図３参照）に接続されている。なお、図３においては、ＭＯＳトランジスタＴｒのアクティブ領域４８を鎖線で示しており、コンタクト部５１は記憶素子１の下部電極１０、コンタクト部５２はビット線ＢＬにそれぞれ接続されている。
このメモリセルアレイでは、ワード線ＷＬによりＭＯＳトランジスタＴｒのゲートをオン状態として、ビット線ＢＬに電圧を印加すると、ＭＯＳトランジスタＴｒのソース／ドレインを介して、選択されたメモリセルの下部電極１０に電圧が印加される。ここで、下部電極１０に印加された電圧の極性が、上部電極３０（プレート電極ＰＬ）の電位に比して負電位である場合には、上述したように記憶素子１の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極１０に、上部電極３０（プレート電極ＰＬ）の電位に比して正電位の電圧を印加すると、記憶素子１の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、ＭＯＳトランジスタＴｒによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子１の抵抗状態により異なる電流または電圧を、ビット線ＢＬあるいはプレート電極ＰＬの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子１の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。
本実施の形態の記憶装置では、上述したように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なＰＲＯＭ、電気的に消去が可能なＥＥＰＲＯＭ、或いは、高速に書き込み・消去・再生が可能な、いわゆるＲＡＭ等、いずれのメモリ形態でも適用することが可能である。
以下、上記第１の実施の形態の変形例（変形例１）、第２の実施の形態およびその変形例（変形例２）について説明する。なお、上記実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
＜２．変形例１＞
図４は、上記第１の実施の形態の変形例に係る記憶素子３の断面構成を表したものである。本変形例における記憶素子３は、記憶層６０を構成する抵抗変化層６２が積層構造を有する点が第１の実施の形態とは異なる。
記憶層６０は、第１の実施の形態と同様に上部電極３０側から順にイオン源層６１および抵抗変化層２２が積層された構成を有する。ここでイオン源層６１は、抵抗変化層６２に伝導パスを形成する元素（可動元素）を含み、その構成材料は上記イオン源層２１と同様である。
抵抗変化層６２は、上述したように積層構造を有し、ホウ素（Ｂ）を含む第１抵抗変化層６２Ａとその他の元素あるいはその酸化物または窒化物を含む第２抵抗変化層６２Ｂとから構成されている。第１抵抗変化層６２Ａおよび第２抵抗変化層６２Ｂの積層順序は特に限定されず、図４に示したようにＢを含む第１抵抗変化層６２Ａを下部電極１０側に設けてもよいし、上部電極３０側（イオン源層６１側）に設けてもよい。
第１抵抗変化層６２Ａを構成する元素は、上記Ｂの他に酸素（Ｏ）を含むことが好ましい。なお、Ｏは第２抵抗変化層６２ＢにＯが含まれている場合には、第１抵抗変化層６２Ａに必ずしも含まれなくてもよい。但し、Ｂを含む層内にＯを用いた方がより低電流での書き込み保持性能が向上する。
第２抵抗変化層６２Ｂを構成する元素は、上記実施の形態で挙げた添加元素を用いればよい。具体的には、Ｗ，Ｈｆ，Ｃ，Ｓｉ，Ｍｇ，Ｔａ，Ｃ，Ｍｇ，Ｃｕ，Ｎｉ，ＺｒおよびＧｄ等が挙げられ、第２抵抗変化層６２Ｂは、これら添加元素を単体または酸化物あるいは窒化物として含有している。
以上のように、抵抗変化層６２をＢおよびＯを含む第１抵抗変化層６２Ａと添加元素を含む第２抵抗変化層６２Ｂとの積層構造としても、上記実施の形態と同様の効果が得られる。なお、ここでは抵抗変化層６２を２層構造としたが、これに限らず３層以上の多層構造としてもよい。少なくとも、抵抗変化層６２を構成する層中のいずれかにＢ，Ｏおよび上記添加元素が含まれていればよい。
＜３．第２の実施の形態＞
図５は、本開示の第２の実施の形態に係る記憶素子４の断面構成を表したものである。この記憶素子４は、上記第１の実施の形態と同様に下部電極１０、イオン源層を含む記憶層７０および上部電極３０をこの順に有するものである。本実施の形態では、記憶層７０を構成するイオン源層７１および抵抗変化層７２が、それぞれ同種の金属元素のカルコゲン化合物および酸化物によって形成されている点が第１の実施の形態とは異なる。
イオン源層７１は、陽イオン化および陰イオン化が可能な可動元素をそれぞれ１種あるいは２種以上含み、ここでは上部電極３０に接して設けられている。可動元素は、陽イオン化する可動元素としては、上記第１の実施の形態において挙げた遷移金属元素、特に、周期律表の第４族（Ｔｉ，Ｚｒ，Ｈｆ）、第５族（Ｖ，Ｎｂ，Ｔａ）および第６族（Ｃｒ，Ｍｏ，Ｗ）の金属元素が挙げられる。陰イオン化する可動元素としては、陽イオン化可能な可動元素と同様に第１の実施の形態において挙げた元素を用いることができる。具体的には、周期律表第１６族の元素、具体的には、Ｔｅ，ＳおよびＳｅ等のカルコゲン元素が挙げられる。
また、イオン源層７１には、第１の実施の形態と同様に酸素（Ｏ）や窒素（Ｎ）を用いてもよい。ＯやＮを含有することによってイオン源層７１の抵抗値が上昇し、これにより中間抵抗値の制御性が向上する。更に、イオン源層７１は、本開示の効果を損なわない範囲で、上記元素以外の元素、例えばＭｎ，Ｃｏ，Ｆe，ニッケル（Ｎｉ）および白金Ｐｔ，Ｓｉ等を含んでいても構わない。
抵抗変化層７２は、イオン源層７１に含まれる金属元素（周期律表第４族〜６族に含まれる遷移金属元素）と同種の金属元素およびＯを含み、ここでは下部電極１０に接して設けられている。抵抗変化層７２は、上述したように、下部電極１０と上部電極３０との間に所定の電圧を印加した場合にその抵抗値が変化する。ここで、イオン源層７１と抵抗変化層７２とを同種の遷移金属元素を用いて形成することにより、抵抗変化層７２とイオン源層７１との間で電圧バイアスによる遷移金属イオンの移動が生じた場合でも欠陥の移動や酸化状態の変化は等価となる。即ち、同種の遷移金属であれば、異なる金属間での平衡電位の差がないので、保持特性に対して有利である。また、周期律表第４族〜第６族に含まれる遷移金属元素は＋４価〜＋６価のような大きい価数をとる。このため、化学量論組成よりも小さい価数も安定化しやすく、生成された欠陥が安定化しやすい。このように、周期律表第４族〜第６族の遷移金属元素の酸化物とカルコゲン化合物との界面を形成することによりランダムテレグラフノイズ（Random Telegraph Noise；ＲＴＮ）が低減される。
抵抗変化層７２を構成する材料としては、本開示の効果を損なわない範囲で上記周期律表第４族〜６族に含まれる遷移金属元素およびＯ以外の添加元素を含んでいてもよい。添加元素としては、例えばＷ，Ｈｆ，Ｃ，Ｓｉ，Ｍｇ，Ｔａ，Ｃ，Ｍｇ，Ｎｉ，ＺｒおよびＧｄ等が挙げられる。また、上記元素の他にＮを含んでいてもよい。抵抗変化層２２中のＮはＯと同様の働きをする。なお、抵抗変化層７２への添加元素は、イオン源層の抵抗を大きく変化（低下）させないものであることが好ましい。このため、電圧印加による移動度が高いＣｕ，Ａｌ等は避けることが望ましい。
抵抗変化層７２の膜厚としては、第１の実施の形態と同様に、初期抵抗値が、例えば数ＭΩから数百ＧΩ程度の素子抵抗が実現されればよく、素子の大きさやイオン源層２１の抵抗値によってもその最適値が変化するが、例えば１ｎｍ〜１０ｎｍ程度が好ましい。
前述したように、一般的な記憶素子では、高抵抗な初期状態に対して例えば下部電極側をマイナス（−）にバイアスすると、抵抗変化層は電圧の印加によって酸素欠陥が生じると共に、伝導パスが形成されて低抵抗化する。また、書き込み時に下部電極側にバイアス電圧を印加した際にその電圧を制御したり、制限抵抗や駆動用のＭＯＳトランジスタのゲート電圧を制御することで、中間抵抗値（書き込みコンダクタンス値）を調整することができる。これにより、２値だけでなく多値のメモリが実現する。
但し、このように抵抗変化層内に酸素欠陥を導入して書き込みを行う際にイオン源層が金属元素のみから形成されている場合には、抵抗変化層内に形成された酸素欠陥の生成および消滅が繰り返される。これは、抵抗変化層に接するイオン源層の比誘電率の低さから酸素欠陥の周囲の電荷のア偏りが安定して存在することが難しいためであり、これにより、書き込みデータを読み出すたびに抵抗変動、即ちランダムテレグラフノイズが生じる。
これに対して本実施の形態では、抵抗変化層７２に接するイオン源層７１に比誘電率の高いカルコゲン元素を用いるようにした。また、イオン源層７１および抵抗変化層７２に同種の金属元素、具体的には周期律表第４族〜第６族の遷移金属元素を用いるようにした。これにより、書き込み時に形成される酸素欠陥の周辺の電荷の偏りを安定させることが可能となる。
以上のように、本実施の形態の記憶素子４では、イオン源層７１に比誘電率の高いカルコゲン元素を用いると共に、イオン源層７１および抵抗変化層７２に周期律表第４族〜第６族の遷移金属元素を用いるようにした。これにより、書き込み時に形成される酸素欠陥の周辺の電荷の偏りが安定化され、ランダムテレグラフノイズを低減することが可能となる。よって、多値記録が可能な記憶装置を提供することが可能となる。
＜４．変形例２＞
図６は、上記第２の実施の形態の変形例に係る記憶素子５の断面構成を表したものである。本変形例における記憶素子５は、上記変形例１と同様に記憶層８０を構成する抵抗変化層８２が積層構造を有するものであり、この点が第２の実施の形態とは異なる。
記憶層８０は、第２の実施の形態と同様に上部電極３０側から順にイオン源層８１および抵抗変化層２２が積層された構成を有する。ここでイオン源層８１は、抵抗変化層８２に伝導パスを形成する可動元素を含み、その構成材料は上記イオン源層７１と同様である。
抵抗変化層８２は、上述したように積層構造を有し、周期律表第４族〜第６族の遷移金属元素とＯを含む第１抵抗変化層８２Ａと、その他の元素の酸化物、窒化物または酸窒化物を含む第２抵抗変化層８２Ｂとから構成されている。第１抵抗変化層８２Ａおよび第２抵抗変化層８２Ｂの積層順序は、図６に示したように周期律表第４族〜第６族の遷移金属元素を含む第１抵抗変化層８２Ａがイオン源層８１と接するように配設することが好ましい。これにより、書き込み時に第１抵抗変化層８２Ａ内に形成される酸素欠陥の安定性が向上する。
第１抵抗変化層８２Ａを構成する元素は、上記周期律表第４族〜第６族の遷移金属元素の他に酸素（Ｏ）を含むことが好ましい。なお、Ｏは第２抵抗変化層８２ＢにＯが含まれている場合には、第１抵抗変化層８２Ａに必ずしも含まれなくてもよい。第２抵抗変化層８２ＢにＯが含まれている場合には、第１抵抗変化層８２Ａに含まれる周期律表第４族〜第６族の遷移金属元素が酸化されて第１抵抗変化層８２Ａ内に遷移金属酸化物が形成される。
第２抵抗変化層８２Ｂを構成する元素は、メタル状態でも高い抵抗値を有するものが好ましく、例えばホウ素（Ｂ）およびケイ素（Ｓｉ）が挙げられ、例えばホウ素酸化物，シリコン酸化物および炭化ホウ素酸化物等として用いることが好ましい。また、第２の実施の形態と同様に、電圧印加による移動度が高いＣｕ，Ａｌ等は避けることが望ましい。
以上のように、抵抗変化層８２を周期律表第４族〜第６族の遷移金属元素とＯを含む第１抵抗変化層８２Ａと、その他の元素の酸化物等を含む第２抵抗変化層８２Ｂとの積層構造としても、上記第２の実施の形態と同様の効果が得られる。なお、ここでは抵抗変化層８２を２層構造としたが、これに限らず３層以上の多層構造としてもよい。少なくとも、周期律表第４族〜第６族の遷移金属元素およびＯを含む層がカルコゲン元素と周期律表第４族〜第６族の遷移金属元素を含むイオン源層８１と接するように配置すればよい。
＜５．実施例＞
以下、本開示の具体的な実施例について説明する。なお、実験１〜７が第１の実施の形態および変形例１に対する実施例であり、実験８が第２の実施の形態および変形例２に対する実施例である。
（実験１）
上記記憶素子１の製造方法を用いて各サンプル（実験例１−１〜１−４）を作製した。まず、下地にトランジスタを組み込んだＴｉＮよりなる下部電極１０を逆スパッタによってクリーニングしたのち、Ｂを２ｎｍ（または３ｎｍ）の膜厚で成膜し、酸素プラズマによって酸化してＢＯｘを形成して抵抗変化層２２とした。次に、イオン源層２１として、原子％比でＨｆ５０％，Ｔｅ５０％をアルゴン（Ａｒ）のプロセスガス中に酸素を流量比で、例えばアルゴン（ｓｃｃｍ）／酸素（ｓｃｃｍ）＝７５／５の割合で混合してリアクティブスパッタリングを行った。これにより、ＨｆＴｅ−Ｏｘ膜を膜厚４５ｎｍに形成した。続いて、Ｗを３０ｎｍ形成して上部電極３０とした。最後に、３２０度，２ｈの熱処理を行ったのちパターニングし記憶素子１（実験例１−１〜１−４）を作製した。各サンプルの組成は、「下部電極／抵抗変化層／イオン源層／上部電極」の順に以下に示す。なお、各サンプルにおける各層の膜厚は、イオン源層２１が４５ｎｍ、上部電極３０が３０ｎｍである。

（実験例１−１）ＴｉＮ／Ｂ（２ｎｍ）−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ；酸化時間１２０ｓｅｃ．
（実験例１−２）ＴｉＮ／Ｂ（３ｎｍ）−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ；酸化時間３０ｓｅｃ．
（実験例１−３）ＴｉＮ／Ａｌ（２ｎｍ）−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例１−４）ＴｉＮ／Ｈｆ（２ｎｍ）−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
上記サンプル（実験例１−１〜１−４）から構成されたメモリセルアレイ（それぞれ６０ビット）を作製し書き込み動作を行った。具体的には、書き込み電圧を３．８Ｖ、書き込みパルス幅を１０μｓとし、ＭＯＳトランジスタのゲート電圧を調整することにより書き込み電流を３〜３５μＡの範囲内で変動させて各書き込み電流値におけるコンダクタンス値を読み出した。続いて、温度加速保持試験（１５０℃、１時間）を行い、各サンプルの温度加速保持試験（以下、単に保持試験とする）前後におけるコンダクタンス値の変化を測定した。
図５は実験例１−１の書き込み電流９μＡにおける保持試験前後のコンダクタンス値の分布を表したものである。図中の点線に囲まれた領域は保持試験前後におけるコンダクタンス値の変動、即ち、抵抗値変動が±２５％以内を表すものである。ここでは、抵抗値変動が±２５％以内であるものを保持成功例とする。図６は実験例１−１における各書き込み電流値における抵抗値の保持成功率をプロットしたものである。ここで、保持成功率が６０％以上である電流値を保持可能な最小書き込み電流値（以下、単に最小電流値とする）とすると、実験例１−１の最小電流値は９μＡであった。また、ここには示していないが、実験例１−２〜１−４においても同様の基準を用いて最小電流値を求めた。表１は実験例１−１〜１−４の結果をまとめたものである。
Figure 2014087784
表１から抵抗変化層２２にＢを含む実験例１−１，１−２は、抵抗変化層２２の材料として一般的に用いられているＡｌＯｘやＨｆＯｘと比較してより低電流で書き込んだ場合でも抵抗値の保持が可能であることがわかった。その理由は必ずしも明らかではないが、Ｏとの結合強度（結合エネルギー）の違いであると考えられる。表２はＢ，Ｈｆ，Ｚｒ，ＡｌのＯとの結合エネルギーをまとめたものである。
Figure 2014087784
表２に示したように、Ｂの酸化物はＯとの結合エネルギーがＡｌ等の金属酸化物よりも高い。保持試験後における抵抗値の変動、例えば高抵抗化は、書き込み電圧の印加によってイオン源層２１に含まれる金属元素が抵抗変化層２２に電界拡散して形成された伝導パスが近傍からＯを奪って酸化されることによって起こる。実験例１−１，１−２では、抵抗変化層２２にＯとの結合エネルギーの高いＢを用いたことにより、伝導パスを構成する金属元素（ここではＨｆ）のＯとの結合の形成が抑制され、抵抗値が保持されたと考えられる。
但し、抵抗変化層２２にＨｆＯｘを用いた実験例１−４では、最小電流値は改善されなかった。これは、抵抗変化層２２の構成材料として、書き込み電圧の印加によって形成される伝導パスの構成元素（ここではＨｆ）と同じＨｆを用いたため、Ｏとの結合強度がＢと同等のＨｆを用いても保持可能な最小電流値が改善されなかったものと考えられる。従って、抵抗変化層２２の材料としては、酸化ホウ素（ＢＯｘ）のように金属元素以外で共有結合が形成される等、Ｏとの結合強度（結合エネルギー）の大きな元素を用いることによって低電流での書き込みによる抵抗値の保持性能が向上すると考えられる。
また、実験例１−２は実験例１−１と同じ最小電流値を示した。実験例１−２は下部電極１０上に成膜したＢのプラズマ酸化時間を実験例１−１の１／４（３０秒）としたものである。抵抗変化層２２中のＢがほぼ完全に酸化された実験例１−１に対して、実験例１−２における抵抗変化層２２中のＢの酸化状態は膜厚方向において下部電極１０側からイオン源層２１側にかけて酸化ホウ素の割合が高くなっている。抵抗変化層２２中のＢの酸化状態の異なる実験例１−１および実験例１−２が同じ最小電流値であったことから、抵抗変化層２２に含まれるＢは必ずしも完全に酸化されている必要はなく、Ｂと、例えばＢ2Ｏ3のような酸化ホウ素とが混合している状態であっても同等の効果が得られることがわかる。因みに、ここには示していないが、書き込み電流値が９μＡにおける実験例１−１の保持成功率は６０％であったが、抵抗変化層にＢを含まない実験例１−３，１−４の保持成功率は択１０％であった。
（実験２）
次に、抵抗変化層２２の膜構成を以下のように変更した以外は、実験１と同様の工程を経てサンプル（実験例２−１〜２−６）を作製し、最小電流値を求めた。表３は実験例２−１〜２−６の結果をまとめたものである。なお、各サンプルにおける各層の膜厚は、抵抗変化層２２が２〜３ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍである。

（実験例２−１）ＴｉＮ／Ｈｆ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例２−２）ＴｉＮ／Ｈｆ−Ｓｉ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例２−３）ＴｉＮ／Ｈｆ−Ａｌ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例２−４）ＴｉＮ／Ｈｆ−Ｃ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例２−５）ＴｉＮ／Ａｌ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例２−６）ＴｉＮ／Ａｌ−Ｃ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
抵抗変化層２２にＢを含む実験例２−１，２−５は、抵抗変化層２２の材料としてＡｌＯｘやＨｆＯｘを単独で用いた上記実験例１−３，１−４よりも低電流での書き込み状態の保持が可能であった。即ち、抵抗変化層２２にＡｌＯｘやＨｆＯｘを含んでいてもＢを含有させることにより、中間抵抗値の保持性能が向上することがわかる。これは、表２に示したようにＨｆやＡｌ等の金属元素と比較して、ＢとＯとの結合が強固であるため、抵抗変化層２２中に形成された伝導パスの再酸化が抑制されたためと考えられる。あるいは、抵抗変化層２２内に酸素欠陥が導入された場合でも、ＢとＯとの結合が切断された酸素イオンと結合する現象が起こりづらくなったためと考えられる。
（実験３）
次に、抵抗変化層２２に含まれるＢの比率を変えた以外は、実験１と同様の工程を経てサンプル（実験例３−１〜３−５）を作製し、最小電流値を求めた。表４は実験例３−１〜３−５の結果をまとめたものである。なお、各サンプルにおける各層の膜厚は抵抗変化層２２が２ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍである。

（実験例３−１）ＴｉＮ／Ｈｆ８０−Ｂ２０−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例３−２）ＴｉＮ／Ｈｆ７０−Ｂ３０−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例３−３）ＴｉＮ／Ｈｆ５０−Ｂ５０−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例３−４）ＴｉＮ／Ｈｆ３０−Ｂ７０−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例３−５）ＴｉＮ／Ｈｆ１０−Ｂ９０−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
表４から、実験例３−２〜３−５において実験例１−３のように抵抗変化層２２の材料としてＨｆＯｘを単独で用いた場合よりも、より最小電流値が改善されることがわかった。即ち、抵抗変化層２２中のＢの組成比が、Ｂと、抵抗変化層２２内に含まれる添加元素との合計に対して３０％以上であれば低電流での書き込み状態の保持、即ち中間抵抗値の保持性能を向上させることができることがわかる。更に、Ｂの組成比を５０％以上とすることによって、より最小電流値を改善できると共に、保持性能が向上することがわかる。
（実験４）
次に、抵抗変化層２２にＨｆ以外の添加元素を用いた以外は、実験１と同様の工程を経てサンプル（実験例４−１〜４−５）を作製し、最小電流値を求めた。表５は実験例４−１〜４−５の結果をまとめたものである。なお、本実験における添加元素の組成比は、Ｂと添加元素の分率において１０％（Ｂの分率は９０％）とした。また、各サンプルにおける各層の膜厚は抵抗変化層２２が２ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍとなっている。

（実験例４−１）ＴｉＮ／Ｚｒ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例４−２）ＴｉＮ／Ｇｄ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例４−３）ＴｉＮ／Ｓｉ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例４−４）ＴｉＮ／Ｍｇ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例４−５）ＴｉＮ／Ｃ−Ｂ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
表５から、実験例４−１〜４−５は実験例１−３，１−４よりも最小電流値が改善されたことがわかる。これは、抵抗変化層２２内に十分な量のＢ（Ｂの分率が９０％）を含有させることによりＢ−Ｏの強固な結合が形成され、抵抗変化層２２内に形成された伝導パスの酸化が抑制されたためと考えられる。あるいは、抵抗変化層２２中に酸素欠陥が導入された場合においても、Ｂ−Ｏの結合によって伝導パスを形成する金属元素と酸素イオンとが結合する現象が起こりにくくなったものと考えられる。これにより、高い電流値による強固な書き込みが行われていない場合においても抵抗値の保持性能が改善すると考えられる。
（実験５）
次に、抵抗変化層を積層構造（抵抗変化層６２）とした以外は、実験１と同様の工程を経てサンプル（実験例５−１，５−２）を作製し、最小電流値を求めた。ここで、実験例５−１の抵抗変化層６２は、まず下部電極１０上にＢを成膜したのち酸化（第１抵抗変化層６２Ａ）し、次いでＨｆを成膜したのち酸化（第２抵抗変化層６２Ｂ）した。実験例５−２の抵抗変化層６２は、まず下部電極１０上にＨｆを成膜したのち酸化（第２抵抗変化層６２Ａ）し、次いでＢ（第１抵抗変化層６２Ｂ）を成膜した。表６は実験例５−１，５−２の結果をまとめたものである。なお、各サンプルにおける各層の膜厚は抵抗変化層２２が２ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍとなっている。

（実験例５−１）ＴｉＮ／Ｂ−Ｏｘ／Ｈｆ−Ｏ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例５−２）ＴｉＮ／Ｈｆ−Ｏｘ／Ｂ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
表６から、関連技術である実験例１−３，１−４と比較して、実験例５−１，５−２はそれぞれ最小電流値が改善されており、中間抵抗値の保持性能が向上していることがわかる。但し、実験例５−１の方が実験例５−２よりも保持性能が向上している。これは、Ｂを成膜したのちの酸化工程の有無にあると考えられる。従って、記憶素子１，２の保持性能は、抵抗変化層２２，６２にＢを含有させることによって向上するが、Ｂを積極的に酸化して抵抗変化層２２，６２中にＢ−Ｏ結合を形成させることによって、低電流での保持性能がより向上するといえる。なお、実験４の結果から第２抵抗変化層６２Ｂの材料はＨｆに限らず、Ｈｆ以外のＳｉ，Ｃ，Ｍｇ等の添加元素を用いても同様の効果が得られることは容易に推測できる。
（実験６）
次に、抵抗変化層２２をＢＮｘによって形成した以外は、実験１と同様の工程を経てサンプル（実験例６）を作製し、最小電流値を求めた。ここで、抵抗変化層２２は、下部電極１０上にＢを成膜する際に、アルゴン（Ａｒ）のプロセスガス中に窒素（Ｎ）を流量比で、例えばアルゴン（ｓｃｃｍ）／窒素（ｓｃｃｍ）＝４０／４０の割合で混合してリアクティブスパッタリングを行って形成した。表７は実験例６および参考として実験例１−１，１−３，１−４の結果をまとめたものである。なお、実験例６における各層の膜厚は抵抗変化層２２が４ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍとなっている。

（実験例６）ＴｉＮ／ＢＮｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
表７からわかるように、実験例６では保持可能な最小電流値の改善は見られなかった。これは、Ｂ−Ｎの結合はＢ−Ｏの結合と比較して弱いため、イオン源層２１に含まれる金属元素によって抵抗変化層２２内に形成されたフィラメントによる伝導パスは電気的に酸化（正確には窒化）され、抵抗変化層２２は高抵抗化される。即ち、その保持性能は実験例１−３，１−４のように抵抗変化層２２にＡｌＯｘ，ＨｆＯｘを用いた関連技術と同等となる。よって、抵抗変化層２２に含有させたＢはＯと結合させることが好ましいことがわかる。なお、ここには示してないが、実験例２−５等におけるＡｌ−Ｂ−Ｏｘの結果から、抵抗変化層にＮが存在しても同時にＯが存在していれば保持性能が改善されることは容易に推察できる。
（実験７）
次に、イオン源層２１の膜構成を下記のように変更した以外は、実験１と同様の工程を経てサンプル（実験例７−１〜７−５）を作製し、最小電流値を求めた。また、実験例７−１〜７−５と同様にイオン源層２１の膜構成を変更し、更に抵抗変化層２２の材料としてＢの代わりにＡｌを用いてサンプル（実験例７−６〜７−１０）を作製し、最小電流値を求めた。表８は実験例７−１〜７−１０の結果をまとめたものである。なお、各サンプルにおける各層の膜厚は抵抗変化層２２が２ｎｍ、イオン源層が４５ｎｍ、上部電極が３０ｎｍとなっている。

（実験例７−１）ＴｉＮ／Ｂ−Ｏｘ／Ｚｒ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−２）ＴｉＮ／Ｂ−Ｏｘ／Ｗ−Ｈｆ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−３）ＴｉＮ／Ｂ−Ｏｘ／Ｔａ−Ｈｆ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−４）ＴｉＮ／Ｂ−Ｏｘ／Ｈｆ−Ｔｅ−Ｏｘ−Ｎｘ／Ｗ
（実験例７−５）ＴｉＮ／Ｂ−Ｏｘ／Ｚｒ−Ａｌ−Ｃｕ−Ｔｅ／Ｗ
（実験例７−６）ＴｉＮ／Ａｌ−Ｏｘ／Ｚｒ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−７）ＴｉＮ／Ａｌ−Ｏｘ／Ｗ−Ｈｆ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−８）ＴｉＮ／Ａｌ−Ｏｘ／Ｔａ−Ｈｆ−Ｔｅ−Ｏｘ／Ｗ
（実験例７−９）ＴｉＮ／Ａｌ−Ｏｘ／Ｈｆ−Ｔｅ−Ｏｘ−Ｎｘ／Ｗ
（実験例７−１０）ＴｉＮ／Ａｌ−Ｏｘ／Ｚｒ−Ａｌ−Ｃｕ−Ｔｅ／Ｗ
Figure 2014087784
表８から、イオン源層２１の構成が同じであっても、抵抗変化層２２の材料としてＢを用いたサンプル（実験例７−１〜７−５）の方がＡｌを用いたサンプル（実験例７−６〜７−１０）よりも保持可能な最小電流値が小さくなることがわかる。即ち、イオン源層２１の構成に寄らず、抵抗変化層２２にＢを含有させることにより中間抵抗値の保持性能が向上することがわかる。また、実験例７−１〜７−５と実験例７−６〜７−１０とを比較することにより、抵抗変化層２２の構成が同じであっても、イオン源層２１にどのような材料を用いるかによって保持可能な最小電流値が異なることがわかる。特に、イオン源層２１に周期律表第４族、第５族および第６族に含まれる遷移金属元素を用いた実験例７−１〜７−４は、イオン源層２１にＣｕやＡｌを用いた実験例７−５よりも低電流での保持性能が高いことがわかる。即ち、本開示におけるイオン源層２１は、少なくともＴｅ等のカルコゲン元素と、周期律表第４族〜第６族に含まれる１種以上の遷移金属元素とを用いることが好ましいといえる。更に、ＯやＮを含むことが好ましいことがわかる。
（実験８）
以下の方法を用いて各サンプル（実験例８−１〜８−３）を作成した。まず、下地にトランジスタを組み込んだＴｉＮ寄りなる下部電極１０を逆スパッタによってクリーニングしたのち、Ｈｆを１ｎｍの膜厚で成膜し、酸素プラズマによって酸化してＨｆＯｘを形成して抵抗変化層７２とした。次に、イオン源層７１として、原子％比でＨｆ５０％，Ｔｅ５０％をアルゴン（Ａｒ）のプロセスガス中に酸素を流量比で、例えばアルゴン（ｓｃｃｍ）／酸素（ｓｃｃｍ）＝７５／５の割合で混合してリアクティブスパッタリングを行った。これにより、ＨｆＴｅ−Ｏｘ膜を膜厚４５ｎｍに形成した。続いて、Ｗを３０ｎｍ形成して上部電極３０とした。最後に、３２０度，２ｈの熱処理を行ったのちパターニングし記憶素子１（実験例８−１〜８−３）を作製した。各サンプルの組成は、「下部電極／抵抗変化層／イオン源層／上部電極」の順に以下に示す。また、各サンプルにおける各層の膜厚は、イオン源層２１が４５ｎｍ、上部電極３０が３０ｎｍである。なお、上記実験１，実験５および実験７において作製した実験例１−３，実験例５−１および実験例７−１０を本実験の実施例（実験例５−１）および比較例（実験例１−３，実験例７−１０）として用いる。表９は、カルコゲン元素の電子分極率（以下、単に分極率という）の一覧である。

（実験例８−１）ＴｉＮ／Ｈｆ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例８−２）ＴｉＮ／Ｈｆ−Ｏｘ／Ｈｆ５０Ｔｅ５０／Ｗ
（実験例８−３）ＴｉＮ／Ｈｆ−Ｏｘ／Ｈｆ／Ｗ
（実験例７−１０）ＴｉＮ／Ａｌ−Ｏｘ／Ｚｒ−Ａｌ−Ｃｕ−Ｔｅ／Ｗ
（実験例５−１）ＴｉＮ／Ｂ−Ｏｘ／Ｈｆ−Ｏ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
（実験例１−３）ＴｉＮ／Ａｌ−Ｏｘ／Ｈｆ５０Ｔｅ５０−Ｏｘ／Ｗ
Figure 2014087784
上記サンプル（実験例８−１〜８−３，７−１０，５−１，１−３）から構成されたメモリセルアレイ（それぞれ６０ビット）を作成し書き込み動作を行った。具体的には、書き込み電圧を３．８Ｖ、ＭＯＳトランジスタのゲート電圧を調整することにより書き込み電流を１０μＡ（低電流）として中間レベルにおける書き込みを行った。図９（Ａ）〜（Ｆ）は、各実験例の中間レベルにおける書き込み時の抵抗値（中間抵抗値）を１００００回読み出してプロットしたものである。
図９（Ａ）〜（Ｆ）から以下のことがわかる。まず、抵抗変化層７２（，８２Ａ）およびイオン源層７１（，８１）にＨｆを用い、更にイオン源層７２（，８２Ａ）にＴｅを用いたサンプル（実験例８−１，８−２，５−１）では、読み出し時における抵抗値の変動が小さかった。即ち、ランダムテレグラフノイズが低減された。これは、抵抗変化層７２（，８２Ａ）内のＨｆが電気陰性度の高い酸素と結合することによって、抵抗変化層７２（，８２Ａ）に形成された酸素欠陥が安定化されたためと考えられる。また、イオン源層７１（，８１）内におけるＨｆはＴｅと結合、あるいは分極率が大きなＴｅと共にイオン化して電荷的に釣り合った状態となる。更に、上記のようにＴｅは分極率が大きいためイオン状態を維持しやすい。このため、抵抗変化層７２（，８２Ａ）内の酸素欠陥の形成による局所的な電荷の偏りが生じても、酸素欠損の状態がそのまま維持されると考えられる。また、読み出し時における抵抗値の変動は、イオン源層７１（，８１）がＯを含有することによって更に低減されることがわかった。
これに対して、抵抗変化層７２にＨｆを含まないサンプル（実験例７−１０，１−３）では読み出す毎に抵抗値の変動が大きかった（図９（Ｄ）および図９（Ｆ））。これは、実験例７−１０，１−３では抵抗変化層７２にＨｆの代わりにＡｌを用いたことによると考えられる。Ａｌは単体元素では抵抗が低く、上述したように、電圧印加による移動度が高い。このため、Ａｌはイオン源層７１内に拡散しやすく、また、Ｔｅ等のカルコゲン元素を含むマトリクス中ではＡｌは更に移動しやすい。これらのことから、書き込み時に形成された酸素欠陥等の局所的な電荷の偏りは影響を受け、読み出す毎に抵抗値が大きく変動したものと推測される。よって、抵抗変化層７２（，８２Ａ）にはＡｌを用いることは好ましくないことがわかる。なお、ここでは示していないが、電圧印加による移動度の高さからＣｕも抵抗変化層７２（，８２Ａ）の材料としては好ましくないといえる。
また、抵抗変化層７２にＨｆを用いたサンプル（実験例８−３）でも読み出す毎に抵抗値の変動が大きかった。これは、電荷の偏りが伴う酸素欠陥が形成される抵抗変化層７２上にＴｅのような分極率が大きく電荷の偏りを吸収することが可能な元素を含む層がないためと考えられる。このため、抵抗変化層７２では、読み出し時に酸素欠陥周辺の局所的な電荷の不釣り合いや、その時間変化の影響を受けによる酸素欠陥の生成および消滅、換言すると伝導パスの切断および再結合が起こり、その結果、図９（Ｃ）のようなノイズとして観測されたと考えられる。
以上により、イオン源層７１（，８１）に比誘電率（分極率）の高いカルコゲン元素（ここではＴｅ）を用い、イオン源層７１（，８１）および抵抗変化層７２（８２Ａ）にＨｆ等の遷移金属元素を用いることにより、ランダムテレグラフノイズが低減されることがわかった。
なお、イオン源層７１（，８１）および抵抗変化層７２（，８２Ａ）に用いる遷移金属元素は同じ金属元素を用いることにより、よりランダムテレグラフノイズの低減効果が得られると考えられる。もし、イオン源層７１（，８１）および抵抗変化層７２（，８２Ａ）で異なる金属元素を用いた場合には、イオン化傾向の違いから酸化されやすさに差が生じる。具体的には、イオン化傾向の大きなものから先に酸化される。また、酸化しにくい元素から酸化されやすい元素が酸素を奪うことも起こりうる。このため、酸素欠陥の形成による中間的な抵抗値を維持が難しくなる虞がある。よって、イオン源層７１（，８１）および抵抗変化層７２（，８２Ａ）に用いる金属元素は同種、即ち同族の元素を用いることが好ましく、より好ましくは同じ元素を用いることで、よりランダムテレグラフノイズを低減することができる。
以上、第１，第２の実施の形態，変形例１，２および実施例を挙げて本開示を説明したが、本開示は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。
例えば、上記実施の形態等では、記憶素子１，３〜５およびメモリセルアレイ２の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。また、上記実施の形態等において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層２１には、上記組成比率や多値メモリに対する要求特性を崩さない範囲で上記以外の元素を使用してもよい。
更に、上記実施の形態等の記憶素子１，３〜５は、イオン源層２１と抵抗変化層２２の位置を上下入れ替えた逆転構造としてもよく、メモリ容量を増大させるため、適切なダイオードと組み合わせたクロスポイント構造・方式としたり、メモリ素子を縦方向に積層しても良く、公知の様々なタイプのメモリ構造に適用できる。
なお、本技術は以下のような構成も取ることができる。
（１）第１電極、記憶層および第２電極をこの順に有し、前記記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層とを備えた記憶素子。
（２）前記抵抗変化層に含まれるホウ素（Ｂ）の少なくとも一部が酸素（Ｏ）と結合している、前記（１）に記載の記憶素子。
（３）前記抵抗変化層は、タングステン（Ｗ）、ハフニウム（Ｈｆ）、炭素（Ｃ）、ケイ素（Ｓｉ）、タンタル（Ｔａ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）およびガドリニウム（Ｇｄ）のうちの少なくとも１種を添加元素として含む、前記（１）または（２）に記載の記憶素子。
（４）前記抵抗変化層に含まれるホウ素（Ｂ）の含有量（Ｂ組成比／Ｂおよび前記添加元素の組成比）は３０％以上である、前記（３）に記載の記憶素子。
（５）前記抵抗変化層は、ホウ素（Ｂ）を含む第１抵抗変化層と、前記添加元素のうちの少なくとも１種を酸化物あるいは窒化物として含む第２抵抗変化層とを備えた積層構造を有する、前記（３）または（４）に記載の記憶素子。
（６）前記第１抵抗変化層は酸素（Ｏ）を含む、前記（５）に記載の記憶素子。
（７）前記第１抵抗変化層および前記第２抵抗変化層は前記第１電極側からこの順に積層されている、前記（５）または（６）に記載の記憶素子。
（８）前記第２抵抗変化層および前記第１抵抗変化層は前記第１電極側からこの順に積層されている、前記（５）または（６）に記載の記憶素子。
（９）前記イオン源層は酸素（Ｏ）また窒素（Ｎ）を含む、前記（１）乃至（８）のいずれか１つに記載の記憶素子。
（１０）前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記遷移金属元素を含む、あるいは酸素欠陥を含む低抵抗部が形成されることにより抵抗値が変化する、前記（１）乃至（９）のいずれか１つに記載の記憶素子。
（１１）第１電極、記憶層および第２電極をこの順に有し、前記記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層とを備えた記憶素子。
（１２）前記抵抗変化層は、ホウ素（Ｂ）および酸素（Ｏ）を含む第１抵抗変化層と、前記添加元素のうちの少なくとも１種を酸化物あるいは窒化物として含む第２抵抗変化層とを備えた積層構造を有する、前記（１１）に記載の記憶素子。
（１３）前記第１抵抗変化層，前記第２抵抗変化層および前記イオン源層は前記第１電極側からこの順に積層されている、前記（１２）に記載の記憶素子。
（１４）前記第１抵抗変化層は炭素（Ｃ）を含む、前記（１２）または（１４）に記載の記憶素子。
（１５）前記イオン源層は遷移金属元素としてハフニウム（Ｈｆ）を含む、前記（１１）乃至（１４）のいずれか１つに記載の記憶素子。
（１６）前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記遷移金属元素を含む、あるいは酸素欠陥を含む低抵抗部が形成されることにより抵抗値が変化する、前記（１１）乃至（１５）のいずれか１つに記載の記憶素子。
（１７）第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層とを有する記憶装置。
（１８）第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層とを備えた記憶装置。
本出願は、日本国特許庁において２０１２年１２月３日に出願された日本特許出願番号２０１２−２６４１６８号および２０１３年７月５日に出願された日本特許出願番号２０１３−１４１６８５号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (18)

  1. 第１電極、記憶層および第２電極をこの順に有し、
    前記記憶層は、
    テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、
    ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層と
    を備えた記憶素子。
  2. 前記抵抗変化層に含まれるホウ素（Ｂ）の少なくとも一部が酸素（Ｏ）と結合している、請求項１に記載の記憶素子。
  3. 前記抵抗変化層は、タングステン（Ｗ）、ハフニウム（Ｈｆ）、炭素（Ｃ）、ケイ素（Ｓｉ）、タンタル（Ｔａ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）およびガドリニウム（Ｇｄ）のうちの少なくとも１種を添加元素として含む、請求項１に記載の記憶素子。
  4. 前記抵抗変化層に含まれるホウ素（Ｂ）の含有量（Ｂの組成比／Ｂおよび前記添加元素の合成組成比）は３０％以上である、請求項３に記載の記憶素子。
  5. 前記抵抗変化層は、ホウ素（Ｂ）を含む第１抵抗変化層と、前記添加元素のうちの少なくとも１種を酸化物あるいは窒化物として含む第２抵抗変化層とを備えた積層構造を有する、請求項３に記載の記憶素子。
  6. 前記第１抵抗変化層は酸素（Ｏ）を含む、請求項５に記載の記憶素子。
  7. 前記第１抵抗変化層および前記第２抵抗変化層は前記第１電極側からこの順に積層されている、請求項５に記載の記憶素子。
  8. 前記第２抵抗変化層および前記第１抵抗変化層は前記第１電極側からこの順に積層されている、請求項５に記載の記憶素子。
  9. 前記イオン源層は酸素（Ｏ）また窒素（Ｎ）を含む、請求項１に記載の記憶素子。
  10. 前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記遷移金属元素を含む、あるいは酸素欠陥を含む低抵抗部が形成されることにより抵抗値が変化する、請求項１に記載の記憶素子。
  11. 第１電極、記憶層および第２電極をこの順に有し、
    前記記憶層は、
    テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、
    周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層と
    を備えた記憶素子。
  12. 前記抵抗変化層は、ホウ素（Ｂ）および酸素（Ｏ）を含む第１抵抗変化層と、前記添加元素のうちの少なくとも１種を酸化物あるいは窒化物として含む第２抵抗変化層とを備えた積層構造を有する、請求項１１に記載の記憶素子。
  13. 前記第１抵抗変化層，前記第２抵抗変化層および前記イオン源層は前記第１電極側からこの順に積層されている、請求項１２に記載の記憶素子。
  14. 前記第１抵抗変化層は炭素（Ｃ）を含む、請求項１２に記載の記憶素子。
  15. 前記イオン源層は遷移金属元素としてハフニウム（Ｈｆ）を含む、請求項１１に記載の記憶素子。
  16. 前記第１電極および前記第２電極への電圧印加によって前記抵抗変化層内に前記遷移金属元素を含む、あるいは酸素欠陥を含む低抵抗部が形成されることにより抵抗値が変化する、請求項１１に記載の記憶素子。
  17. 第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、
    前記記憶層は、
    テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、
    ホウ素（Ｂ）および酸素（Ｏ）を含む抵抗変化層と
    を有する記憶装置。
  18. 第１電極、記憶層および第２電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、
    前記記憶層は、
    テルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素および周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素を含むイオン源層と、
    周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素および酸素（Ｏ）を含む抵抗変化層と
    を備えた記憶装置。
JP2014551000A 2012-12-03 2013-11-06 記憶素子および記憶装置 Expired - Fee Related JP6272235B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012264168 2012-12-03
JP2012264168 2012-12-03
JP2013141685 2013-07-05
JP2013141685 2013-07-05
PCT/JP2013/079983 WO2014087784A1 (ja) 2012-12-03 2013-11-06 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
JPWO2014087784A1 true JPWO2014087784A1 (ja) 2017-01-05
JP6272235B2 JP6272235B2 (ja) 2018-01-31

Family

ID=50883211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014551000A Expired - Fee Related JP6272235B2 (ja) 2012-12-03 2013-11-06 記憶素子および記憶装置

Country Status (5)

Country Link
US (2) US9761796B2 (ja)
JP (1) JP6272235B2 (ja)
KR (1) KR102133615B1 (ja)
CN (1) CN104813469B (ja)
WO (1) WO2014087784A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9859335B1 (en) * 2016-12-02 2018-01-02 United Microelectronics Corp. Semiconductor device having memory cell structure
KR102578854B1 (ko) * 2016-12-31 2023-09-19 에스케이하이닉스 주식회사 저항성 메모리 소자 및 이의 제조 방법
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US10903273B2 (en) 2019-01-04 2021-01-26 International Business Machines Corporation Phase change memory with gradual conductance change
KR102573868B1 (ko) * 2021-08-25 2023-08-31 포항공과대학교 산학협력단 2단자 원자기반 스위칭 소자 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
JP2012146368A (ja) * 2011-01-13 2012-08-02 Sony Corp 記憶装置およびその動作方法
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP4024499B2 (ja) * 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
JP2011066285A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置
CN103718337B (zh) * 2011-06-17 2017-09-26 赛昂能源有限公司 用于电极的电镀技术
CN104813469B (zh) * 2012-12-03 2018-04-17 索尼半导体解决方案公司 存储元件和存储装置
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
JP2012146368A (ja) * 2011-01-13 2012-08-02 Sony Corp 記憶装置およびその動作方法
JP2012182172A (ja) * 2011-02-28 2012-09-20 Sony Corp 記憶素子および記憶装置

Also Published As

Publication number Publication date
WO2014087784A1 (ja) 2014-06-12
KR102133615B1 (ko) 2020-07-13
CN104813469B (zh) 2018-04-17
US9761796B2 (en) 2017-09-12
KR20150093149A (ko) 2015-08-17
US20150318471A1 (en) 2015-11-05
US20170125672A1 (en) 2017-05-04
JP6272235B2 (ja) 2018-01-31
CN104813469A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
JP6272235B2 (ja) 記憶素子および記憶装置
KR102514350B1 (ko) 스위치 소자 및 기억 장치
JP5732827B2 (ja) 記憶素子および記憶装置、並びに記憶装置の動作方法
CN107431069B (zh) 开关器件和存储装置
KR102297252B1 (ko) 스위치 소자 및 기억 장치
JP5630021B2 (ja) 記憶素子および記憶装置
JP2012199336A (ja) 記憶素子および記憶装置
JP5728919B2 (ja) 記憶素子および記憶装置
JP6050015B2 (ja) 記憶素子および記憶装置
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
JP5708930B2 (ja) 記憶素子およびその製造方法ならびに記憶装置
US10879312B2 (en) Memory device and memory unit
JP2012018964A (ja) 記憶素子およびその駆動方法、並びに記憶装置
JP6787785B2 (ja) スイッチ素子および記憶装置
JP2012186316A (ja) 記憶素子および記憶装置
JP2012064808A (ja) 記憶素子および記憶装置
JP6162931B2 (ja) 記憶素子および記憶装置
JP2010278275A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6272235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees