JP5730869B2 - 活性イオン界面領域を備えた不揮発性メモリ - Google Patents
活性イオン界面領域を備えた不揮発性メモリ Download PDFInfo
- Publication number
- JP5730869B2 JP5730869B2 JP2012520686A JP2012520686A JP5730869B2 JP 5730869 B2 JP5730869 B2 JP 5730869B2 JP 2012520686 A JP2012520686 A JP 2012520686A JP 2012520686 A JP2012520686 A JP 2012520686A JP 5730869 B2 JP5730869 B2 JP 5730869B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- tunnel
- memory cell
- tunnel barrier
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- -1 oxygen ions Chemical class 0.000 claims description 14
- 229910021645 metal ion Inorganic materials 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 9
- 239000007784 solid electrolyte Substances 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000011575 calcium Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 150000004772 tellurides Chemical class 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
背景
一般的にデータ記憶装置は、データを速く効率的に記憶および読み出すように動作する。記憶装置の中には、固体メモリセルの半導体アレイを利用してデータの個々のビットを記憶するものもある。そのようなメモリセルは、揮発性（たとえば、ＤＲＡＭ、ＳＲＡＭ）または不揮発性（ＲＲＡＭ（登録商標）、ＳＴＲＡＭ、フラッシュなど）であり得る。
一般的にデータ記憶装置は、データを速く効率的に記憶および読み出すように動作する。記憶装置の中には、固体メモリセルの半導体アレイを利用してデータの個々のビットを記憶するものもある。そのようなメモリセルは、揮発性（たとえば、ＤＲＡＭ、ＳＲＡＭ）または不揮発性（ＲＲＡＭ（登録商標）、ＳＴＲＡＭ、フラッシュなど）であり得る。
理解されるであろうように、揮発性メモリセルは、一般的に、装置に動作電力が供給され続けている間しかメモリに記憶されたデータを保持せず、不揮発性メモリセルは、一般的に、動作電力の印加がない場合でさえもメモリ中のデータ記憶を保持する。
これらのおよび他の種類のデータ記憶装置において、メモリセル形成の効率を、特にメモリセルからのデータの読出に関して高めることが望ましいことが多い。
概要
本発明のさまざまな実施例は、一般的に、プログラム可能なメタライゼーションセル（ＰＭＣ：Programmable Metallization Cell）構造を有するメモリセルなどの、しかしこれに限定されない不揮発性メモリセルおよびその使用方法に関する。
本発明のさまざまな実施例は、一般的に、プログラム可能なメタライゼーションセル（ＰＭＣ：Programmable Metallization Cell）構造を有するメモリセルなどの、しかしこれに限定されない不揮発性メモリセルおよびその使用方法に関する。
いくつかの実施例に従って、メモリセルは、導電領域と金属領域との間に配置されたトンネル領域を含み、トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含む。メモリセルを選択された抵抗状態へとプログラムする書込電流に応じた金属領域と導電領域との両方からのイオンの移動とともに高抵抗性膜が、活性界面領域の中に形成される。
他の実施例に従って、方法は、導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを含み、トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含み、この方法は、メモリセルを選択された抵抗状態へとプログラムする書込電流を印加することによる金属領域と導電領域との両方からのイオンの移動とともに高抵抗性膜を活性界面領域の中に形成するステップをさらに含む。
この発明のさまざまな実施例を特徴付けるこれらのおよび他の特徴および利点を、以下の詳細な記述および添付の図面に鑑みて理解することができる。
詳細な説明
図１は、この発明のさまざまな実施例に従って構築され動作されるデータ記憶装置１００の機能ブロック図である。データ記憶装置は、ＰＣＭＣＩＡカードまたはＵＳＢ式外部メモリ装置などの可搬性の不揮発性メモリ記憶装置を含むものとして企図される。しかしながら、装置１００のそのような特徴付けは、特定の実施例を例示するためのものに過ぎず、特許請求の主題を限定するものではないことが理解されるであろう。
図１は、この発明のさまざまな実施例に従って構築され動作されるデータ記憶装置１００の機能ブロック図である。データ記憶装置は、ＰＣＭＣＩＡカードまたはＵＳＢ式外部メモリ装置などの可搬性の不揮発性メモリ記憶装置を含むものとして企図される。しかしながら、装置１００のそのような特徴付けは、特定の実施例を例示するためのものに過ぎず、特許請求の主題を限定するものではないことが理解されるであろう。
装置１００の最上位の制御は、好適なコントローラ１０２によって実行され、このコントローラは、プログラム可能なまたはハードウェアベースのマイクロコントローラであってもよい。コントローラ１０２は、ホスト装置とコントローラインターフェイス（Ｉ／Ｆ）回路１０４を介して通信する。メモリ空間は、１０６に示されて、多数のメモリアレイ１０８（アレイ０−Ｎと示される）を含むが、所望に応じて単一のアレイを利用できることが理解されるであろう。各アレイ１０８は、選択された記憶容量の半導体メモリのブロックを含む。コントローラ１０２とメモリ空間１０６との間の通信は、Ｉ／Ｆ１０４を介して連係される。
限定するものではないが、任意の数のデータ記憶およびデータ転送プロトコルを利用することができ、たとえば、データを固定サイズのブロック（たとえば５１２バイトのユーザデータ＋ＥＣＣ、スペア、ヘッダ情報などのためのオーバヘッドバイト）の中に配置および記憶する論理ブロックアドレッシング（ＬＢＡ：Logical Block Addressing）などである。ホストコマンドは、ＬＢＡによって発行することができ、装置１００は、対応するＬＢＡからＰＢＡ（Physical Block Address：物理ブロックアドレス）への変換を実行して、データが記憶または読み出される関連付けられた場所を特定し、処理することができる。
図２には、この発明のさまざまな実施例に従って構築され動作されるメモリセル１１０の機能ブロック図が示されている。ユニットセル１１０は、スイッチング装置１１４と直列に接続された抵抗検出素子（ＲＳＥ：Resistive Sense Element）１１２を有する。スイッチング装置１１４は、図に示されるように、開位置時にユニットセル１１０の抵抗を激増させる働きをし、これにより電流の通過が効果的に防止される。対照的に、閉位置は、スイッチング装置１１４が電流を受け、その電流をユニットセル１１０を通過させることを可能にする。閉じたスイッチング装置１１４は、電流がＲＳＥ１１２を多方向に通過することも可能にする。
ＥＥＰＲＯＭおよびフラッシュなどの他の種類の不揮発性メモリセルに対するＲＳＥセルの利点には、セル構造にフローティングゲートが設けられていないことが含まれる。新しいデータを既存のセルのセットに書込む前に、消去動作を行う必要がない。それどころか、ＲＳＥセルに個々にアクセスし、書込んで、そのＲＳＥセルの既存の状態に関わらず任意の所望の論理状態（たとえば「０」または「１」）にすることができる。また、読出および書込に必要な電力消費量が実質的に減少され、読出および書込時間を著しく速くすることができ、書込／消去サイクル寿命が限られている消去可能なセルと比較すると、疲労劣化は実質的に認められない。
しかしながら、抵抗検出素子１１２の構造には、不完全なプログラミングなどの不利点がある恐れがある。たとえば、膜の形成を用いて、ＲＳＥ１１２をプログラムすることができるが、時間の経過につれて、プログラミングサイクル後に膜の残余量が残り、次第に恒久的に染み付いてしまう恐れがある。したがって、このように、完全に可逆性の抵抗状態プログラミングが無いことにより、論理状態決定におけるプログラミング電流およびエラーの増加が引起こされる恐れがある。
したがって、さまざまな実施例は、一般的に、先行技術のこれらのおよび他の制約を克服する改良されたメモリセル構成に向けられている。以下に説明するように、メモリセルには、金属領域および導電領域からのイオンの移動とともに高抵抗性膜を形成することによって完全に可逆性のプログラミングをもたらすように構成された活性界面領域が設けられている。膜の形成を、セルのそれぞれのプログラムされた状態を完全にかつ繰返し可能に設定および再設定することを可能にする予め定められた場所に隔離することができる。よって、性能面での長期劣化なしに多量のデータをセルに繰返し書込むことができる。
図３に関して、一般的に描かれるように、データをそれぞれのメモリセル１１０に書込むことができる。書込電源１１６は、（電流、電圧、磁化などの形態などの）必要な入力を印加して、メモリセル１１０を所望の状態へと構成する。図３は、ビット書込動作の代表的な例示に過ぎないことが理解される。書込電源１１６、メモリセル１１０、および基準ノード１１８の構成を好適に操作して、各セルへの選択された論理状態の書込を可能にすることができる。
以下に説明するように、実施例の中には、メモリセル１１０が修正されたＲＲＡＭ（登録商標）構成を取るものもあり、その場合、書込電源１１６は、接地などの好適な基準ノード１１８にメモリセル１１０を通じて接続された電流ドライバとして特徴付けられる。書込電源１１６は、メモリセル１１０中の材料を通って動くことによって電力の流れを提供する。
セル１１０は、比較的低い抵抗（ＲL）が比較的高い抵抗（ＲH）かのいずれかを取ってもよい。限定するものではないが、例示的なＲL値は、約１０００オーム（Ω）程度の範囲内であってもよく、一方、例示的なＲH値は、約２０００Ω程度の範囲内であってもよい。他の抵抗メモリ種類構成（たとえばＲＲＡＭ（登録商標））は、好適な電圧または他の入力を供給されるが、大幅に広い範囲の抵抗値（ＲL〜１００ΩおよびＲH〜１０ＭΩ）を提供する。これらの値は、後続の書込動作によって状態が変更されるときまでそれぞれのセルによって保持される。限定するものではないが、本例においては、高抵抗値（ＲH）は、セル１２４による論理１の記憶を示し、低抵抗値（ＲL）は、論理０の記憶を示すことが企図される。
各セル１１０によって記憶された論理ビット値は、図４に例示されるやり方などで決定することができる。読出電源１２０は、適切な入力（たとえば選択された読出電圧）をメモリセル１１０に印加する。セル１１０を通って流れる読出電流ＩRの量は、セルの抵抗（それぞれＲLまたはＲH）の関数であるだろう。メモリセルを通した電圧降下（電圧ＶMC）は、経路１１２を介して比較器１２４の正（＋）入力によって検出される。好適な基準（電圧基準ＶREFなど）が比較器１２４の負（−）入力へ基準源１２６から供給される。
メモリセル１１０を通した電圧降下ＶMCがセルの基準がＲLに設定されるとＶREFよりも低く、セルの抵抗がＲHに設定されるとＶREFよりも高くなるように、電圧基準ＶREFをさまざまな実施例から選択することができる。このようにして、比較器１２４の出力電圧レベルは、メモリセル１１０によって記憶された論理ビット値（０または１）を示す。
図５には、この発明のさまざまな実施例に従って構築された例示的な抵抗検出素子１３０が例示されている。抵抗検出素子１３０は、導電領域１３４と金属領域１３６との間に配置されたトンネル領域１３２を含み得る。実施例の中にはトンネル領域１３２が第１のトンネル障壁１４０と第２のトンネル障壁１４２との間に配置された活性界面領域１３８を有するものもある。さらに、第１の電極１４４は、金属領域１３６に結合されており、第２の電極１４６は、導電領域１３４に結合されている。
なお、抵抗検出素子１３０のさまざまな構成要素の向きは限定されない。たとえば、導電領域１３４を、第１の電極および第１のトンネル障壁に隣接して位置決めすることができる。同様に、さまざまな構成要素が多数の異なる材料および物理的構成であり得るため、抵抗検出素子１３０の組成は、制約されない。別の例において、活性界面領域１３８は、第１および第２のトンネル障壁１４０および１４２の界面に隔離される。そのような構成は、高抵抗性膜をその中に隔離することができる活性界面領域を自然と形成することができる。
この発明のさまざまな実施例において、トンネル領域１３２は、第１のトンネル障壁のための金属イオン固体電解質と第２のトンネル障壁のための酸素イオン固体電解質とで構築されたプログラム可能なメタライゼーションセル（ＰＭＣ）を含む。さまざまな材料を、イットリア安定化ジルコニア（ＹＳＺ）、酸化チタン（ＴｉＯ2）、酸化ケイ素（ＳｉＯ2）、酸化タングステン（ＷＯ3）、さまざまな金属硫化物、およびさまざまな金属テルル化物を含めて、しかしこれに限定されない固体電解質材料として構築することができることが理解される。同様に、活性界面領域も、電解質特性を本来的にかまたはドーピング処理の結果としてかのいずれかで有するさまざまな固体材料で構築することができる。
加えて、導電領域１３４のあり得る１つの構成は、当業者にはＰＣＭＯとしても知られている、プラセオジウム（Ｐｒ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、および酸素（Ｏ）からなる複合材料としての構成である。導電性複合材料ＰＣＭＯを利用して、酸素イオンを活性界面１３８に与えることができる。対照的に、金属領域１３６は、これに限定されないがアルカリ土類金属および高融点金属などの任意の数の金属を含むことができる。
図６および図７に、図５の抵抗検出素子１３０の例示的な動作を示す。抵抗検出素子１３０は、図２のメモリセル１１０などのメモリセルの向きに構成され、スイッチング装置１４８と直列に接続されて示されている。スイッチング装置１４８が作動されると、書込電流１５０は、ソース線（ＳＬ）から抵抗検出素子１３０を通ってビット線（ＢＬ）まで流れることができる。この発明のさまざまな実施例において、抵抗検出素子１３０を第１の方向に通過する書込電流１５０の存在は、導電領域１３４と金属領域１３６との両方から活性界面領域１３８へのイオン１５２および１５４の移動に対応する。
さらに、実施例の中には、導電領域１３６からの酸素イオン１５２のみが第２のトンネル障壁を通って移動し、金属領域１３６からの金属イオン１５４のみが第１のトンネル障壁１４０を通って移動するものもある。金属領域１３６および導電領域１３４からのイオン移動は同時に起こり得るが、そのような同時移動は、この発明に必要なものではない。非類似のイオンが活性界面領域１３８まで移動する結果、第１および第２のトンネル障壁１４０および１４２の抵抗性領域１５６および１５８に高抵抗性膜が生成することができる。
なお、高抵抗性膜は、さまざまな態様で生成し得る。すなわち、高抵抗性膜は、一方または両方のトンネル障壁を活性界面領域１３８から完全に分離する単一の連続する層として生成することができ、または高抵抗性膜は、１つまたは多くの独立した不連続な島部として抵抗性領域１５６および１５８の中に生成し得る。ともかく、抵抗性領域１５６および１５８の中に予め定められた量の高抵抗性膜が存在することにより、抵抗検出素子１３０の全体抵抗を低抵抗状態から高抵抗状態へと切換えることができる。
逆に、図７に示されるように、如何なる高抵抗膜であっても、書込電流１６０が抵抗検出素子１３０を第１の書込電流方向と対向する第２の方向に通過すると分解する。実施例の中には、書込電流１６０の流れが、抵抗性領域１５６および１５８ならびに活性界面領域１３８の中に存在する金属イオン１６２と酸素イオン１６４とを電磁的に分離させるものもある。そのような分離は、第１のトンネル障壁１４０および第２のトンネル障壁１４２を通り、それぞれの導電領域１３４および金属領域１３６までのイオンの移動として特徴付けることができる。すなわち、書込電流１６０の第２の方向への抵抗検出素子１３０を通る流れは、トンネル領域１３２に存在するイオンがそのそれぞれのイオン源、導電領域１３４および金属領域１３６まで移動することを誘起する。
たとえば、書込電流１５０が流れる間、導電領域１３４から活性界面領域１３８へと生成され移動する図６に示される酸素イオンは、図７に示される書込電流１６０の流れによって導電領域１３４まで戻るよう誘起される。さまざまな量のイオンの移動をさまざまな書込電流パルス幅および強度で達成することができるが、書込電流１６０は、すべての金属イオン１６２および酸素イオン１６４をトンネル領域１３２から完全に移動させることができる。よって、トンネル領域１３２に残り、論理状態の読出時にともすればエラーを誘起する残余高抵抗膜なしに、抵抗検出素子１３０を低抵抗状態に繰返しプログラムするように、書込電流１６０を設定することができる。
明確にすると、書込電流１５０によって誘起された金属イオンおよび酸素イオンのイオン移動を書込電流１６０によって完全に反転させることができる。しかしながら、書込電流１６０がソース線からビット線へ流れる間に書込電流１５０がビット線からソース線へと流れ得るので、書込電流の特定の方向は限定的なものではない。さらに、酸化還元反応が書込電流１６０によって誘起されて、トンネル領域１３２からのイオンの完全な逆移動およびいかなる高抵抗性膜の分解も可能にすることができることが理解される。
したがって、非類似のソースからの非類似のイオンの組合せによって、高抵抗性膜を活性界面領域に形成することができる。そのような組合せは、金属酸化物などの高抵抗性膜を抵抗性領域１５６および１５８のうち一方または両方に同時にまたは連続して形成することができる。なお、高抵抗性膜は安定しており、連続的な電力またはリフレッシングの存在を必要としない。したがって、そのような不揮発性特性およびプログラミング性を、図３および図４に示す回路などのさまざまな電気回路によって、論理状態および機能しているメモリへと変換することができることが理解される。
抵抗検出素子１３０の例示的な動作において、導電領域１３４と活性界面領域１３８との間に配置されたトンネル障壁には、酸素イオンの移動のみが起こり、金属領域１３６と活性界面領域１３８との間に配置されたトンネル障壁には、金属イオンの移動のみが起こる。他の実施例において、正バイアスを電極１８０または１８２に印加して、図６および図７に示されるようにイオンの移動を誘起することができる。イオンがそれぞれ導電領域１３４および金属領域１３６から移動すると、トンネル障壁を通ってのイオンの拡散に応じて抵抗性領域１５６および１５８の一方または両方の中に高抵抗性膜が生成することができる。
図８および図９には、この発明のさまざまな実施例に従って構築され動作される抵抗検出素子１７０が一般的に例示されている。抵抗検出素子１７０は、金属領域１７４と導電領域１７６との間に配置されたトンネル領域１７２を含むことができる。抵抗検出素子１７０は、たとえば図５から図７の抵抗検出素子１３０など、非類似の第１および第２のトンネル障壁をトンネル領域１７２の中に備えて構成することができるものの、第１および第２のトンネル障壁は、活性界面領域１７８と同じ材料を含むことができる。よって、単一活性界面領域１７８は、トンネル領域１７２の全体を規定することができる。
さらに、第１の電極１８０を、金属領域１７４に結合することができ、第２の電極１８２は、導電領域１７６に隣接して接続されている。しかしながら、電極は所望に応じて、さまざまな異なる材料からなり得、抵抗検出素子１７０のさまざまな部分に接続され得るので、そのような向きおよび構成は、限定するものではない。たとえば、第１の電極１８０は、第１の材料であって導電領域１７６に隣接して接続され得、第２の電極１８３は、第２の材料であって金属領域１７４に隣接して結合される。
抵抗検出素子１７０の動作は、図５から図７の抵抗検出素子１３０を不揮発性およびプログラミング性などの多くの点で真似ることができる。しかしながら、高抵抗性膜は、トンネル領域１７２の外側に抵抗検出素子１７０の中に生成する。すなわち、導電領域１７６および金属領域１７４からのイオンは、対向する方向に移動し、活性界面領域１７８の中で相互作用するが、金属酸化物などの高抵抗性膜をトンネル領域１７２の外側に位置する抵抗性領域１８８および１９０の中に形成する。
抵抗検出素子１３０と１７０との間には多くの動作類似点が存在可能であることが理解される。図９に示されるように、書込電流１９２の存在は、金属イオン１８６の金属領域１７４から活性界面領域１７８への移動を誘起することができる。そのような移動は、抵抗検出素子１７０の全体抵抗を高抵抗状態に変化させることができる１つまたは多くの高抵抗性膜を形成することができる。加えて、書込電流１９２の方向と対向する方向の書込電流は、如何なる高抵抗性膜も完全に分解させ、金属イオン１８６および酸素イオン１８４を抵抗性領域１８８および１９０から離れるように移動させることができる。
抵抗検出素子１７０をこれに限定されないがＰＣＭＯ、固体電解質、および高融点金属などの抵抗検出素子１３０の材料と類似する多数の異なる材料から構成することができることがさらに理解される。さらに、抵抗検出素子１７０のさまざまな構成要素の向きは、図８から図９に示される構成によって制約されず、所望に応じて修正されて、高抵抗性膜を形成し、さまざまな抵抗状態をプログラムすることができる。
抵抗検出素子１３０および１７０のさまざまな動作機能のうち１つは、図１０に一般的に例示されるメモリセルのアレイ２００にある。示されるように、複数のメモリセル２０２を行と列とに配置し、ビット線２０４とソース線２０６との間に接続することができる。加えて、各メモリセル２０２をワード線２０８を通じて選択的に作動させることができる。アレイの動作は、実施例によっては、ビット線ドライバ２１０とソース線ドライバ２１２とからなる構成と、ワード線ドライバ２１４による予め定められた数のメモリセル２０２の作動とによって実行される。
アレイ２００のために、各線ドライバの多数のさまざまな構成が可能であることが理解される。すなわち、単一の線ドライバを用いてすべてのビット線、ソース線、およびワード線を動作させることができるのと全く同様に、各ビット線２０４、ソース線２０６、およびワード線２０８につき１つの線ドライバを利用することができる。さらに、当業者は、ビット線２０４、ソース線２０６、およびワード線２０８の向きは限定されないことを理解できる。たとえば、ソース線２０６とビット線２０４とは、互いに直交する関係であるよう構成することができ、ワード線２０８は、ビット線２０４に平行に位置決めされる。
図１１は、この発明のさまざまな実施例に従って実行される例示的なデータ書込ルーチン３００のフローチャートである。まず、導電領域と金属領域との間に配置されたトンネル領域を有する不揮発性抵抗検出素子をステップ３０２で用意する。実施例の中には、トンネル領域が第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を備えて構成されているものもある。ステップ３０４は、金属領域と導電領域との両方からのイオンの移動によって高抵抗性膜を活性界面領域に形成することを伴う。
ステップ３０４での高抵抗性膜の形成とともに、抵抗状態および抵抗検出素子の対応する論理状態は低抵抗から高抵抗に変化することができる。そのような論理状態は、ステップ３０６において書込電流よりも大きさが小さい読出電流で測定され、決定される。抵抗検出素子を通る第１の流れの方向を有する書込電流を用いて、イオンの移動および高抵抗性膜の形成を誘起することが予期される。
逆に、ステップ３０８において、第２の流れの方向を有する書込電流を用いて、高抵抗性膜を分解し、イオンをトンネル領域からそれぞれの金属領域および導電領域まで完全に移動させる。その結果、抵抗検出素子は、低抵抗に対応する初期構成に戻る。
当業者は理解可能であるように、本明細書中に例示されるさまざまな実施例は、イオンの移動による高抵抗性膜の完全に可逆性の形成により、メモリセル効率と複雑性との両方における利点をもたらす。金属領域および導電領域からトンネル障壁を通ってのイオンの移動を調整することにより、メモリセルを意図せずにプログラミングすることを効果的になくすことによって、高性能化がさらにもたらされる。その上、磁性耐性などのさまざまな製造方法に関連する複雑性を低減することによって製造精度を大きく改善することができる。しかしながら、本明細書中で述べたさまざまな実施例には、可能な用途が多数あり、特定の電子媒体の分野または特定のデータ記憶装置に限定されないことが理解されるであろう。
前述の説明において、この発明のさまざまな実施例の構造および機能の詳細とともにこの発明のさまざまな実施例の多数の特徴および利点が述べられたが、この詳細な説明は、例示的なものに過ぎず、この発明の原理の範囲内で添付の特許請求の範囲を表現する語句の広い一般的な意味によって示される最大限の範囲まで、細部、特に部品の構造および配置という点において変更が行なわれてもよいことが理解されるべきである。
Claims (13)
- 導電領域と金属領域との間に配置されたトンネル領域を備えた不揮発性メモリセルであって、前記トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含み、前記メモリセルを選択された抵抗状態へとプログラムする書込電流の印加に応じた前記金属領域と前記導電領域との両方からのイオンの移動とともに高抵抗性膜が前記活性界面領域に隣接して形成される、メモリセル。
- 金属イオンのみが前記第１のトンネル障壁を通過し、酸素イオンのみが前記第２のトンネル障壁を通過する、請求項１に記載のメモリセル。
- 不揮発性メモリセルであって、
導電領域と金属領域との間に配置されたトンネル領域を備え、前記トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含み、
活性界面領域に隣接してかつ前記第１および第２のトンネル障壁の中に生成する金属酸化物を有する高抵抗性膜が、前記メモリセルを選択された抵抗状態へとプログラムする書込電流の印加に応じて、前記活性界面領域に隣接して形成される、不揮発性メモリセル。 - 前記トンネル領域は、プログラム可能なメタライゼーションセル（ＰＭＣ）を含み、前記ＰＭＣでは、第１のトンネル障壁は、金属イオンを伝導する固体電解質材料を含み、第２のトンネル障壁は、酸素イオンを伝導する固体電解質材料を含む、請求項１から３のいずれか１項に記載のメモリセル。
- 前記第１および第２のトンネル障壁は、前記活性界面領域と同じ材料を含む、請求項１から４のいずれか１項に記載のメモリセル。
- 前記高抵抗性膜は、前記書込電流として第１の方向の第１の電流を前記トンネル領域を通過させることによって形成され、前記高抵抗性膜は、第２の方向の第２の電流を前記トンネル領域を通過させることによって完全に消散される、請求項１から５のいずれか１項に記載のメモリセル。
- 導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを備えた方法であって、前記トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含み、前記方法は、前記メモリセルを選択された抵抗状態へとプログラムする書込電流を印加することによる前記金属領域と前記導電領域との両方からのイオンの移動とともに高抵抗性膜を前記活性界面領域に隣接して形成するステップをさらに備える、方法。
- 金属イオンのみが前記第１のトンネル障壁を通過し、酸素イオンのみが前記第２のトンネル障壁を通過する、請求項７に記載の方法。
- 導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを備えた方法であって、
前記トンネル領域は、第１のトンネル障壁と第２のトンネル障壁との間に配置された活性界面領域を含み、前記方法は、書込電流を印加して、前記メモリセルを選択された抵抗状態へとプログラムすることによって、活性界面領域に隣接してかつ前記第１および第２のトンネル障壁の中に生成する金属酸化物を有する高抵抗性膜を形成するステップを備える、方法。 - 前記トンネル領域は、プログラム可能なメタライゼーションセル（ＰＭＣ）を含み、前記ＰＭＣでは、第１のトンネル障壁は、金属イオンを伝導する固体電解質材料を含み、第２のトンネル障壁は、酸素イオンを伝導する固体電解質材料を含む、請求項７から９のいずれか１項に記載の方法。
- 前記第１および第２のトンネル障壁は、前記活性界面領域と同じ材料を含む、請求項７から１０のいずれか１項に記載の方法。
- 前記高抵抗性膜は、前記書込電流として第１の方向の第１の電流を前記トンネル領域を通過させることによって形成され、前記高抵抗性膜は、第２の方向の第２の電流を前記トンネル領域を通過させることによって完全に消散される、請求項７から１１のいずれか１項に記載の方法。
- 請求項１に記載のメモリセルを含むアレイと、
コントローラと、
前記アレイと前記コントローラとの間の通信のためのインターフェイス回路とを備える、データ記憶装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/501,689 | 2009-07-13 | ||
| US12/501,689 US8421048B2 (en) | 2009-07-13 | 2009-07-13 | Non-volatile memory with active ionic interface region |
| PCT/US2010/041554 WO2011008653A1 (en) | 2009-07-13 | 2010-07-09 | Non-volatile memory with active ionic interface region |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012533194A JP2012533194A (ja) | 2012-12-20 |
| JP2012533194A5 JP2012533194A5 (ja) | 2013-04-18 |
| JP5730869B2 true JP5730869B2 (ja) | 2015-06-10 |
Family
ID=42767958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012520686A Expired - Fee Related JP5730869B2 (ja) | 2009-07-13 | 2010-07-09 | 活性イオン界面領域を備えた不揮発性メモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8421048B2 (ja) |
| JP (1) | JP5730869B2 (ja) |
| KR (1) | KR101323779B1 (ja) |
| CN (1) | CN102473455B (ja) |
| WO (1) | WO2011008653A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008024078A1 (de) * | 2008-05-17 | 2009-12-17 | Forschungszentrum Jülich GmbH | Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher |
| US9142767B2 (en) | 2011-09-16 | 2015-09-22 | Micron Technology, Inc. | Resistive memory cell including integrated select device and storage element |
| US8780607B2 (en) | 2011-09-16 | 2014-07-15 | Micron Technology, Inc. | Select devices for memory cell applications |
| US9349445B2 (en) | 2011-09-16 | 2016-05-24 | Micron Technology, Inc. | Select devices for memory cell applications |
| US9112138B2 (en) | 2012-06-14 | 2015-08-18 | Micron Technology, Inc. | Methods of forming resistive memory elements |
| US9178143B2 (en) * | 2013-07-29 | 2015-11-03 | Industrial Technology Research Institute | Resistive memory structure |
| WO2017171823A1 (en) | 2016-03-31 | 2017-10-05 | Intel Corporation | Multilayer selector device with low holding voltage |
| WO2017171821A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Programmable metallization cell with alloy layer |
| KR20220099061A (ko) | 2021-01-05 | 2022-07-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US7538338B2 (en) * | 2004-09-03 | 2009-05-26 | Unity Semiconductor Corporation | Memory using variable tunnel barrier widths |
| US20060171200A1 (en) * | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
| CN101454920B (zh) * | 2006-03-30 | 2010-12-22 | 日本电气株式会社 | 开关元件及开关元件的制造方法 |
| US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
| JP5092355B2 (ja) * | 2006-10-31 | 2012-12-05 | ソニー株式会社 | 記憶装置 |
| US7619917B2 (en) * | 2006-11-28 | 2009-11-17 | Qimonda North America Corp. | Memory cell with trigger element |
| DE102008024078A1 (de) * | 2008-05-17 | 2009-12-17 | Forschungszentrum Jülich GmbH | Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher |
-
2009
- 2009-07-13 US US12/501,689 patent/US8421048B2/en active Active
-
2010
- 2010-07-09 JP JP2012520686A patent/JP5730869B2/ja not_active Expired - Fee Related
- 2010-07-09 WO PCT/US2010/041554 patent/WO2011008653A1/en active Application Filing
- 2010-07-09 CN CN201080032408.7A patent/CN102473455B/zh not_active Expired - Fee Related
- 2010-07-09 KR KR1020127003814A patent/KR101323779B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101323779B1 (ko) | 2013-10-31 |
| CN102473455A (zh) | 2012-05-23 |
| JP2012533194A (ja) | 2012-12-20 |
| US8421048B2 (en) | 2013-04-16 |
| WO2011008653A1 (en) | 2011-01-20 |
| KR20120037482A (ko) | 2012-04-19 |
| US20110007544A1 (en) | 2011-01-13 |
| CN102473455B (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5730869B2 (ja) | 活性イオン界面領域を備えた不揮発性メモリ | |
| US7881094B2 (en) | Voltage reference generation for resistive sense memory cells | |
| US7852665B2 (en) | Memory cell with proportional current self-reference sensing | |
| JP6714512B2 (ja) | ２ターミナルメモリーのためのセレクター素子 | |
| US9837149B2 (en) | Low read current architecture for memory | |
| US7701748B2 (en) | Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same | |
| US8289786B2 (en) | Data storage using read-mask-write operation | |
| US9601194B2 (en) | NAND array comprising parallel transistor and two-terminal switching device | |
| US7830693B2 (en) | NAND based resistive sense memory cell architecture | |
| US20090190409A1 (en) | Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module | |
| US20220223212A1 (en) | Multi-state programming of memory cells | |
| JP2010225221A (ja) | 半導体記憶装置 | |
| US8098507B2 (en) | Hierarchical cross-point array of non-volatile memory | |
| US8451647B2 (en) | Resistance control method for nonvolatile variable resistive element | |
| EP1883929A1 (en) | Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices | |
| CN114902334A (zh) | 存储器单元的三态编程 | |
| KR20150035788A (ko) | 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법 | |
| JPWO2007074504A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| US20100108975A1 (en) | Non-volatile memory cell formation | |
| US10490276B2 (en) | Non-volatile storage device and driving method | |
| US8363450B2 (en) | Hierarchical cross-point array of non-volatile memory | |
| US8949567B2 (en) | Cross-point resistive-based memory architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141028 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141205 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5730869 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |