JP5730869B2 - 活性イオン界面領域を備えた不揮発性メモリ - Google Patents

活性イオン界面領域を備えた不揮発性メモリ Download PDF

Info

Publication number
JP5730869B2
JP5730869B2 JP2012520686A JP2012520686A JP5730869B2 JP 5730869 B2 JP5730869 B2 JP 5730869B2 JP 2012520686 A JP2012520686 A JP 2012520686A JP 2012520686 A JP2012520686 A JP 2012520686A JP 5730869 B2 JP5730869 B2 JP 5730869B2
Authority
JP
Japan
Prior art keywords
region
tunnel
memory cell
tunnel barrier
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012520686A
Other languages
English (en)
Other versions
JP2012533194A (ja
JP2012533194A5 (ja
Inventor
バイスヤナタン,ベヌゴーパラン
ジーゲルト,マルクス
ティエン,ウェイ
バラクリシュナン,ムラリクリシュナン
ジン,インシク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2012533194A publication Critical patent/JP2012533194A/ja
Publication of JP2012533194A5 publication Critical patent/JP2012533194A5/ja
Application granted granted Critical
Publication of JP5730869B2 publication Critical patent/JP5730869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/34Material includes an oxide or a nitride
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/54Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/55Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

背景
一般的にデータ記憶装置は、データを速く効率的に記憶および読み出すように動作する。記憶装置の中には、固体メモリセルの半導体アレイを利用してデータの個々のビットを記憶するものもある。そのようなメモリセルは、揮発性(たとえば、DRAM、SRAM)または不揮発性(RRAM(登録商標)、STRAM、フラッシュなど)であり得る。
理解されるであろうように、揮発性メモリセルは、一般的に、装置に動作電力が供給され続けている間しかメモリに記憶されたデータを保持せず、不揮発性メモリセルは、一般的に、動作電力の印加がない場合でさえもメモリ中のデータ記憶を保持する。
これらのおよび他の種類のデータ記憶装置において、メモリセル形成の効率を、特にメモリセルからのデータの読出に関して高めることが望ましいことが多い。
概要
本発明のさまざまな実施例は、一般的に、プログラム可能なメタライゼーションセル(PMC:Programmable Metallization Cell)構造を有するメモリセルなどの、しかしこれに限定されない不揮発性メモリセルおよびその使用方法に関する。
いくつかの実施例に従って、メモリセルは、導電領域と金属領域との間に配置されたトンネル領域を含み、トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含む。メモリセルを選択された抵抗状態へとプログラムする書込電流に応じた金属領域と導電領域との両方からのイオンの移動とともに高抵抗性膜が、活性界面領域の中に形成される。
他の実施例に従って、方法は、導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを含み、トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含み、この方法は、メモリセルを選択された抵抗状態へとプログラムする書込電流を印加することによる金属領域と導電領域との両方からのイオンの移動とともに高抵抗性膜を活性界面領域の中に形成するステップをさらに含む。
この発明のさまざまな実施例を特徴付けるこれらのおよび他の特徴および利点を、以下の詳細な記述および添付の図面に鑑みて理解することができる。
この発明のさまざまな実施例に従って構築され動作される例示的なデータ記憶装置の機能を一般化して表す図である。 図1のメモリアレイにおいて使用可能な例示的なメモリセルを示す図である。 データがメモリアレイのメモリセルにどのように書込まれるかを一般的に例示する図である。 データが図3のメモリセルからどのように読出されるかを一般的に例示する図である。 この発明のさまざまな実施例に従って構築された例示的な抵抗検出素子を示す図である。 図5の抵抗検出素子の例示的な動作を示す図である。 図5の抵抗検出素子の例示的な動作を示す図である。 この発明のさまざまな実施例に従って構築された例示的な抵抗検出素子を例示する図である。 図7の抵抗検出素子の例示的な動作を示す図である。 この発明のさまざまな実施例に従って動作されるメモリセルのアレイを示す図である。 この発明のさまざまな実施例に従って実行される例示的なデータ書込ルーチンのフローチャートである。
詳細な説明
図1は、この発明のさまざまな実施例に従って構築され動作されるデータ記憶装置100の機能ブロック図である。データ記憶装置は、PCMCIAカードまたはUSB式外部メモリ装置などの可搬性の不揮発性メモリ記憶装置を含むものとして企図される。しかしながら、装置100のそのような特徴付けは、特定の実施例を例示するためのものに過ぎず、特許請求の主題を限定するものではないことが理解されるであろう。
装置100の最上位の制御は、好適なコントローラ102によって実行され、このコントローラは、プログラム可能なまたはハードウェアベースのマイクロコントローラであってもよい。コントローラ102は、ホスト装置とコントローラインターフェイス(I/F)回路104を介して通信する。メモリ空間は、106に示されて、多数のメモリアレイ108(アレイ0−Nと示される)を含むが、所望に応じて単一のアレイを利用できることが理解されるであろう。各アレイ108は、選択された記憶容量の半導体メモリのブロックを含む。コントローラ102とメモリ空間106との間の通信は、I/F104を介して連係される。
限定するものではないが、任意の数のデータ記憶およびデータ転送プロトコルを利用することができ、たとえば、データを固定サイズのブロック(たとえば512バイトのユーザデータ+ECC、スペア、ヘッダ情報などのためのオーバヘッドバイト)の中に配置および記憶する論理ブロックアドレッシング(LBA:Logical Block Addressing)などである。ホストコマンドは、LBAによって発行することができ、装置100は、対応するLBAからPBA(Physical Block Address:物理ブロックアドレス)への変換を実行して、データが記憶または読み出される関連付けられた場所を特定し、処理することができる。
図2には、この発明のさまざまな実施例に従って構築され動作されるメモリセル110の機能ブロック図が示されている。ユニットセル110は、スイッチング装置114と直列に接続された抵抗検出素子(RSE:Resistive Sense Element)112を有する。スイッチング装置114は、図に示されるように、開位置時にユニットセル110の抵抗を激増させる働きをし、これにより電流の通過が効果的に防止される。対照的に、閉位置は、スイッチング装置114が電流を受け、その電流をユニットセル110を通過させることを可能にする。閉じたスイッチング装置114は、電流がRSE112を多方向に通過することも可能にする。
EEPROMおよびフラッシュなどの他の種類の不揮発性メモリセルに対するRSEセルの利点には、セル構造にフローティングゲートが設けられていないことが含まれる。新しいデータを既存のセルのセットに書込む前に、消去動作を行う必要がない。それどころか、RSEセルに個々にアクセスし、書込んで、そのRSEセルの既存の状態に関わらず任意の所望の論理状態(たとえば「0」または「1」)にすることができる。また、読出および書込に必要な電力消費量が実質的に減少され、読出および書込時間を著しく速くすることができ、書込/消去サイクル寿命が限られている消去可能なセルと比較すると、疲労劣化は実質的に認められない。
しかしながら、抵抗検出素子112の構造には、不完全なプログラミングなどの不利点がある恐れがある。たとえば、膜の形成を用いて、RSE112をプログラムすることができるが、時間の経過につれて、プログラミングサイクル後に膜の残余量が残り、次第に恒久的に染み付いてしまう恐れがある。したがって、このように、完全に可逆性の抵抗状態プログラミングが無いことにより、論理状態決定におけるプログラミング電流およびエラーの増加が引起こされる恐れがある。
したがって、さまざまな実施例は、一般的に、先行技術のこれらのおよび他の制約を克服する改良されたメモリセル構成に向けられている。以下に説明するように、メモリセルには、金属領域および導電領域からのイオンの移動とともに高抵抗性膜を形成することによって完全に可逆性のプログラミングをもたらすように構成された活性界面領域が設けられている。膜の形成を、セルのそれぞれのプログラムされた状態を完全にかつ繰返し可能に設定および再設定することを可能にする予め定められた場所に隔離することができる。よって、性能面での長期劣化なしに多量のデータをセルに繰返し書込むことができる。
図3に関して、一般的に描かれるように、データをそれぞれのメモリセル110に書込むことができる。書込電源116は、(電流、電圧、磁化などの形態などの)必要な入力を印加して、メモリセル110を所望の状態へと構成する。図3は、ビット書込動作の代表的な例示に過ぎないことが理解される。書込電源116、メモリセル110、および基準ノード118の構成を好適に操作して、各セルへの選択された論理状態の書込を可能にすることができる。
以下に説明するように、実施例の中には、メモリセル110が修正されたRRAM(登録商標)構成を取るものもあり、その場合、書込電源116は、接地などの好適な基準ノード118にメモリセル110を通じて接続された電流ドライバとして特徴付けられる。書込電源116は、メモリセル110中の材料を通って動くことによって電力の流れを提供する。
セル110は、比較的低い抵抗(RL)が比較的高い抵抗(RH)かのいずれかを取ってもよい。限定するものではないが、例示的なRL値は、約1000オーム(Ω)程度の範囲内であってもよく、一方、例示的なRH値は、約2000Ω程度の範囲内であってもよい。他の抵抗メモリ種類構成(たとえばRRAM(登録商標))は、好適な電圧または他の入力を供給されるが、大幅に広い範囲の抵抗値(RL〜100ΩおよびRH〜10MΩ)を提供する。これらの値は、後続の書込動作によって状態が変更されるときまでそれぞれのセルによって保持される。限定するものではないが、本例においては、高抵抗値(RH)は、セル124による論理1の記憶を示し、低抵抗値(RL)は、論理0の記憶を示すことが企図される。
各セル110によって記憶された論理ビット値は、図4に例示されるやり方などで決定することができる。読出電源120は、適切な入力(たとえば選択された読出電圧)をメモリセル110に印加する。セル110を通って流れる読出電流IRの量は、セルの抵抗(それぞれRLまたはRH)の関数であるだろう。メモリセルを通した電圧降下(電圧VMC)は、経路112を介して比較器124の正(+)入力によって検出される。好適な基準(電圧基準VREFなど)が比較器124の負(−)入力へ基準源126から供給される。
メモリセル110を通した電圧降下VMCがセルの基準がRLに設定されるとVREFよりも低く、セルの抵抗がRHに設定されるとVREFよりも高くなるように、電圧基準VREFをさまざまな実施例から選択することができる。このようにして、比較器124の出力電圧レベルは、メモリセル110によって記憶された論理ビット値(0または1)を示す。
図5には、この発明のさまざまな実施例に従って構築された例示的な抵抗検出素子130が例示されている。抵抗検出素子130は、導電領域134と金属領域136との間に配置されたトンネル領域132を含み得る。実施例の中にはトンネル領域132が第1のトンネル障壁140と第2のトンネル障壁142との間に配置された活性界面領域138を有するものもある。さらに、第1の電極144は、金属領域136に結合されており、第2の電極146は、導電領域134に結合されている。
なお、抵抗検出素子130のさまざまな構成要素の向きは限定されない。たとえば、導電領域134を、第1の電極および第1のトンネル障壁に隣接して位置決めすることができる。同様に、さまざまな構成要素が多数の異なる材料および物理的構成であり得るため、抵抗検出素子130の組成は、制約されない。別の例において、活性界面領域138は、第1および第2のトンネル障壁140および142の界面に隔離される。そのような構成は、高抵抗性膜をその中に隔離することができる活性界面領域を自然と形成することができる。
この発明のさまざまな実施例において、トンネル領域132は、第1のトンネル障壁のための金属イオン固体電解質と第2のトンネル障壁のための酸素イオン固体電解質とで構築されたプログラム可能なメタライゼーションセル(PMC)を含む。さまざまな材料を、イットリア安定化ジルコニア(YSZ)、酸化チタン(TiO2)、酸化ケイ素(SiO2)、酸化タングステン(WO3)、さまざまな金属硫化物、およびさまざまな金属テルル化物を含めて、しかしこれに限定されない固体電解質材料として構築することができることが理解される。同様に、活性界面領域も、電解質特性を本来的にかまたはドーピング処理の結果としてかのいずれかで有するさまざまな固体材料で構築することができる。
加えて、導電領域134のあり得る1つの構成は、当業者にはPCMOとしても知られている、プラセオジウム(Pr)、カルシウム(Ca)、マンガン(Mn)、および酸素(O)からなる複合材料としての構成である。導電性複合材料PCMOを利用して、酸素イオンを活性界面138に与えることができる。対照的に、金属領域136は、これに限定されないがアルカリ土類金属および高融点金属などの任意の数の金属を含むことができる。
図6および図7に、図5の抵抗検出素子130の例示的な動作を示す。抵抗検出素子130は、図2のメモリセル110などのメモリセルの向きに構成され、スイッチング装置148と直列に接続されて示されている。スイッチング装置148が作動されると、書込電流150は、ソース線(SL)から抵抗検出素子130を通ってビット線(BL)まで流れることができる。この発明のさまざまな実施例において、抵抗検出素子130を第1の方向に通過する書込電流150の存在は、導電領域134と金属領域136との両方から活性界面領域138へのイオン152および154の移動に対応する。
さらに、実施例の中には、導電領域136からの酸素イオン152のみが第2のトンネル障壁を通って移動し、金属領域136からの金属イオン154のみが第1のトンネル障壁140を通って移動するものもある。金属領域136および導電領域134からのイオン移動は同時に起こり得るが、そのような同時移動は、この発明に必要なものではない。非類似のイオンが活性界面領域138まで移動する結果、第1および第2のトンネル障壁140および142の抵抗性領域156および158に高抵抗性膜が生成することができる。
なお、高抵抗性膜は、さまざまな態様で生成し得る。すなわち、高抵抗性膜は、一方または両方のトンネル障壁を活性界面領域138から完全に分離する単一の連続する層として生成することができ、または高抵抗性膜は、1つまたは多くの独立した不連続な島部として抵抗性領域156および158の中に生成し得る。ともかく、抵抗性領域156および158の中に予め定められた量の高抵抗性膜が存在することにより、抵抗検出素子130の全体抵抗を低抵抗状態から高抵抗状態へと切換えることができる。
逆に、図7に示されるように、如何なる高抵抗膜であっても、書込電流160が抵抗検出素子130を第1の書込電流方向と対向する第2の方向に通過すると分解する。実施例の中には、書込電流160の流れが、抵抗性領域156および158ならびに活性界面領域138の中に存在する金属イオン162と酸素イオン164とを電磁的に分離させるものもある。そのような分離は、第1のトンネル障壁140および第2のトンネル障壁142を通り、それぞれの導電領域134および金属領域136までのイオンの移動として特徴付けることができる。すなわち、書込電流160の第2の方向への抵抗検出素子130を通る流れは、トンネル領域132に存在するイオンがそのそれぞれのイオン源、導電領域134および金属領域136まで移動することを誘起する。
たとえば、書込電流150が流れる間、導電領域134から活性界面領域138へと生成され移動する図6に示される酸素イオンは、図7に示される書込電流160の流れによって導電領域134まで戻るよう誘起される。さまざまな量のイオンの移動をさまざまな書込電流パルス幅および強度で達成することができるが、書込電流160は、すべての金属イオン162および酸素イオン164をトンネル領域132から完全に移動させることができる。よって、トンネル領域132に残り、論理状態の読出時にともすればエラーを誘起する残余高抵抗膜なしに、抵抗検出素子130を低抵抗状態に繰返しプログラムするように、書込電流160を設定することができる。
明確にすると、書込電流150によって誘起された金属イオンおよび酸素イオンのイオン移動を書込電流160によって完全に反転させることができる。しかしながら、書込電流160がソース線からビット線へ流れる間に書込電流150がビット線からソース線へと流れ得るので、書込電流の特定の方向は限定的なものではない。さらに、酸化還元反応が書込電流160によって誘起されて、トンネル領域132からのイオンの完全な逆移動およびいかなる高抵抗性膜の分解も可能にすることができることが理解される。
したがって、非類似のソースからの非類似のイオンの組合せによって、高抵抗性膜を活性界面領域に形成することができる。そのような組合せは、金属酸化物などの高抵抗性膜を抵抗性領域156および158のうち一方または両方に同時にまたは連続して形成することができる。なお、高抵抗性膜は安定しており、連続的な電力またはリフレッシングの存在を必要としない。したがって、そのような不揮発性特性およびプログラミング性を、図3および図4に示す回路などのさまざまな電気回路によって、論理状態および機能しているメモリへと変換することができることが理解される。
抵抗検出素子130の例示的な動作において、導電領域134と活性界面領域138との間に配置されたトンネル障壁には、酸素イオンの移動のみが起こり、金属領域136と活性界面領域138との間に配置されたトンネル障壁には、金属イオンの移動のみが起こる。他の実施例において、正バイアスを電極180または182に印加して、図6および図7に示されるようにイオンの移動を誘起することができる。イオンがそれぞれ導電領域134および金属領域136から移動すると、トンネル障壁を通ってのイオンの拡散に応じて抵抗性領域156および158の一方または両方の中に高抵抗性膜が生成することができる。
図8および図9には、この発明のさまざまな実施例に従って構築され動作される抵抗検出素子170が一般的に例示されている。抵抗検出素子170は、金属領域174と導電領域176との間に配置されたトンネル領域172を含むことができる。抵抗検出素子170は、たとえば図5から図7の抵抗検出素子130など、非類似の第1および第2のトンネル障壁をトンネル領域172の中に備えて構成することができるものの、第1および第2のトンネル障壁は、活性界面領域178と同じ材料を含むことができる。よって、単一活性界面領域178は、トンネル領域172の全体を規定することができる。
さらに、第1の電極180を、金属領域174に結合することができ、第2の電極182は、導電領域176に隣接して接続されている。しかしながら、電極は所望に応じて、さまざまな異なる材料からなり得、抵抗検出素子170のさまざまな部分に接続され得るので、そのような向きおよび構成は、限定するものではない。たとえば、第1の電極180は、第1の材料であって導電領域176に隣接して接続され得、第2の電極183は、第2の材料であって金属領域174に隣接して結合される。
抵抗検出素子170の動作は、図5から図7の抵抗検出素子130を不揮発性およびプログラミング性などの多くの点で真似ることができる。しかしながら、高抵抗性膜は、トンネル領域172の外側に抵抗検出素子170の中に生成する。すなわち、導電領域176および金属領域174からのイオンは、対向する方向に移動し、活性界面領域178の中で相互作用するが、金属酸化物などの高抵抗性膜をトンネル領域172の外側に位置する抵抗性領域188および190の中に形成する。
抵抗検出素子130と170との間には多くの動作類似点が存在可能であることが理解される。図9に示されるように、書込電流192の存在は、金属イオン186の金属領域174から活性界面領域178への移動を誘起することができる。そのような移動は、抵抗検出素子170の全体抵抗を高抵抗状態に変化させることができる1つまたは多くの高抵抗性膜を形成することができる。加えて、書込電流192の方向と対向する方向の書込電流は、如何なる高抵抗性膜も完全に分解させ、金属イオン186および酸素イオン184を抵抗性領域188および190から離れるように移動させることができる。
抵抗検出素子170をこれに限定されないがPCMO、固体電解質、および高融点金属などの抵抗検出素子130の材料と類似する多数の異なる材料から構成することができることがさらに理解される。さらに、抵抗検出素子170のさまざまな構成要素の向きは、図8から図9に示される構成によって制約されず、所望に応じて修正されて、高抵抗性膜を形成し、さまざまな抵抗状態をプログラムすることができる。
抵抗検出素子130および170のさまざまな動作機能のうち1つは、図10に一般的に例示されるメモリセルのアレイ200にある。示されるように、複数のメモリセル202を行と列とに配置し、ビット線204とソース線206との間に接続することができる。加えて、各メモリセル202をワード線208を通じて選択的に作動させることができる。アレイの動作は、実施例によっては、ビット線ドライバ210とソース線ドライバ212とからなる構成と、ワード線ドライバ214による予め定められた数のメモリセル202の作動とによって実行される。
アレイ200のために、各線ドライバの多数のさまざまな構成が可能であることが理解される。すなわち、単一の線ドライバを用いてすべてのビット線、ソース線、およびワード線を動作させることができるのと全く同様に、各ビット線204、ソース線206、およびワード線208につき1つの線ドライバを利用することができる。さらに、当業者は、ビット線204、ソース線206、およびワード線208の向きは限定されないことを理解できる。たとえば、ソース線206とビット線204とは、互いに直交する関係であるよう構成することができ、ワード線208は、ビット線204に平行に位置決めされる。
図11は、この発明のさまざまな実施例に従って実行される例示的なデータ書込ルーチン300のフローチャートである。まず、導電領域と金属領域との間に配置されたトンネル領域を有する不揮発性抵抗検出素子をステップ302で用意する。実施例の中には、トンネル領域が第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を備えて構成されているものもある。ステップ304は、金属領域と導電領域との両方からのイオンの移動によって高抵抗性膜を活性界面領域に形成することを伴う。
ステップ304での高抵抗性膜の形成とともに、抵抗状態および抵抗検出素子の対応する論理状態は低抵抗から高抵抗に変化することができる。そのような論理状態は、ステップ306において書込電流よりも大きさが小さい読出電流で測定され、決定される。抵抗検出素子を通る第1の流れの方向を有する書込電流を用いて、イオンの移動および高抵抗性膜の形成を誘起することが予期される。
逆に、ステップ308において、第2の流れの方向を有する書込電流を用いて、高抵抗性膜を分解し、イオンをトンネル領域からそれぞれの金属領域および導電領域まで完全に移動させる。その結果、抵抗検出素子は、低抵抗に対応する初期構成に戻る。
当業者は理解可能であるように、本明細書中に例示されるさまざまな実施例は、イオンの移動による高抵抗性膜の完全に可逆性の形成により、メモリセル効率と複雑性との両方における利点をもたらす。金属領域および導電領域からトンネル障壁を通ってのイオンの移動を調整することにより、メモリセルを意図せずにプログラミングすることを効果的になくすことによって、高性能化がさらにもたらされる。その上、磁性耐性などのさまざまな製造方法に関連する複雑性を低減することによって製造精度を大きく改善することができる。しかしながら、本明細書中で述べたさまざまな実施例には、可能な用途が多数あり、特定の電子媒体の分野または特定のデータ記憶装置に限定されないことが理解されるであろう。
前述の説明において、この発明のさまざまな実施例の構造および機能の詳細とともにこの発明のさまざまな実施例の多数の特徴および利点が述べられたが、この詳細な説明は、例示的なものに過ぎず、この発明の原理の範囲内で添付の特許請求の範囲を表現する語句の広い一般的な意味によって示される最大限の範囲まで、細部、特に部品の構造および配置という点において変更が行なわれてもよいことが理解されるべきである。

Claims (13)

  1. 導電領域と金属領域との間に配置されたトンネル領域を備えた不揮発性メモリセルであって、前記トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含み、前記メモリセルを選択された抵抗状態へとプログラムする書込電流の印加に応じた前記金属領域と前記導電領域との両方からのイオンの移動とともに高抵抗性膜が前記活性界面領域に隣接して形成される、メモリセル。
  2. 金属イオンのみが前記第1のトンネル障壁を通過し、酸素イオンのみが前記第2のトンネル障壁を通過する、請求項1に記載のメモリセル。
  3. 不揮発性メモリセルであって、
    導電領域と金属領域との間に配置されたトンネル領域を備え、前記トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含み、
    活性界面領域に隣接してかつ前記第1および第2のトンネル障壁の中に生成する金属酸化物を有する高抵抗性膜が、前記メモリセルを選択された抵抗状態へとプログラムする書込電流の印加に応じて、前記活性界面領域に隣接して形成される、不揮発性メモリセル。
  4. 前記トンネル領域は、プログラム可能なメタライゼーションセル(PMC)を含み、前記PMCでは、第1のトンネル障壁は、金属イオンを伝導する固体電解質材料を含み、第2のトンネル障壁は、酸素イオンを伝導する固体電解質材料を含む、請求項1から3のいずれか1項に記載のメモリセル。
  5. 前記第1および第2のトンネル障壁は、前記活性界面領域と同じ材料を含む、請求項1から4のいずれか1項に記載のメモリセル。
  6. 前記高抵抗性膜は、前記書込電流として第1の方向の第1の電流を前記トンネル領域を通過させることによって形成され、前記高抵抗性膜は、第2の方向の第2の電流を前記トンネル領域を通過させることによって完全に消散される、請求項1から5のいずれか1項に記載のメモリセル。
  7. 導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを備えた方法であって、前記トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含み、前記方法は、前記メモリセルを選択された抵抗状態へとプログラムする書込電流を印加することによる前記金属領域と前記導電領域との両方からのイオンの移動とともに高抵抗性膜を前記活性界面領域に隣接して形成するステップをさらに備える、方法。
  8. 金属イオンのみが前記第1のトンネル障壁を通過し、酸素イオンのみが前記第2のトンネル障壁を通過する、請求項7に記載の方法。
  9. 導電領域と金属領域との間に配置されたトンネル領域を含む不揮発性メモリセルを用意するステップを備えた方法であって、
    前記トンネル領域は、第1のトンネル障壁と第2のトンネル障壁との間に配置された活性界面領域を含み、前記方法は、書込電流を印加して、前記メモリセルを選択された抵抗状態へとプログラムすることによって、活性界面領域に隣接してかつ前記第1および第2のトンネル障壁の中に生成する金属酸化物を有する高抵抗性膜を形成するステップを備える、方法。
  10. 前記トンネル領域は、プログラム可能なメタライゼーションセル(PMC)を含み、前記PMCでは、第1のトンネル障壁は、金属イオンを伝導する固体電解質材料を含み、第2のトンネル障壁は、酸素イオンを伝導する固体電解質材料を含む、請求項7から9のいずれか1項に記載の方法。
  11. 前記第1および第2のトンネル障壁は、前記活性界面領域と同じ材料を含む、請求項7から10のいずれか1項に記載の方法。
  12. 前記高抵抗性膜は、前記書込電流として第1の方向の第1の電流を前記トンネル領域を通過させることによって形成され、前記高抵抗性膜は、第2の方向の第2の電流を前記トンネル領域を通過させることによって完全に消散される、請求項7から11のいずれか1項に記載の方法。
  13. 請求項1に記載のメモリセルを含むアレイと、
    コントローラと、
    前記アレイと前記コントローラとの間の通信のためのインターフェイス回路とを備える、データ記憶装置。
JP2012520686A 2009-07-13 2010-07-09 活性イオン界面領域を備えた不揮発性メモリ Expired - Fee Related JP5730869B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/501,689 US8421048B2 (en) 2009-07-13 2009-07-13 Non-volatile memory with active ionic interface region
US12/501,689 2009-07-13
PCT/US2010/041554 WO2011008653A1 (en) 2009-07-13 2010-07-09 Non-volatile memory with active ionic interface region

Publications (3)

Publication Number Publication Date
JP2012533194A JP2012533194A (ja) 2012-12-20
JP2012533194A5 JP2012533194A5 (ja) 2013-04-18
JP5730869B2 true JP5730869B2 (ja) 2015-06-10

Family

ID=42767958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012520686A Expired - Fee Related JP5730869B2 (ja) 2009-07-13 2010-07-09 活性イオン界面領域を備えた不揮発性メモリ

Country Status (5)

Country Link
US (1) US8421048B2 (ja)
JP (1) JP5730869B2 (ja)
KR (1) KR101323779B1 (ja)
CN (1) CN102473455B (ja)
WO (1) WO2011008653A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024078A1 (de) * 2008-05-17 2009-12-17 Forschungszentrum Jülich GmbH Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher
US8780607B2 (en) 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9112138B2 (en) 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements
US9178143B2 (en) * 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
US10840431B2 (en) 2016-03-31 2020-11-17 Intel Corporation Multilayer selector device with low holding voltage
WO2017171821A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Programmable metallization cell with alloy layer
KR20220099061A (ko) 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
JP5502320B2 (ja) * 2006-03-30 2014-05-28 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5092355B2 (ja) * 2006-10-31 2012-12-05 ソニー株式会社 記憶装置
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
DE102008024078A1 (de) * 2008-05-17 2009-12-17 Forschungszentrum Jülich GmbH Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher

Also Published As

Publication number Publication date
CN102473455A (zh) 2012-05-23
KR20120037482A (ko) 2012-04-19
US8421048B2 (en) 2013-04-16
CN102473455B (zh) 2015-10-14
JP2012533194A (ja) 2012-12-20
US20110007544A1 (en) 2011-01-13
KR101323779B1 (ko) 2013-10-31
WO2011008653A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
JP5730869B2 (ja) 活性イオン界面領域を備えた不揮発性メモリ
US7881094B2 (en) Voltage reference generation for resistive sense memory cells
US7852665B2 (en) Memory cell with proportional current self-reference sensing
JP6714512B2 (ja) 2ターミナルメモリーのためのセレクター素子
US7830726B2 (en) Data storage using read-mask-write operation
US9837149B2 (en) Low read current architecture for memory
US7701748B2 (en) Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same
US7830693B2 (en) NAND based resistive sense memory cell architecture
US20090190409A1 (en) Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module
US20220223212A1 (en) Multi-state programming of memory cells
JP2010225221A (ja) 半導体記憶装置
US8098507B2 (en) Hierarchical cross-point array of non-volatile memory
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
WO2006130438A1 (en) Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
CN114902334A (zh) 存储器单元的三态编程
KR20150035788A (ko) 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법
JPWO2007074504A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20100108975A1 (en) Non-volatile memory cell formation
US10490276B2 (en) Non-volatile storage device and driving method
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
US8949567B2 (en) Cross-point resistive-based memory architecture

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141028

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R150 Certificate of patent or registration of utility model

Ref document number: 5730869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees