CN102473455A - 具有活性离子界面区的非易失性存储器 - Google Patents

具有活性离子界面区的非易失性存储器 Download PDF

Info

Publication number
CN102473455A
CN102473455A CN2010800324087A CN201080032408A CN102473455A CN 102473455 A CN102473455 A CN 102473455A CN 2010800324087 A CN2010800324087 A CN 2010800324087A CN 201080032408 A CN201080032408 A CN 201080032408A CN 102473455 A CN102473455 A CN 102473455A
Authority
CN
China
Prior art keywords
memory cell
tunneling barrier
active interface
resistive film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800324087A
Other languages
English (en)
Other versions
CN102473455B (zh
Inventor
V·文努戈帕兰
S·马克斯
T·伟
B·穆拉里克利什南
J·印斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN102473455A publication Critical patent/CN102473455A/zh
Application granted granted Critical
Publication of CN102473455B publication Critical patent/CN102473455B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/31Material having complex metal oxide, e.g. perovskite structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/34Material includes an oxide or a nitride
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/54Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/55Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了非易失性存储器单元及其使用方法。根据各实施例,该存储器单元包括:位于导电区和金属区之间的隧穿区,其中隧穿区包括位于第一隧穿势垒和第二隧穿势垒之间的活性界面区。响应于将存储器单元编程至选定阻态的写电流,利用来自金属区和导电区两者的离子迁移在活性界面区中形成高阻性薄膜。

Description

具有活性离子界面区的非易失性存储器
背景技术
数据存储设备一般以快速且高效的方式工作以存储和检索数据。一些存储设备利用固态存储器单元的半导体阵列来存储数据的独立位。这类存储器单元可以是易失性的(例如DRAM、SRAM)或非易失性的(RRAM、STRAM、闪存等)。
如所能理解的那样,易失性存储器单元通常仅在持续向装置提供工作电力时保留存储在存储器中的数据,而非易失性存储器单元通常即使在不施加工作电力时也保留存储器中的数据存储。
在这些和其它类型的数据存储装置中,经常希望提高存储器单元形成的效率,尤其是从存储器单元读取数据的方面。
发明内容
本发明的诸个实施例通常关于非易失性存储器单元及其使用方法,诸如但不限于,具有可编程金属化单元(PMC)构造的存储器单元。
根据一些实施例,存储器单元包括:位于导电区和金属区之间的隧穿区,其中所述隧穿区包括位于第一隧穿势垒和第二隧穿势垒之间的活性界面区。响应于将存储器单元编程为选定阻态的写电流,利用来自金属区和导电区两者的离子迁移在该活性界面区中形成高阻性薄膜。
根据其他实施例,本方法包括:提供非易失性存储器单元,该非易失性存储器单元包括位于导电区和金属区之间的隧穿区,其中所述隧穿区包括位于第一隧穿势垒和第二隧穿势垒之间的活性界面区;以及通过施加将存储器单元编程为选定阻态的写电流,利用来自金属区和导电区两者的离子迁移在该活性界面区中形成高阻性薄膜。
表征本发明的各个实施例的这些和其它特征和优点可考虑以下具体讨论和所附附图来理解。
附图说明
图1是根据本发明的各个实施例构造和操作的示例性数据存储设备的概括功能示图。
图2示出能在图1的存储器阵列中使用的示例性存储器单元。
图3概括地示出可将数据写入存储器阵列的存储器单元的方法。
图4概括地示出可从图3的存储器单元中读取数据的方法。
图5示出根据本发明各个实施例构造的示例性阻性感测组件。
图6示出了图5的阻性感测组件的示例性操作。
图7示出了图5的阻性感测组件的示例性操作。
图8示出根据本发明各个实施例构造的示例性阻性感测组件。
图9示出了图7的阻性感测组件的示例性操作。
图10示出根据本发明各个实施例而操作的存储器单元阵列。
图11提供了根据本发明各个实施例而实现的示例性数据写入例程的流程图。
具体实施方式
图1提供根据本发明的各个实施例而构造和操作的数据存储设备100的功能框图。该数据存储设备被构想成包括诸如PCMCIA卡或USB型的外部存储器设备之类的便携式非易失性存储器存储设备。然而,应当理解,设备100的这些特性仅仅是出于说明具体实施例的目的,而非限于所要求保护的主题事项。
设备100的顶层控制由合适的控制器102执行,控制器102可以是可编程的或基于硬件的微控制器。控制器102经由控制器接口(I/F)电路104与主机设备进行通信。在106示出存储器空间包含数个存储阵列108(表示为阵列0-N),但是可以理解可根据需要利用单个阵列。每个阵列108包括具有选定存储容量的半导体存储器块。控制器102和存储器空间106之间的通信经由I/F104协调。
虽然不作为限制,但可使用任何数量的数据存储和传输协议(诸如逻辑块寻址(LBA),由此数据被排列并存储在固定尺寸的块(诸如512个字节的用户数据加上用于ECC、备份、报头信息等的开销字节)中。可根据LBA来发布主机命令,并且设备100可进行相应的LBA至PBA(物理块地址)转换以对拟存储或检索的数据的关联位置进行标识并提供服务。
图2示出根据本发明各个实施例构造和操作的存储器单元110的功能框图。单元110具有与开关器件114串联的阻性感测组件(RSE)112。如图所示,开关器件114当处于开路位置时用来急剧地增加单元110的电阻,这有效地防止电流流过。相比而言,闭合位置允许开关器件114接收电流并使其通过单元110。闭合的开关器件114也允许电流沿多个方向流过RSE112。
RSE单元相比诸如EEPROM和闪存之类的其它类型非易失性存储器单元的优势包括如下事实,在单元构造中不提供浮栅。在将新数据写至已有的一组单元之前,不需要擦除操作。相反,RSE单元可被各自访问和写入至任何要求的逻辑状态(例如0或1),不管RSE单元的已有状态为何。另外,写和读功耗需求大量降低,能获得明显更快的写和读时间,并且相比具有有限写/擦除循环寿命的可擦除单元而言基本不会观察到磨损劣化。
然而,阻性感测元件112的构造可能具有缺点,例如非完整编程。例如,薄膜的构造可用来对RSE112编程,但随着时间的流逝,可能在编程循环后仍然有残余量的薄膜,并最终变得永久地根深蒂固。因此,增加的编程电流和逻辑状态判断错误可能源自这种完整可逆阻态编程的缺乏。
因此,各实施例总体针对能克服现有技术的这些和其它局限的一种改进的存储器单元配置。如下文解释的,存储器单元提供有活性界面区,该活性界面区配置成通过形成具有从金属区和导电区的离子迁移的高阻性薄膜来提供完全可逆的编程。薄膜形成可与预定位置隔离,这允许单元的相应编程状态的完整和可重复的设置和重置。如此,大量数据可被重复地写至单元而不会有性能上的长期劣化。
关于图3,可如图大体示出的那样将数据写至相应的存储器单元110。一般而言,写入电源116施加必要输入(诸如以电流、电压、磁化等形式)以将存储器单元110配置成要求状态。可以理解,图3仅仅是位写入操作的代表性图示。可适当地操纵写入电源116、存储器单元110和基准节点118的配置来允许向每个单元写入所选逻辑状态。
如下面所解释的,在一些实施例中,存储器单元110采用经更改的RRAM配置,在这种情况下,写入电源116被表征为通过存储器单元110连接到适当基准节点118(诸如接地点)的电流驱动器。写入电源116通过移动穿过存储器单元110中的材料提供功率流。
单元110可呈相对低的电阻(RL)或相对高的电阻(RH)。虽然不是限制性的,然而示例性RL值可在约1000欧姆(Ω)的范围内,而示例性RH值可在约2000Ω的范围内。其它阻性存储器类型配置(例如RRAM)配备以合适的电压或其它输入,但提供宽得多的电阻值范围(RL~100Ω和RH~10MΩ)。这些值由各自的单元保留,直到该状态被后续写入操作改变为止。虽然不是限制性的,然而在本示例中,打算用高电阻值(RH)表示由单元124的逻辑1存储,而低电阻值(RL)表示逻辑0存储。
由每个单元110存储的逻辑位值可以例如图4所示的方式确定。读电源120将适当的输入(例如选定的读电压)施加于存储器单元110。流过单元110的读电流IR的量将取决于单元电阻(分别为RL或RH)。跨存储器单元的电压降(电压VMC)是通过比较器124的正(+)输入端经由路径122测得的。从基准源126将合适基准(例如电压基准VREF)提供给比较器124的负(-)输入端。
可从各种实施例中选出基准电压VREF,以使存储器单元110两端的电压降VMC在该单元的电阻被设为RL时低于VREF值,而在该单元的电阻被设为RH时高于VREF值。如此,比较器124的输出电压电平将指示存储器单元110所存储的逻辑位值(0或1)。
图5示出根据本发明多个实施例构造的示例性阻性感测元件130。阻性感测元件130可包括设置在导电区134和金属区136之间的隧穿区132。在一些实施例中,隧穿区132具有设置在第一隧穿势垒140和第二隧穿势垒142之间的活性界面区138。此外,第一电极144耦合于金属区136而第二电极146耦合于导电区134。
要注意,阻性感测元件130的各个组成部分的取向是非限制性的。例如,导电区134可位于第一电极和第一隧穿势垒附近。类似地,阻性感测元件130的形成不受此限,因为各组成部分根据需要可以是多种不同材料和物理配置。在另一示例中,活性界面区138与第一和第二隧穿势垒140、142的界面隔开。这种配置可自然地形成活性界面区,其中可隔开一高阻性薄膜。
在本发明的各实施例中,隧穿区132包括可编程金属化单元(PMC),PMC对于第一隧穿势垒利用金属离子固体电解质构造而对于第二隧穿势垒利用氧离子固体电解质构造。可以理解有多种材料可构造成固体电解质材料,包括但不限于氧化钇稳定的氧化锆(YSZ)、氧化钛(TiO2)、氧化硅(SiO2)、氧化钨(WO3)、各种金属硫化物以及各种金属碲化物。类似地,活性界面区也可由要么天生地要么因为掺杂工艺而具有电解质特性的各种固态材料构造成。
另外,导电区134的一种可能配置是本领域内技术人员以其它方式已知为PCMO的镨(Pr)、钙(Ca)、锰(Mn)和氧(O)的组合物。可利用导电组合物PCMO来将氧离子提供给活性界面区138。相反,金属区136可包括任何数量的金属,例如但不限于,碱土金属和难熔金属。
图6和7中示出图5的阻性感测元件130的示例性操作。阻性感测元件130图示为配置在存储器单元取向上,例如图2的存储器单元110,并与开关器件148串联。随着开关器件148被激活,写电流150可从源线(SL)流过阻性感测元件130直至位线(BL)。在本发明各实施例中,沿第一方向流过阻性感测元件130的写电流150的出现对应于从导电区134和金属区136两者流至活性界面区138的离子152、154迁移。
此外在一些实施例中,只有来自导电区136的氧离子152迁移通过第二隧穿势垒,而只有来自金属区136的金属离子154迁移通过第一隧穿势垒140。虽然来自金属区136和导电区134的离子迁移可同时发生,但是这种同时迁移不是本发明所必需的。作为不同离子迁移至活性界面区138的结果,高阻性薄膜可形成在第一和第二隧穿势垒140、142的电阻区156、158。
要注意,高阻性薄膜可以多种方式形成。也就是说,薄膜可形成为使隧穿势垒中的一者或两者与活性界面区138完全隔开的单个连续层,或者薄膜可形成为在电阻区156、158中的一个或多个独立的非连续岛屿。无论如何,在电阻区156、158中的预定量高阻性薄膜的存在可将阻性感测元件130的总电阻从低阻态切换至高阻态。
相反,如图7所示,当写电流160沿与第一写电流方向相反的第二方向流过阻性感测元件130时,任何高阻性薄膜分解。在一些实施例中,写电流160的流动机电地迫使出现在电阻区156、158和活性界面区138中的金属离子162和氧离子164分离。这种分离可表征为离子通过第一和第二隧穿势垒140、142迁移至相应的导电区和金属区134、136。也就是说,写电流160沿第二方向通过阻性感测元件130的流动诱使出现在隧穿区132中的离子迁移至其相应的离子源、导电区134和金属区136。
例如,如图6所示在写电流150流动过程中产生并从导电区134迁移至活性界面区138的氧离子通过图7所示写电流160的流动而被诱使返回到导电区134。尽管改变离子迁移的量可通过多种写电流脉冲时长和强度而达成,然而写电流160可迫使所有金属离子和氧离子162、164从隧穿区132的完全迁移。因而,写电流160可设置成重复地将阻性感测元件130编程至低阻态而不会有留存在隧穿区132中的残余高阻性薄膜并且当读逻辑状态时不大可能导致错误。
为了清楚,由写电流150诱发的金属离子和氧离子的离子迁移可通过写电流160完全逆转。然而,写电流的具体方向是非限制性的,因为写电流150可从位线流至源线,而写电流160从源线流至位线。此外,可以理解,写电流160可能诱发氧化还原反应以允许来自隧穿区132的离子的完全逆向迁移以及任何高阻性薄膜的分解。
由此,高阻性薄膜可通过在活性界面区中合并来自不同源的不同离子而形成。这种组合可将诸如金属氧化物之类的高阻性薄膜同时或相继地形成在电阻区156、158中的一者或两者。要注意,高阻性薄膜是稳定的并且不需要持续供电或刷新以便存在。因此,可以理解,此类非易失性特性和可编程性可转换成逻辑状态并通过诸如图3和图4所示的电路之类的多种电路发挥存储器单元的作用。
此外,在阻性感测元件130的示例性操作中,设置在导电区134和活性界面区138之间的隧穿势垒将只经历氧离子迁移,而设置在金属区136和活性界面区138之间的隧穿势垒将只经历金属离子迁移。在其它实施例中,可将正向偏置施加于电极180或182以诱使离子迁移,如图6和图7所示。一旦离子分别从导电区134、金属区136迁移,高阻性薄膜可根据离子通过隧穿势垒的扩散而形成在电阻区156、158中的一个或两个上。
图8和图9总地示出根据本发明多个实施例构造并操作的阻性感测元件170。阻性感测元件170可包括设置在金属区174和导电区176之间的隧穿区172。尽管阻性感测元件170可在隧穿区172中配置有不同的第一和第二隧穿势垒,例如图5-7中的阻性感测元件130,但是第一和第二隧穿势垒可包括与活性界面区178相同的材料。因此,单个活性界面区178可界定隧穿区172的全部。
此外,第一电极180可耦合于金属区174而第二电极182连接在导电区176附近。然而,这种取向和配置是非限制性的,因为电极可以是多种不同的材料并可根据需要连接于阻性感测元件170的各个位置。例如,第一电极180可以是第一材料并连接在导电区176附近,而第二电极183是第二材料并耦合在金属区174附近。
阻性感测元件170的操作在诸如非易失性和可编程性之类的许多方面可模仿图5-7的阻性感测元件130。然而,高阻性薄膜将形成在阻性感测元件170中的隧穿区172之外。也就是说,来自导电区176和金属区174的离子将沿相反方向迁移并在活性界面区178中相互作用,但在位于隧穿区172外侧的电阻区188、190中形成诸如金属氧化物之类的高阻性薄膜。
可以理解,许多操作相似性可存在于阻性感测元件130、170之间。如图9所示,写电流192的存在可诱发从金属区174至活性界面区178的迁移金属离子186。该迁移可形成一个或许多高阻性薄膜,这些高阻性薄膜能将阻性感测元件170的总电阻改变至高阻态。另外,具有与写电流192相反方向的写电流可促成任何高阻性薄膜的完全分解,并促成金属离子和氧离子186、184离开电阻区188、190的迁移。
可进一步理解,阻性感测元件170可由多种不同材料构成,例如但不局限于,PCMO、固体电解质以及难熔金属,这与阻性感测元件130的材料相似。此外,阻性感测元件170的各种组件的取向不受图8-9所示配置的限制,并可根据需要更改以形成高阻性薄膜并对多种阻态进行编程。
阻性感测元件130、170的多种操作功能之一在于图10所一般性示出的存储器单元200的阵列。如图所示,多个存储器单元202可排列成行和列并连接在位线204和源线206之间。另外,每个存储器单元202可通过字线208选择性地激活。在一些实施例中,阵列的操作是通过位线驱动器210和源线驱动器212的配置来实现的,而预定数量的存储器单元202的激活是通过字线驱动器214实现的。
可以理解,各个线驱动器的多种配置对阵列200而言是可能的。也就是说,可对每个位线204、源线206和字线208利用一线驱动器,就像单个线驱动器可用来操作所有的位线、源线和字线。此外,本领域内技术人员可理解,位线204、源线206和字线208的操作不受此限。例如,源线206和位线204可配置成相对于彼此具有正交关系,而字线208平行于位线204定位。
图11提供了根据本发明多个实施例实现的示例性数据写入例程300的流程图。一开始,在步骤302提供非易失性阻性感测元件,该非易失性阻性感测元件具有设置在导电区和金属区之间的隧穿区。在一些实施例中,隧穿区配置有活性界面区,该活性界面区设置在第一隧穿势垒和第二隧穿势垒之间。步骤304涉及通过离子从金属区和导电区两者的迁移在活性界面区上形成高阻性薄膜。
随着在步骤304高阻性薄膜的形成,阻性感测元件的阻态和相应逻辑状态可从低阻改变至高阻。在步骤306用大小小于写电流的读电流测量和确定这种逻辑状态。预计具有流过阻性感测元件的第一方向的写电流被用来诱使离子迁移和高阻性薄膜的形成。
相反在步骤308,具有第二流动方向的写电流用来分解高阻性薄膜并促成从隧穿区至相应金属区和导电区的完全离子迁移。结果,阻性感测元件返回到与低阻对应的最初配置。
如本领域内技术人员所能理解的,由于高阻性薄膜通过离子迁移完全可逆地形成,本文所示的各实施例在存储器单元效率和复杂性两方面均具有优势。从金属区和导电区通过隧穿势垒的离子迁移的调整通过有效地消除存储器单元的非故意编程而进一步提供更好的性能。此外,通过降低与诸如磁容限之类的多种制造方法相关联的复杂度,可以大大提高制造精度。然而,应当明白,本文所讨论的多个实施例具有许多潜在应用,并且不限于特定的电子介质领域或特定的数据存储器件类型。
应该理解,即使已在前面的描述中阐述了本发明多个实施例的许多特征和优势以及本发明多个实施例的结构和功能的细节,然而该详细描述仅为解说性的,并可在细节上做出改变,尤其可将落入本发明原理内的部分的结构与安排改动为表达所附的权利要求书的术语的宽泛解释所指示的全部范围。

Claims (20)

1.一种非易失性存储器单元,包括位于导电区和金属区之间的隧穿区,其中所述隧穿区包括位于第一隧穿势垒和第二隧穿势垒之间的活性界面区,并且其中响应于将所述存储器单元编程至选定阻态的写电流的施加而利用来自所述金属区和所述导电区两者的离子迁移在所述活性界面区内形成高阻性薄膜。
2.如权利要求1所述的存储器单元,其特征在于,仅金属离子流过所述第一隧穿势垒,且仅氧离子流过所述第二隧穿势垒。
3.如权利要求1所述的存储器单元,其特征在于,多个金属离子流过所述第一隧穿势垒且多个氧离子同时沿相反的方向流过所述第二隧穿势垒。
4.如权利要求1所述的存储器单元,其特征在于,所述高阻性薄膜包括金属氧化物,所述金属氧化物形成在活性界面区附近并形成在所述第一和第二隧穿势垒中。
5.如权利要求1所述的存储器单元,其特征在于,所述隧穿区包括可编程金属化单元(PMC),其中所述第一隧穿结包括金属离子传导固体电解质材料,而所述第二隧穿结包括氧离子传导固体电解质材料。
6.如权利要求1所述的存储器单元,其特征在于,所述导电区包括PMCO导电材料。
7.如权利要求1所述的存储器单元,其特征在于,所述高阻性薄膜在所述活性界面区上形成多个独立的岛屿。
8.如权利要求1所述的存储器单元,其特征在于,所述第一和第二隧穿势垒包括与所述活性界面区相同的材料。
9.如权利要求1所述的存储器单元,其特征在于,所述金属区包括稀土金属材料。
10.如权利要求1所述的存储器单元,其特征在于,所述高阻性薄膜通过使具有第一方向的第一电流流过所述隧穿区而形成,并且所述高阻性薄膜通过使具有第二方向的第二电流流过所述隧穿区而完全消散。
11.一种方法,包括:提供非易失性存储器单元,所述非易失性存储器单元包括位于导电区和金属区之间的隧穿区,其中所述隧穿区包括位于第一隧穿势垒和第二隧穿势垒之间的活性界面区;以及通过施加将存储器单元编程至选定阻态的写电流而利用来自金属区和导电区两者的离子迁移在所述活性界面区中形成高阻性薄膜。
12.如权利要求11所述的方法,其特征在于,仅金属离子流过所述第一隧穿势垒,且仅氧离子流过所述第二隧穿势垒。
13.如权利要求11所述的方法,其特征在于,多个金属离子流过所述第一隧穿势垒且多个氧离子同时沿相反的方向流过所述第二隧穿势垒。
14.如权利要求11所述的方法,其特征在于,所述高阻性薄膜包括金属氧化物,所述金属氧化物形成在活性界面区附近并形成在所述第一和第二隧穿势垒中。
15.如权利要求11所述的方法,其特征在于,所述隧穿区包括可编程金属化单元(PMC),其中所述第一隧穿结包括金属离子传导固体电解质材料,而所述第二隧穿结包括氧离子传导固体电解质材料。
16.如权利要求11所述的方法,其特征在于,所述导电区包括PMCO导电材料。
17.如权利要求11所述的方法,其特征在于,所述高阻性薄膜在所述活性界面区上形成多个独立的岛屿。
18.如权利要求11所述的方法,其特征在于,所述第一和第二隧穿势垒包括与所述活性界面区相同的材料。
19.如权利要求11所述的方法,其特征在于,所述金属区包括稀土金属材料。
20.如权利要求11所述的方法,其特征在于,所述高阻性薄膜通过使具有第一方向的第一电流流过所述隧穿区而形成,并且所述高阻性薄膜通过使具有第二方向的第二电流流过所述隧穿区而完全消散。
CN201080032408.7A 2009-07-13 2010-07-09 具有活性离子界面区的非易失性存储器 Expired - Fee Related CN102473455B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/501,689 US8421048B2 (en) 2009-07-13 2009-07-13 Non-volatile memory with active ionic interface region
US12/501,689 2009-07-13
PCT/US2010/041554 WO2011008653A1 (en) 2009-07-13 2010-07-09 Non-volatile memory with active ionic interface region

Publications (2)

Publication Number Publication Date
CN102473455A true CN102473455A (zh) 2012-05-23
CN102473455B CN102473455B (zh) 2015-10-14

Family

ID=42767958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080032408.7A Expired - Fee Related CN102473455B (zh) 2009-07-13 2010-07-09 具有活性离子界面区的非易失性存储器

Country Status (5)

Country Link
US (1) US8421048B2 (zh)
JP (1) JP5730869B2 (zh)
KR (1) KR101323779B1 (zh)
CN (1) CN102473455B (zh)
WO (1) WO2011008653A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024078A1 (de) * 2008-05-17 2009-12-17 Forschungszentrum Jülich GmbH Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher
US8780607B2 (en) 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9112138B2 (en) 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements
US9178143B2 (en) * 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
WO2017171821A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Programmable metallization cell with alloy layer
US10840431B2 (en) 2016-03-31 2020-11-17 Intel Corporation Multilayer selector device with low holding voltage
KR20220099061A (ko) 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050598A1 (en) * 2004-09-03 2006-03-09 Darrell Rinerson Memory using variable tunnel barrier widths
WO2006029228A2 (en) * 2004-09-03 2006-03-16 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
CN101256834A (zh) * 2006-11-28 2008-09-03 奇梦达北美公司 具有触发元件的存储单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US8558211B2 (en) * 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5092355B2 (ja) * 2006-10-31 2012-12-05 ソニー株式会社 記憶装置
DE102008024078A1 (de) * 2008-05-17 2009-12-17 Forschungszentrum Jülich GmbH Speicher sowie Verfahren zum Schreiben und Auslesen von Information in einem Speicher

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050598A1 (en) * 2004-09-03 2006-03-09 Darrell Rinerson Memory using variable tunnel barrier widths
WO2006029228A2 (en) * 2004-09-03 2006-03-16 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
CN101256834A (zh) * 2006-11-28 2008-09-03 奇梦达北美公司 具有触发元件的存储单元

Also Published As

Publication number Publication date
US20110007544A1 (en) 2011-01-13
WO2011008653A1 (en) 2011-01-20
KR20120037482A (ko) 2012-04-19
KR101323779B1 (ko) 2013-10-31
US8421048B2 (en) 2013-04-16
JP2012533194A (ja) 2012-12-20
CN102473455B (zh) 2015-10-14
JP5730869B2 (ja) 2015-06-10

Similar Documents

Publication Publication Date Title
CN102473455B (zh) 具有活性离子界面区的非易失性存储器
KR101121685B1 (ko) 기억소자 및 그 구동방법
CN103370745B (zh) 具有带有垂直位线和选择器件的读/写元件的3d阵列的非易失性存储器及其方法
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US8379432B2 (en) Nonvolatile semiconductor storage device and data writing method therefor
CN1898749B (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ
US8203899B2 (en) Memory cell with proportional current self-reference sensing
US8654559B2 (en) Semiconductor memory device
TWI313872B (zh)
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US9368200B2 (en) Low read current architecture for memory
JP2012523649A (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ
KR20190035942A (ko) 다기능 저항 변화 메모리 셀 및 이를 포함하는 장치
CN104662663A (zh) 具有阶梯字线和垂直位线的三维阵列结构的非易失性存储器及其方法
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
CN105393357A (zh) 具有低电流单元的3d非易失性存储器及方法
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
JP2012198968A (ja) 不揮発性半導体記憶装置
KR20150035788A (ko) 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법
US20100108975A1 (en) Non-volatile memory cell formation
WO2018078328A1 (en) Selective writes in a storage element
CN102208531A (zh) 一种高密度电阻型随机存储单元
US20140244946A1 (en) Cross-point resistive-based memory architecture
CN104756191A (zh) 阻性器件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20170709

CF01 Termination of patent right due to non-payment of annual fee