CN101454920B - 开关元件及开关元件的制造方法 - Google Patents

开关元件及开关元件的制造方法 Download PDF

Info

Publication number
CN101454920B
CN101454920B CN2007800198487A CN200780019848A CN101454920B CN 101454920 B CN101454920 B CN 101454920B CN 2007800198487 A CN2007800198487 A CN 2007800198487A CN 200780019848 A CN200780019848 A CN 200780019848A CN 101454920 B CN101454920 B CN 101454920B
Authority
CN
China
Prior art keywords
electrode
switch element
layer
oxygen uptake
ionic conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800198487A
Other languages
English (en)
Other versions
CN101454920A (zh
Inventor
阪本利司
井口宪幸
伴野直树
川浦久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Napoli Semiconductor Co ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101454920A publication Critical patent/CN101454920A/zh
Application granted granted Critical
Publication of CN101454920B publication Critical patent/CN101454920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

公开了一种开关元件，该开关元件利用了电化学反应来操作，并包括：离子传导层(54)，能够传导金属离子；第一电极(49)，布置成与离子传导层接触；第二电极(58)，用于向离子传导层提供金属离子。该开关元件的特征在于包含比第二电极更易于被氧化的材料的吸氧层(55)形成为与第二电极接触。

Description

开关元件及开关元件的制造方法
技术领域
本发明涉及一种用于诸如可编程逻辑、存储器等的半导体集成电路中，有助于电化学反应的开关元件及该开关元件的制造方法。
背景技术
将给出对利用电化学反应的传统开关元件(下文中被简称为“开关元件”)的构造的描述。
图1是示出了开关元件的示例性构造的示意性剖视图。
如图1所示，开关元件包括第一电极101、第二电极102和离子传导层103。在图1中，含氧的离子传导层103夹在第一电极101和第二电极102之间。
将给出对图1所示的构造中的开关元件的操作的简要描述。
由于第一电极101接地且向第二电极102施加正电压，所以通过电化学反应，由第二电极102提供金属离子。当金属离子由于电场而迁移到第一电极101并从第一电极101接收电子时，金属通过电化学反应沉积在离子传导层中。随着沉积的继续，第一电极101和第二电极102通过金属被互连，这造成开关元件具有低的电阻从而转变到接通(ON)状态。另一方面，通过向第二电极102施加负电压而沉积在离子传导层中的金属通过逆反应转变为金属离子，这些金属离子回到初始的第二电极102。在该情况下，开关元件具有高电阻，由此转变为断开(OFF)状态。以此方式，能够以在ON状态和OFF状态变化的两个电极之间的电特性来进行开关操作。
由于利用了电化学反应，因此第二电极102优选地由可以向离子传导层103提供金属离子的电离倾向的金属材料制成。相反地，第一电极101优选地由对电离有抵抗力的金属材料制成。
在这点上，虽然在此示出了两端子的开关元件，但是在WO2005/008783号国际公开中公开了三端子的开关元件。
接着，将给出对图1所示的开关元件应用到诸如可编程逻辑、存储器等半导体集成电路的描述。
图2是示出设置有开关元件的半导体集成电路的示例性构造的示意性剖视图。如图2所示，半导体集成电路依次包括：晶体管层122，包括形成在衬底120的主表面上的晶体管器件；布线层124，用于电连接晶体管器件；以及钝化膜126。开关元件110布置在布线层124内的层间电介质膜132中。此外，布线层124设置有用于使不同的布线彼此连接的布线通孔134。晶体管层122的栅极通过栓塞(plug)、布线通孔等连接到布线130。
如图2所示，设置有开关元件110的布线层124形成有布线通孔134、布线130和层间电介质膜132，并且钝化膜126形成在层间电介质膜132上。以这种方式，为了在诸如可编程逻辑、存储器等的半导体集成电路中包含利用电化学反应的开关元件，除了开关元件的制造工艺之外，还必须要考虑大量的工艺。
半导体集成电路制造工艺粗略地分为前端工艺和后端工艺。前者是用于主要在硅衬底的表面附近形成诸如晶体管、电阻器和电容器等的半导体器件的工艺。另一方面，后者是用于形成连接在晶体管器件、钝化膜等之间的布线的工艺。在前端工艺中，在比如通过热氧化的氧化膜的形成、杂质离子的活化等的工艺中，在1000℃或更高的温度下 进行热处理。另一方面，在后端工艺中，在层间电介质膜形成、退火工艺等中在大致350℃～400℃下进行热处理。
因为利用了电化学反应的开关元件设置有如上所述的金属电极，因此不能经受前端工艺中的高温处理。出于这个原因，优选地在后端工艺中构造利用了电化学反应的开关元件。因而，如图2所示，在布线内的层间电介质膜中形成开关元件。
发明内容
如上所述，当试图将开关元件合并到半导体集成电路中时，在形成开关元件之后，必须在形成布线层、层间电介质膜和钝化膜的形成过程中、在最后工艺的退火处理等中，在大致350℃至400℃下进行热处理。将给出其中图1所示的开关元件在350℃下被热处理的情况的描述。第二电极由铜制成，离子传导层由氧化钽制成，第一电极由铂制成。在350℃下进行热处理1小时。
即使当电压施加到开关元件，在热处理之后的开关元件的电阻也没有改变。考虑原因如下。当开关元件的环境温度升至300℃或更高时，由于第二电极的铜和离子传导层的氧化钽之间的界面的氧化而形成了氧化铜，从而由于氧化铜而防止了铜离子的迁移，以制止铜离子提供到氧化钽。结果，电阻没有改变，使开关元件不能用作开关。图3是示意性示出了该现象的图示。在第二电极102和离子传导层103之间形成电极的氧化层105。电极的氧化层105阻止了金属离子104从第二电极102迁移到离子传导层103。
已经用本发明来解决如上所述的传统技术内在的问题，本发明的目的在于提供一种开关元件及该开关元件的制造方法，该开关元件防止抑制操作的氧化层的形成。
用于实现以上目的的本发明的开关元件是一种开关元件，该开关 元件包括：离子传导层，能够传导金属离子；第一电极，布置成与离子传导层接触；以及第二电极，用于向离子传导层提供金属离子，所述开关元件利用电化学反应来操作，其中，包括比第二电极更易于被氧化的材料的吸氧层布置成与所述第二电极接触。
另外，本发明的开关元件是一种开关元件，该开关元件包括：离子传导层，能够传导金属离子；第一电极，布置成与离子传导层接触；第二电极，表现出由于所述金属离子的沉积或溶解导致的与所述第一电极的电特性的改变；以及第三电极，用于向离子传导层提供金属离子，所述开关元件利用电化学反应来操作，其中，包括比第三电极更易于被氧化的材料的吸氧层布置成与所述第三电极接触。
另一方面，用于实现上述目的的制造本发明的开关元件的方法是一种用于制造开关元件的方法，该开关元件包括能够传导金属离子的离子传导层、布置成与离子传导层接触的第一电极和用于向离子传导层提供金属离子的第二电极，所述开关元件利用电化学反应来操作，所述方法包括：形成所述第二电极；在由所述第二电极限定的两个表面中的一个上形成吸氧层，吸氧层包括比第二电极更易于被氧化的材料；在由所述吸氧层限定的两个表面中的一个上形成离子传导层，所述离子传导层不与所述第二电极接触；在由离子传导层限定的两个表面中的一个上形成第一电极，第一电极不与离子传导层接触。
此外，本发明的开关元件的制造方法是一种用于制造开关元件的方法，该开关元件包括能够传导金属离子的离子传导层、布置成与离子传导层接触的第一电极、用于向离子传导层提供金属离子的第二电极，所述开关元件利用电化学反应来操作，所述方法包括：形成所述第一电极；在由所述第一电极限定的两个表面中的一个上形成离子传导层；在由离子传导层限定的两个表面中的一个上形成第二电极，第二电极不与第一电极接触；以及在由第二电极限定的两个表面中的一个上形成吸氧层，吸氧层包括比第二电极更易于被氧化的材料，吸氧 层不与离子传导层接触。
另外，用于制造本发明的开关元件的方法是一种用于制造开关元件的方法，该开关元件包括能够传导金属离子的离子传导层、布置成与离子传导层接触的第一电极、表现出由于金属离子的沉积或溶解导致的与第一电极的电特性改变的第二电极和用于向离子传导层提供金属离子的第三电极，所述开关元件利用电化学反应来操作，所述方法包括：在相同层上形成以预定距离分隔开的第二电极和第三电极；在由第二电极限定的两个表面中的一个上以及在该第二电极的两个表面中的一个相同的一侧的由第三电极限定的两个表面中的一个上形成吸氧层，所述吸氧层包括比第三电极更易于被氧化的材料；在由吸氧层限定的两个表面中的一个上形成离子传导层，该离子传导层不与第二电极和第三电极接触；在由离子传导层限定的两个表面中的一个上形成第一电极，该第一电极不与所述吸氧层接触。
在本发明中，当进行热处理时，吸氧层代替用于提供金属离子的电极被氧化。因此，在与离子传导层接触的电极的表面上将不形成会抑制金属离子的迁移的无氧化物层。因此可以防止在半导体集成电路制造工艺中开关元件的电极在高温环境下被氧化，从而开关元件可以在作为改变电阻的开关的功能上不被劣化。
附图说明
图1是示出了传统的开关元件的示例性构造的示意性剖视图。
图2是示出了包含传统的开关元件的半导体集成电路的示例性构造的示意性剖视图。
图3是示出了在热处理前和热处理后传统的开关元件是怎样的示意性剖视图。
图4是示出了本发明的示例性实施例1中的开关元件的示例性构造的示意性剖视图。
图5是示出了在热处理前和热处理后开关元件是怎样的示意性剖 视图。
图6是示出了测量传统结构中的含氧量的结果的曲线图。
图7是示出了金属氧化的趋向的曲线图。
图8A是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8B是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8C是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8D是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8E是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8F是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8G是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图8H是用于描述制造示例性实施例1中的开关元件的方法的示意性剖视图。
图9是示出了示例性实施例2中的开关元件的示例性构造的示意性剖视图。
图10是示出了在热处理前和热处理后图9所示的开关元件是怎样的示意性剖视图。
图11是示出了示例性实施例3中的开关元件的示例性构造的示意性剖视图。
图12是示出了在热处理前和热处理后图11所示的开关元件是怎样的示意性剖视图。
图13A是示出了在示例性实施例3中的吸氧层的效果的曲线图。
图13B是示出了示例性实施例3中的吸氧层的效果的另一曲线图。
图14A是用于描述制造示例性实施例3中的开关元件的方法的示 意性剖视图。
图14B是用于描述制造示例性实施例3中的开关元件的方法的示意性剖视图。
图15是示出了示例性实施例4中的开关元件的示例性构造的示意性剖视图。
图16A是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16B是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16C是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16D是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16E是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16F是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
图16G是用于描述制造示例性实施例4中的开关元件的方法的示意性剖视图。
参考标号的描述
10、31、49、101第一电极
12、32、58、65、74、102第二电极
33、75第三电极
14、54、61、79、103离子传导层
16、18、20、55、63、78吸氧层
40、70、120衬底
41、71第一保护绝缘膜
42、72第一层间电介质膜
43、73第一停止绝缘膜
45、87  阻挡金属
46  铜布线
47、76  第二保护绝缘膜
50、81  第二层间电介质膜
51、84  第二停止绝缘膜
52  第二阻挡绝缘膜
53、85  连接孔
57、64、82  第三保护绝缘膜
64、83  第三层间电介质膜
80  保护绝缘膜
86  布线凹槽
62、88  铜
89  第四保护绝缘膜
104  金属离子
105  氧化膜
122  晶体管层
124  布线层
126  钝化膜
128  栅极
130  布线
132  层间电介质膜
134  布线通孔
具体实施方式
本发明的开关元件的特征在于：设置了吸氧层来防止电极的氧化。
示例性实施例1
将给出对该示例性实施例中的开关元件的构造的描述。图4是示出了该示例性实施例中的开关元件的示例性构造的示意性剖视图。
如图4所示，该示例性实施例的开关元件包括设置在第一电极10和第二电极12之间的吸氧层16和离子传导层14。吸氧层16夹在离子传导层14和第二电极12之间，其中，第二电极12与吸氧层16接触。第二电极12与吸氧层16的接触面积等于沿着水平方向的第二电极12的图案的剖面的面积。
第二电极12的材料是可以向离子传导层14提供金属离子并易于电离的金属。第一电极10的材料是对电离具有抵抗力的金属。在该示例性实施例中，第一电极10的材料是铂，而第二电极12的材料是铜。离子传导层14的材料是氧化钽。吸氧层16的材料是钽或铝。吸氧层16捕获扩散到第二电极12的氧，并在热处理的过程中与氧结合，以防止第二电极12的氧化。将利用示意性的图示来描述。
图5是示出了在热处理前和热处理后该示例性实施例的开关元件是怎样的示意性剖视图。当该示例性实施例的开关元件经受热处理时，通过吸氧层16来捕获传统上与第二电极16的铜结合的氧。结果，吸氧层16被氧化，而制止了第二电极12被氧化。由于与铜相比钽和铝更易于被氧化，因此可以通过利用用于吸氧层的这些金属来防止铜的氧化。以下，将详细描述本发明的原理。
首先，以下面的方式来确定问题现象。易于电离的金属具有易于与氧结合从而导致氧化的本性。基于这样的本性，为了确定第二电极的铜通过热处理从离子传导层的氧化钽接收氧并导致氧化，来做下面的实验。层压结构被构造为实验的样品，其中，第二电极由铜制成，离子传导层由氧化钽制成，第一电极由铂制成。该第一实验样品可与传统的开关元件的结构相比。第一实验样品是在350℃下热处理1小时。随后，测量包含在每种材料中的含氧量。
图6是示出了测量在加热前和加热后每种材料中的含氧量的结果的曲线图。水平轴表示样品的深度，垂直轴表示氧的浓度。实线表示 与加热前的值相比接近真实值的值。虚线表示在加热后的测量值。
通过蚀刻来切割样品的表面并通过用大的分光计来测量飞散的氧元素，测量图6所示的曲线图中的含氧量。这里，将描述实际测量的问题。由于每个层沿着厚度方向不均匀的事实且元素在特定的深度飞散，因此沿着深度方向的氧分布的实际测量值与真实值相比趋于低，出于这个原因，在加热前，虽然在铜和氧化钽之间以及铂和氧化钽之间的界面上的氧的分布在曲线图上应该必需陡峭地接近垂直，但是它们具有特定角度的斜坡。
即使考虑上述的实际测量的问题，从图6中也可以看出，在加热之后，在铜这一侧，氧增加。另一方面，在铂这一侧，含氧量没有改变。这表示铜被氧化钽内的氧氧化。
作为下一实验，沿着层压结构来构造第二实验样品，其中，第二电极由铜制成，离子传导层由氧化钽制成，第一电极由铂制成，吸氧层由钽制成。该第二实验样品也经受与第一实验样品近似的热处理，并测量出含氧量。结果，确认的是，吸氧层通过热处理被氧化，而制止了第二电极的铜被氧化。
金属的易于氧化的程度由氧化反应期间的化学能(标准Gibbs自由能)来决定。图7示出了显示出铜、钽和铝的氧化反应中的标准Gibbs自由能的温度依赖性的曲线图。在图7的曲线图中，按着铜、钽和铝的顺序，标准Gibbs自由能负增长，这表示氧化的趋势。从图7的曲线图中可以看出，与铜相比，钽和铝更易于被氧化，从而钽和铝可以被用于吸氧层并可以防止铜被氧化。
通过放置钽和铝中的任一个来与第二电极接触，这些金属用作吸氧层。此外，对于钽，其易于氧化的程度可以通过部分氧化钽来调节。例如，当钽被完全氧化时，导致钽过氧化物，而与钽相比，二氧化钽 更易于被氧化。利用这种本性，当吸氧层16由钽和氧的化合物制成时，可以通过对应于目标的对氧的吸收力改变钽与氧的组成比，来形成吸氧层16。在形成第二电极12之后包含许多热处理的工艺中，应该比利用钽更多地来利用二氧化钽。
另外，由于对用于吸氧层的钽的使用，导致了下面的优点。钽被氧化成与离子传导层均质的氧化钽，从而它们都用作离子传导膜。因此，即使在加热之后，与离子传导层均质的氧化钽也没有阻碍铜离子的迁移，且铜离子可以从第二电极提供到离子传导层。
接着，将给出对在包含开关元件的半导体集成电路中制造该示例性实施例的开关元件的方法的描述。
图8A至图8H是用于描述制造开关元件的方法的示意性剖视图。在此假设，开关元件形成在半导体集成电路的布线层中，如图2所示。
包括晶体管的半导体器件形成在利用传统技术的半导体衬底上，绝缘膜形成在半导体器件上，这导致了衬底40。第一保护绝缘膜41、第一层间电介质膜42和第一停止绝缘膜43依次形在衬底40上(图8A)。
接着，利用光刻技术和蚀刻技术，用用于开关元件的布线的开口形成第一保护绝缘膜41、第一层间电介质膜42和第一停止绝缘膜43。通过CVD(化学气相沉积)方法在形成的开口中形成作为铜布线的一部分的铜种籽层(copper seed layer)和阻挡金属45。在此，铜种籽层的厚度被设置为大致5nm～50nm。然后，通过电镀方法在铜种籽层上形成铜。铜的厚度为设置为大致300nm～800nm。随后，通过诸如化学机械抛光(CMP，化学机械抛光)方法等的方法，来刮掉除了第一层间电介质膜42和第一停止绝缘膜43的开口中的阻挡金属45和铜之外的不必要的阻挡金属45和铜。以此方式，用埋入到第一保护绝缘膜41、 第一层间电介质膜42和第一停止绝缘膜43中的铜和阻挡金属45来形成铜布线46。另外，通过在铜布线46上形成第二保护绝缘膜47来形成第一布线层48，以防止铜被氧化(图8B)。
随后，通过蚀刻来去除在铜布线46上的第二保护绝缘膜47的一部分。通过溅射法和蚀刻进行的钽的沉积，来形成第一电极49(图8C)。可以通过通用的光刻技术来进行用于第一电极49的图案的形成。例如，将光致抗蚀剂涂覆在表面上，通过曝光来进行图案化。利用形成的光致抗蚀剂图案作为掩模，蚀刻第一电极，直到第二保护绝缘膜47的顶表面暴露为止。随后，通过去除光致抗蚀剂如图8C所示地形成第一电极。
接着，在第一布线层48上依次形成第二层间电介质膜50和第二停止绝缘膜51。然后，如图8D所示，由第二层间电介质膜50和第二停止绝缘膜51组成的层压绝缘膜形成有连接孔53，在连接孔53中，通过光刻技术和蚀刻来形成开关元件。在生成90nm的光刻技术中，连接孔53的直径的范围大致从80nm～200nm。另外，通过溅射法在连接孔53的底部和侧面形成阻挡绝缘膜52。
接着，通过各向异性蚀刻从连接孔53的底部去除阻挡绝缘膜52。在此，阻挡绝缘膜52保留在连接孔53的侧面。(图8E)
接下来，通过溅射法在连接孔53的底部和侧面以及第二停止绝缘膜51上依次沉积离子传导层54和吸氧层55。厚度为5nm的钽被用于吸氧层55，而厚度为15nm的氧化钽被用于离子传导层54。另外，通过CVD法，形成了布线和连接通孔的一部分的含铜种籽层的铝(未示出)形成在吸氧层55上。铜种籽层的厚度被设置为大致5nm～50nm。另外，通过电镀法在铜种籽层上形成铜56。铜的厚度被设置为大致300nm～800nm。
随后，在氮气的气氛中在350℃下进行加热。在退火工艺中，铜的晶粒增大，包含在铜种籽中的铝扩散到铜56中，起到了增加电致迁移的耐久性的作用。在这样的热处理中，离子传导层54内的氧扩散以氧化吸氧层55(图8G)。
接着，如图8H所示，通过诸如CMP方法的方法来刮掉除了连接孔53之外的第二停止绝缘膜51上的不必要的吸氧层55、离子传导层54和铜56，在此之后，在第二停止绝缘膜51上形成第三保护绝缘膜57。由于随后的布线工艺与传统技术近似，因此省略了对其的描述。
将给出对图4所示的开关元件的组分与图8A～图8H所示的层之间的对应关系的描述。图8H所示的第二电极58对应于图4中的第二电极12。然后，图8C～图8H所示的第一电极49对应于图4中的第一电极10。
通过从图8G所描述的工艺到半导体集成电路制造工艺的全部完成的每个工艺中所需的热处理，层间电介质膜和离子传导层54内的氧扩散到吸氧层55中的钽，从而钽被氧化。由于吸氧层55中的钽被氧化，因此它与离子传导层54的氧化钽均质，并用作开关元件的离子传导层，如图8H所示。另一方面，当钽被用作第一电极时，即使被氧化的部分也将与离子传导层均质。
另外，在上述的制造方法中，当形成吸氧层55时，形成吸氧层55的优选的厚度不仅使吸氧层55和离子传导层54均质，以对应于通过前面的图8G中的热处理工艺从离子传导层54和层间电介质层扩散的氧的量，而且防止第一电极49和第二电极58被氧化。
示例性实施例2
该示例性实施例的开关元件包括处于示例性实施例1中的岛状图案的吸氧层。在下面，将描述该示例性实施例的构造。
图9是示出了该示例性实施例中的开关元件的示例性构造的示意性剖视图。
图9所示的开关元件与示例性实施例1一样包括第一电极10、第二电极12和离子传导层14。然后，在该示例性实施例中，在第二电极12和离子传导层14之间以岛状形状来设置吸氧层18。就此，由于第一电极10、第二电极12、离子传导层14和吸氧层18的材料与示例性实施例1中的近似，因此将省略详细的描述。
图10是示出在热处理前和热处理后该示例性实施例的开关元件是怎样的示意性剖视图。因为该示例性实施例的开关元件经受热处理，所以通过形成为岛状形状的吸氧层18来捕获传统上与第二电极12的铜结合的氧。结果，吸氧层18被氧化，以制止第二电极12被氧化。
接着，将给出对该示例性实施例中的吸氧层18的特征的描述。在用于形成铝和钽的沉积工艺中，公知的是它们在沉积的初始阶段生长为岛状形状，然后生长为连续的膜。例如，当将铝沉积为大致3mm的厚度时，铝没有生长为连续的膜，而是保持为岛状的形状。通过将吸氧层18以岛状形状放置在第二电极12上，即使制止了离子传导，但是因为离子传导层14在除了岛之外的区域与第二电极12接触，所以金属离子还是可以交换。考虑到吸氧的效果，较好的是如该示例性实施例中的提供多个岛状的地点。
当在被氧化后没有表现出离子传导性的材料(例如，铝)被用作吸氧层时，在氧化之后，铜离子不会充分地由第二电极提供。另一方面，即使当被氧化后表现出离子传导性的材料(例如，钽)被用作吸氧层时，除非被完全氧化否则可以制止离子传导。相反，在该示例性实施例中，由于离子传导膜14在除了岛之外的区域与第二电极12接触，因此在开关的过程中平稳地进行离子传导。
接着，将给出对该示例性实施例中的开关元件的制造方法的描述。
除了在图8F所描述的工艺中吸氧层由厚度为3nm的铝制成之外，方法与示例性实施例1的类似。利用溅射法通过在连接孔53的底部和侧面形成厚度为3nm的铝，可以提供岛状的铝。另外，在图8H所描述的工艺中的热处理中，铝吸收氧并变成氧化铝。虽然氧化铝不是离子传导层，但是可以从第二电极58向除了形成有铝的区域之外的离子传导层54提供金属离子。
示例性实施例3
在该示例性实施例中的开关元件中，示例性实施例1中的吸氧层放置在与第二电极接触而没有与离子传导层接触的位置。随后，将描述该示例性实施例的构造。
图11是该示例性实施例中的开关元件的示例性构造的示意性剖视图。
图11所示的开关元件与示例性实施例1一样包括第一电极10、第二电极12和离子传导层14。然后，在该示例性实施例中，在第二电极12上设置吸氧层20。在此，由于第一电极10、第二电极12、离子传导层14和吸氧层20的材料与示例性实施例1中的近似，因此省略了详细的描述。
图12是示出了在热处理前和热处理后的该示例性实施例的开关元件是怎样的示意性剖视图。当该示例性实施例的开关元件经受热处理时，通过吸氧层20来捕获传统上与第二电极的铜结合的氧。结果，吸氧层20a被氧化，以制止第二电极12被氧化。图12示出了吸氧层20具有大的厚度，其中，与第二电极12接触的吸氧层20a被氧化，而与第二电极12相对的吸氧层20b没有被氧化。
接着，将给出对上述的示例性实施例的差异的描述。在示例性实施例1和示例性实施例3中，由于吸氧层设置在离子传导层14和第二电极12之间，因此吸氧层影响从第二电极12的金属离子的提供。另一方面，当如该示例性实施例地吸氧层20设置在除了离子传导层14和第二电极12之间以外的位置时，吸氧层将不影响金属离子的提供。然而，由于离子传导层14产生的氧必须迁移到第二电极12中，因此，氧的产生速率比示例性实施例1和示例性实施例2差。另一方面，已经确认的是，在350℃或更高的加热的过程中，氧迁移到第二电极12，与离子传导层14相对的设置在第二电极12的表面上的吸氧层20充分地作用。随后，将给出对确认了效果的实验的描述。
在实验中，作为该示例性实施例的结构的样品，构造开关元件，其中，氧化钽(20nm的厚度)用于离子传导层14；铜(100nm的厚度)用作第二电极12；铂(100nm的厚度)用作第一电极10；厚度为5nm的铝用作吸氧层20。另外，为了进行特殊比较，没有设置有吸氧层20的开关元件也被制备为传统结构的样品。在构造了各个的器件之后，它们经受了400℃的退火处理。已经确认的是，在退火前所有的器件能够操作。
图13A和图13B是示出了开关元件的特性结果的曲线图。图13A示出了传统结构下的开关元件的情况，图13B示出了处于该示例性实施例的结构的开关元件的情况。另外，曲线图的垂直轴表示在电极之间流动的电流，水平轴表示施加到第二电极的电压。
如图13A所示，当没有设置吸氧层20时，即使第二电极施加有等于8V的电压，开关元件也没有转变为ON状态。另一方面，当铝被设置为吸氧层20时，随着以与退火之前近似的方式向第二电极被施加有电压，开关元件转变为ON状态，如图13B所示。从这个实施，确认在该示例性实施例的开关元件中，铝捕获扩散到铜中的氧，以有效地 制止铜被氧化。
在示例性实施例1中，当被氧化后没有表现出离子传导性的材料(例如，铝)用作吸氧层时，在氧化后，铜离子不会充分地由第二电极提供。另一方面，即使当被氧化后表现出离子传导性的材料(例如，钽)用作吸氧层时，除非完全被氧化，否则可以制止离子传导。相反，在该示例性实施例中，由于吸氧层20设置在与第二电极12接触而没有与离子传导层14接触的位置，因此在开关的过程中平稳地进行离子传导。
接着，将给出对该示例性实施例中的开关元件的制造方法的描述。在图8A至图8E所示的工艺之后执行图14A至图14B所示的工艺。因此，这里，省略了对图8A至图8E所示的工艺的详细描述，将描述随后的工艺。
在示例性实施例1中描述的图8A至图8E所示的工艺之后，通过溅射法，在连接孔53的底部和侧面以及第二停止绝缘膜51上沉积离子传导层61。厚度为15nm的氧化钽用作离子传导层61。接着，通过CVD法在离子传导层61上形成含铝的铜种籽层(未示出)。铜种籽层的厚度被设置为大致5nm至50nm。然后，通过电镀法在铜种籽层上形成铜62。铜的厚度被设置为大致300nm至800nm。随后，通过溅射法在铜62上形成吸氧层63(图14A)。厚度为5nm的铝用于吸氧层63。
随后，在氮气的气氛中在350℃下进行加热。在该退火工艺中，铜的晶粒增加，包含在铜种中的铝扩散到铜62，起到了增加电致迁移的耐久性的作用。在该热处理中，离子传导层61内的氧扩散到铜62中，以氧化吸氧层63的一部分。
接着，如图14B所示，通过诸如CMP方法的方法来刮掉除了连接孔52之外的在第二停止绝缘膜51上的不必要的吸氧层63、离子传导 层61和铜62，在此之后，在第二停止绝缘膜51上形成第三保护绝缘膜64。由于随后的布线工艺与传统技术的近似，因此省略了对其的描述。
将给出图11所示的开关元件的组件与图14A至图14B所示的层的对应关系的描述。图11h所示的第二电极65对应于图11中的第二电极12。图8C至图8H所示的第一电极49对应于图11中的第一电极10。
通过从图5所描述的工艺到半导体集成电路制造工艺的全部完成的每个工艺中所需的热处理，层间电介质膜和离子传导层54内的氧扩散到吸氧层63中的铝，从而铝被氧化。
示例性实施例4
该示例性实施例将本发明应用到三端子开关元件。
图15是示出了该示例性实施例中的开关元件的示例性构造的示意性剖视图。
如图15所示，除了其电阻在ON状态和OFF状态之间变化的第一电极31和第二电极32之外，该示例性实施例的开关元件还包括用于控制电极之间的电阻的第三电极33。吸氧层16设置在第二电极32和第三电极33上，离子传导层14设置在吸氧层16上。第二电极32和第三电极33形成在离子传导层14的底面的相同平面上。将第二电极32和第三电极33形成为在其间具有大致10nm至100nm的间隔。
第二电极32和第三电极33的材料是铜，而离子传导层14的材料是氧化钽。第一电极31的材料是钽。
在该示例性实施例的三端子开关中，当经受热处理时吸氧层16也被氧化，以防止第二电极32和第三电极33被氧化。结果，产生与示例性实施例1的效果近似的效果。另外，当该示例性实施例应用到示例性实施例2中时，产生与该示例性实施例的效果近似的效果。
接着，将给出对该示例性实施例中的开关元件的制造方法的描述。图16A至图16G是用于描述该示例性实施例中的开关元件的制造方法的示意性剖视图。
通过与示例性实施例1所描述的图8A近似的工艺，在衬底70上依次形成第一钝化膜71、第一层间电介质膜72和第一停止绝缘膜73(图16A)。在此，与示例性实施例1中的衬底40一样，利用传统的技术在半导体衬底上形成包括晶体管的半导体器件，并在半导体器件上形成绝缘膜，从而导致产生衬底70。随后，以与图8B中的铜布线46的形成方法近似的方式来形成第二电极74和第三电极75，并在其上形成第二保护绝缘膜76(图16B)。
接着，通过蚀刻来去除第二电极74和第三电极75上的第二保护绝缘膜76的一部分。然后，通过溅射法来沉积吸氧层78、离子传导层79和保护绝缘膜80，并通过蚀刻来形成期望的图案(图16C)。然后，如图16D所示，在保护绝缘膜80和第二保护绝缘膜76的暴露的表面上，依次形成第二层间电介质膜81、第三保护绝缘膜82、第三层间电介质膜83和第二停止绝缘膜84。
接下来，通过光刻技术和蚀刻，在第二层间电介质膜81、第三保护绝缘膜82、第三层间电介质膜83和第二停止绝缘膜84上形成连接孔85和布线凹槽86。然后，通过蚀刻来去除连接孔85的底部上的保护绝缘膜80(图16E)。
接着，通过溅射法在布线凹槽86的侧面和连接孔85的底部和侧 面沉积阻挡金属87。随后，通过CVD法在阻挡金属87上形成含铝的铜种籽层(未示出)。铜种籽层的厚度被设置为大致5nm至50nm。另外，通过电镀法在铜种籽层上形成铜88。铜的厚度被设置为大致300nm至800nm。随后，在氮气的气氛中在350℃下进行加热。在退火工艺中，铜的晶粒增加，包含在铜种中的铝扩散到铜，起到了增加电致迁移的耐久性的作用。在该热处理中，离子传导层79内的氧扩散，从而氧化吸氧层78(图16F)。
接着，如图16G所示，通过诸如CMP方法的方法，来刮掉第二停止绝缘膜84上的不必要的阻挡金属87和铜88，在此之后，在第二停止绝缘膜84上形成第四保护绝缘膜89。由于随后的布线工艺与传统技术的近似，因此省略了对其的描述。
将给出对图15所示的开关元件的组件与图16A至图16G所示的层的对应关系的描述。分别地，图16B至图16G所示的第二电极74对应于图15中的第二电极32；阻挡金属87对应于图15中的第一电极31；第三电极75对应于图15中的第三电极33。
通过从图16C所述的工艺到半导体集成电路制造工艺的全部完成的每个工艺所需的热处理，层间电介质膜和离子传导层79内的氧扩散到吸氧层78中的钽，从而钽被氧化。因为吸氧层78中的钽被氧化，所以它与离子传导层79的氧化钽均质，如图16所示，并用作开关元件的离子传导层。另一方面，当钽用作第一电极时，即使被氧化的部分也将与离子传导层均质。
至于示例性实施例1至示例性实施例4中的开关元件的制造方法，抑制铜扩散到氧化物膜的材料，例如氮化硅，或者包含其中混有任意量的碳的材料等被优选地用于第一保护绝缘膜41、71、第二保护绝缘膜47、76、第三保护绝缘膜57、64、82、第四保护绝缘膜89、保护绝缘膜80和阻挡绝缘膜52。
另外，优选地用于第一层间电介质膜42、72、第二层间电介质膜50、81和第三层间电介质膜83的低电介质绝缘膜是添加了任意量的氢、氟和碳并且介电常数比氧化硅膜低的硅和氧的化合物。公知的是，包括空隙(void)的膜进一步降低了介电常数。低电介质绝缘膜可以被构造为具有空隙。空隙的大小优选地为2nm或更小。
另外，当第一停止绝缘膜43、73和第二停止绝缘膜51、84由氧化硅膜制成时，它们的厚度可以大致为50nm至200nm。通过作为传统技术的溅射法或CVD法可形成各个绝缘膜。
此外，厚度为大致30nm的钽可以用作阻挡金属45、87。可选择地，可以使用具有各自厚度的氮化钽和钽的层压结构，所述厚度可以为大致5nm至30nm。
如前面的示例性实施例1至示例性实施例4所述，本发明可以防止在半导体集成电路制造工艺过程中开关元件的电极在高温环境下被氧化，并可以防止改变电阻的开关的功能的劣化。
还应该理解的是，本发明不限于上述的示例性实施例，各种改变可以落在本发明的范围内并且它们也可以包括在本发明的范围内。

Claims (27)

1.一种开关元件，所述开关元件包括：离子传导层，其能够传导金属离子；第一电极，其被布置成与所述离子传导层接触；以及第二电极，其用于向所述离子传导层提供所述金属离子，所述开关元件利用电化学反应来操作，
包括比所述第二电极更易于被氧化的材料的吸氧层被布置成与所述第二电极接触。
2.一种开关元件，所述开关元件包括：离子传导层，其能够传导金属离子；第一电极，其被布置成与所述离子传导层接触；第二电极，其由于所述金属离子的沉积或溶解而表现出与所述第一电极的电特性的改变；以及第三电极，其用于向所述离子传导层提供所述金属离子，所述开关元件利用电化学反应来操作，
包括比所述第三电极更易于被氧化的材料的吸氧层被布置成与所述第三电极接触。
3.根据权利要求1所述的开关元件，其中，所述吸氧层布置在所述第二电极和所述离子传导层之间；并且
当被氧化时，所述吸氧层具有对于作为载流子的所述金属离子的离子传导属性。
4.根据权利要求2所述的开关元件，其中，所述吸氧层布置在所述第三电极和所述离子传导层之间；并且
当被氧化时，所述吸氧层具有对于作为载流子的所述金属离子的离子传导属性。
5.根据权利要求1所述的开关元件，其中，所述离子传导层包括氧化钽，所述吸氧层包括钽。
6.根据权利要求2所述的开关元件，其中，所述离子传导层包括氧化钽，所述吸氧层包括钽。
7.根据权利要求1所述的开关元件，其中，所述吸氧层在所述第二电极和所述离子传导层之间布置成岛状的形状。
8.根据权利要求2所述的开关元件，其中，所述吸氧层在所述第三电极和所述离子传导层之间布置成岛状的形状。
9.根据权利要求1所述的开关元件，其中，所述吸氧层包括铝。
10.根据权利要求2所述的开关元件，其中，所述吸氧层包括铝。
11.根据权利要求1所述的开关元件，其中，所述第二电极的材料是铜，所述第一电极由与铜相比不易于变成金属离子的材料制成。
12.根据权利要求2所述的开关元件，其中，所述第三电极的材料是铜，所述第一电极和所述第二电极由与铜相比不易于变成金属离子的材料制成。
13.一种制造开关元件的方法，所述开关元件包括能够传导金属离子的离子传导层、布置成与所述离子传导层接触的第一电极和用于向所述离子传导层提供所述金属离子的第二电极，所述开关元件利用电化学反应来操作，所述方法包括：
形成所述第二电极；
在由所述第二电极限定的两个表面中的一个表面上形成吸氧层，所述吸氧层包括比所述第二电极更易于被氧化的材料；
在由所述吸氧层限定的两个表面中的、不与所述第二电极接触的一个表面上形成所述离子传导层；以及
在由所述离子传导层限定的两个表面中的、不与所述吸氧层接触的一个表面上形成所述第一电极。
14.一种制造开关元件的方法，所述开关元件包括能够传导金属离子的离子传导层、布置成与所述离子传导层接触的第一电极和用于向所述离子传导层提供所述金属离子的第二电极，所述开关元件利用电化学反应来操作，所述方法包括：
形成所述第一电极；
在由所述第一电极限定的两个表面中的一个表面上形成所述离子传导层；
在由所述离子传导层限定的两个表面中的、不与所述第一电极接触的一个表面上形成所述第二电极；以及
在由所述第二电极限定的两个表面中的、不与所述离子传导层接触的一个表面上形成吸氧层，所述吸氧层包括比所述第二电极更易于被氧化的材料。
15.根据权利要求13所述的制造开关元件的方法，其中，所述吸氧层在所述第二电极的两个表面的所述一个上形成为岛状的形状。
16.根据权利要求13所述的制造开关元件的方法，其中，将所述吸氧层设置成防止在形成所述吸氧层中所述第一电极和所述第二电极被氧化的厚度。
17.根据权利要求13所述的制造开关元件的方法，其中，通过在形成所述吸氧层中对应于对氧的目标吸收力来改变钽和氧的组成比，来形成所述吸氧层。
18.根据权利要求14所述的制造开关元件的方法，其中，通过在形成所述吸氧层中对应于对氧的目标吸收力来改变钽和氧的组成比，来形成所述吸氧层。
19.根据权利要求14所述的制造开关元件的方法，还包括在形成所述吸氧层之后的热处理，其中：
在所述热处理之后去除所述吸氧层。
20.根据权利要求13所述的制造开关元件的方法，其中，当被氧化时，所述吸氧层具有对于作为载流子的所述金属离子的离子传导属性。
21.根据权利要求14所述的制造开关元件的方法，其中，当被氧化时，所述吸氧层具有对于作为载流子的所述金属离子的离子传导属性。
22.根据权利要求13所述的制造开关元件的方法，其中，所述离子传导层由包括氧化钽的材料形成，所述吸氧层由包括钽的材料形成。
23.根据权利要求14所述的制造开关元件的方法，其中，所述离子传导层由包括氧化钽的材料形成，所述吸氧层由包括钽的材料形成。
24.根据权利要求13所述的制造开关元件的方法，其中，所述吸氧层由包括铝的材料形成。
25.根据权利要求14所述的制造开关元件的方法，其中，所述吸氧层由包括铝的材料形成。
26.根据权利要求13所述的制造开关元件的方法，其中，所述第二电极由铜形成，所述第一电极由与铜相比不易于变成金属离子的材料形成。
27.根据权利要求14所述的制造开关元件的方法，其中，所述第二电极由铜形成，所述第一电极由与铜相比不易于变成金属离子的材料形成。
CN2007800198487A 2006-03-30 2007-03-26 开关元件及开关元件的制造方法 Active CN101454920B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006093513 2006-03-30
JP093513/2006 2006-03-30
PCT/JP2007/056192 WO2007114099A1 (ja) 2006-03-30 2007-03-26 スイッチング素子およびスイッチング素子の製造方法

Publications (2)

Publication Number Publication Date
CN101454920A CN101454920A (zh) 2009-06-10
CN101454920B true CN101454920B (zh) 2010-12-22

Family

ID=38563368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800198487A Active CN101454920B (zh) 2006-03-30 2007-03-26 开关元件及开关元件的制造方法

Country Status (4)

Country Link
US (1) US8558211B2 (zh)
JP (1) JP5502320B2 (zh)
CN (1) CN101454920B (zh)
WO (1) WO2007114099A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236381B2 (en) * 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
KR101060793B1 (ko) * 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP5458892B2 (ja) * 2007-12-19 2014-04-02 日本電気株式会社 スイッチング素子およびその製造方法
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
WO2010079829A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 スイッチング素子及びその製造方法
US9059402B2 (en) * 2009-06-25 2015-06-16 Nec Corporation Resistance-variable element and method for manufacturing the same
US9059028B2 (en) * 2009-06-25 2015-06-16 Nec Corporation Semiconductor device and method for manufacturing same
US8421048B2 (en) * 2009-07-13 2013-04-16 Seagate Technology Llc Non-volatile memory with active ionic interface region
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US8878153B2 (en) 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
US8796659B2 (en) 2010-03-19 2014-08-05 Nec Corporation Variable resistance element, semiconductor device including variable resistance element, and methods for manufacturing variable resistance element and semiconductor device
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
JP5565570B2 (ja) * 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置
WO2011158691A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 抵抗変化素子及び抵抗変化素子の製造方法
JP5690635B2 (ja) * 2011-04-06 2015-03-25 国立大学法人鳥取大学 不揮発性半導体記憶装置および同装置の製造方法
US20150001456A1 (en) * 2011-05-10 2015-01-01 Nec Corporation Resistance variable element, semiconductor device including it and manufacturing methods therefor
US8912061B2 (en) 2011-06-28 2014-12-16 International Business Machines Corporation Floating gate device with oxygen scavenging element
US8541867B2 (en) * 2011-06-28 2013-09-24 International Business Machines Corporation Metal insulator metal structure with remote oxygen scavenging
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8716088B2 (en) 2012-06-27 2014-05-06 International Business Machines Corporation Scavenging metal stack for a high-K gate dielectric
JP5765318B2 (ja) * 2012-11-07 2015-08-19 株式会社村田製作所 セラミック電子部品
US9269898B2 (en) * 2014-02-07 2016-02-23 Crossbar, Inc. Low temperature deposition for silicon-based conductive film
WO2015182074A1 (ja) * 2014-05-29 2015-12-03 日本電気株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628841A (ja) 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
JPH0936355A (ja) 1995-07-14 1997-02-07 Hitachi Ltd 集積化電子化学回路
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
WO1999028914A2 (en) 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
FR2781084B1 (fr) * 1998-07-10 2007-08-31 Saint Gobain Vitrage Procede de traitement d'un dispositif electrochimique
CN1175423C (zh) 1999-02-11 2004-11-10 亚利桑那州立大学董事会 微电子可编程结构及其形成与编程方法
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
US7268075B2 (en) * 2003-05-16 2007-09-11 Intel Corporation Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
JP5066918B2 (ja) * 2004-12-28 2012-11-07 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特表2002-536840A 2002.10.29

Also Published As

Publication number Publication date
US8558211B2 (en) 2013-10-15
JPWO2007114099A1 (ja) 2009-08-13
JP5502320B2 (ja) 2014-05-28
CN101454920A (zh) 2009-06-10
WO2007114099A1 (ja) 2007-10-11
US20100133501A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
CN101454920B (zh) 开关元件及开关元件的制造方法
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US10818544B2 (en) Method to enhance electrode adhesion stability
KR100630437B1 (ko) 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR101699769B1 (ko) 저항 메모리 소자 및 그 형성방법
US8338814B2 (en) Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
US8134139B2 (en) Programmable metallization cell with ion buffer layer
KR100672274B1 (ko) Ｒｒａｍ 메모리 셀 전극
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US9627613B2 (en) Resistive random access memory (RRAM) cell with a composite capping layer
US8350245B2 (en) Variable resistance element and nonvolatile semiconductor memory device using the same
CN102714210B (zh) 非易失性存储元件以及非易失性存储元件的制造方法
CN102484114B (zh) 非易失性半导体存储装置及其制造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US20130214234A1 (en) Resistive Switching Devices and Methods of Formation Thereof
US8685851B2 (en) MOS device with memory function and manufacturing method thereof
US20090230391A1 (en) Resistance Storage Element and Method for Manufacturing the Same
US20150171142A1 (en) Nonvolatile memory device and method for manufacturing the same
US8533938B2 (en) Method of manufacturing resistance change element
CN102630340A (zh) 非易失性半导体存储元件的制造方法
US9401472B1 (en) Programmable impedance elements and devices that include such elements
JP2011211165A (ja) 半導体装置及びその製造方法
WO2020195918A1 (ja) 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法
US20230422641A1 (en) Cmos-compatible rram devices
JP2020136681A (ja) 半導体メモリセル構造、半導体記憶装置及び半導体メモリセル構造の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210125

Address after: Japan Ibaraki

Patentee after: Napoli Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right