CN1885431A - 半导体存储设备及用于该半导体存储设备的控制方法 - Google Patents

Abstract

本发明提供了用于以第0～第4阈值电压中的任意一个来存储数据的存储单元阵列，和用于存储表示分别写入第一页和第二页的数据的写入操作之间的时间顺序关系的标志数据。控制器在“正向”写入操作中，根据第一页的数据将存储单元的状态从第0状态变换到第0或第1状态，并根据第二页的数据将存储单元的状态变换到第0、第1、第2和第3状态中的任意一种。控制器在“反向”写入操作中，根据第二页的数据将存储单元的状态从第0状态变换到第0或第3状态，并根据第一页的数据将存储单元的状态变换到第0、第1、第3和第4状态中的任意一种。然后，在标志存储装置中存储表示“反向”写入操作的标志数据。

Description

半导体存储设备及用于该半导体存储设备的控制方法

技术领域

本发明涉及能够存储多值数据的半导体存储设备及该半导体存储设备的控制方法。

背景技术

当前，随着电信技术的不断发展，用户对于电信服务的要求也日益提高，许多个性化的电信业务由此涌现。但是，现有电信业务中还没有能够由主叫终端为被叫终端定制作为振铃提示的多媒体资源的业务，为叙述方便，本文中将这种业务简称为彩像业务，并将主叫终端所定制的用于作为振铃提示向被叫终端播放的多媒体资源称为彩像资源，彩像资源可包括：图片、文字、音频、视频中的一种或者其任意组合。

已经提出一种其中使用电可擦可编程只读存储器(EEPROM)的与非(NAND)闪速存储器，作为能够电重写数据的非易失性半导体。在NAND闪速存储器中，将邻近放置的多个存储单元的源和漏串联连接，并且将串联连接的多个存储单元连接至位线，作为一个装置。在NAND闪速存储器中，在/从放置于行方向上的多个单元中的全部或一半中写入/读取数据。

近来，开发了一种用于在NAND闪速存储器的单元中存储多个数据的多值存储器。未审日本专利申请No.2001-93288的公开文本披露了一种用于多值NAND闪速存储器的数据写入方法，等等，作为该技术的一个例子。

图22示出了上述文献中讲述的数据写入方法。当在存储单元中写入数据时，要是构成第一或第二页中数据的写入数据为“1”，则存储单元的阈值电压不会由于写入操作而发生变化。换句话说，在存储单元中的数据未发生任何变化，也就是说，在单元中未写入数据。要是构成第一或第二页中数据的写入数据为“0”，则存储单元的阈值电压由于写入操作而发生变化。换句话说，存储单元中的数据发生了变换，也就是说，在单元中写入了数据。

假设在擦除状态下存储单元中的数据为“0”(数据“11”：第二页中的数据“1”，第一页中的数据“1”)，首先，在存储单元中写入第一页的数据。当写入数据为“1”时，存储单元中的数据仍然保持为“0”(数据“11”)。当写入数据为“0”时，存储单元中的数据变换为“1”(数据“10”)。

接下来，在存储单元中写入第二页的数据。要是将写入数据“0”从外部提供给其数据通过第一页中的写入操作变换为“1”(数据“10”)的存储单元，则存储单元中的数据变换为“2”(数据“00”)。  要是将写入数据“0”从外部提供给其数据通过第一页中的写入操作仍然保持为“0”(数据“11”)的存储单元，则存储单元中的数据变换为“3”(数据“01”)。

图23示出了在前述文献中讲述的数据读取方法。当从存储单元中读取第二页的数据时，要是存储单元中的数据为“0”(数据“11”)或“1”(数据“10”)则读取数据为“1”，而要是存储单元中的数据为“2”(数据“00”)或“3”(数据“01”)则读取数据为“0”。因此，如果判断存储单元中的数据是否至多为“1”，或者是否至少为“2”的话，那么可以从存储单元中读取数据。从而，通过将读取数据时的字线电压设置为介于“1”和“2”之间电压的第二判决电平，从存储单元中读取数据。

在读取第一页的数据时，如果存储单元中的数据为“0”(数据“11”)或“3”(数据“01”)则读取数据为“1”，而如果存储单元中的数据为“1”(数据“10”)或“2”(数据“00”)则读取数据为“0”。因此，通过判断是否存储单元中的数据至少为“0”或至少为“1”，并且是否存储单元中的数据至多为“2”状态或“3”状态，那么可以读取第一页的数据。更具体而言，可以在两个读取操作中读取第一页的数据，这两个读取操作分别是将读取数据时的字线电压设置为介于“0”和“1”之间电压的第一判决电压的读取操作，以及将字线电压设置为介于“2”和“3”之间电压的第三判决电压的读取操作。

图21示出了常规非易失性半导体存储设备的示意构造，例如用于存储四进制数据(两个比特)的NAND闪速存储器结构。存储单元阵列1包括多个位线、多个字线和多个共用源线，其中以矩阵形态排列包括例如EEPROM单元并且能够电重写数据的存储单元。将用于控制位线的位线控制电路2和字线控制电路6连接至存储单元1。

如稍后要描述的，位线控制电路2包括多个数据存储器电路。位线控制电路执行其中通过位线读取存储单元阵列1内存储单元中数据的处理，其中通过位线读取存储单元阵列1内存储单元的状态的处理，以及其中通过位线将写入控制电压施加给存储单元阵列1内存储单元以便在存储单元中写入数据的处理。将列解码器3和数据输入/输出电路4连接至位线控制电路2。位线控制电路2中的任何一个数据存储器电路均由列解码器3进行选择。通过所选数据存储器电路读取的存储单元中的数据，通过数据输入/输出电路4从数据输入/输出端子5输出至外部。输入至数据输入/输出端子5的写入数据，通过数据输入/输出电路4从外部输出至数据存储电路。在其中输入数据的数据存储电路由列解码器3进行选择。

将字线控制电路6连接至存储单元阵列1。字线控制电路6选择存储单元阵列1的任意一条字线，并向所选的字线提供用于读取，写入或擦除数据所必需的电压。

将存储单元阵列1，位线控制电路2，列解码器3，数据输入/输出电路4和字线控制电路6连接至控制信号产生电路7a和控制电压产生电路7b，并受到控制信号产生电路7a和控制电压产生电路7b的控制。将控制信号产生电路7a和控制电压产生电路7b连接至控制信号输入端子8。存储单元阵列1的各个部件1～4和6由从外部输入至控制信号输入端子8的控制信号进行控制。控制电压产生电路7b产生编程、验证、读取和擦除数据各自所需的电压，并将所产生的电压提供给存储单元阵列1的部件1～4和6。

存在这样一个问题，在上述常规多值存储单元中，必须根据如第一页→第二页的“正方向”来执行数据写入操作。以下将详细描述该问题。

当在擦除状态下，也就是状态“0”(数据“11”)下，在常规多值存储单元中写入第一页的数据时，在存储单元中写入数据“1”和写入状态“0”各自变换为“0”(数据“11”)或“1”(数据“10”)。当随后在当前状态下写入第二页的数据时，(根据正方向次序，即第一页→第二页的处理)在存储单元中写入数据“1”和写入数据“0”各自变换为“0”(数据“11”)，“1”(数据“10”)，“2”(数据“00”)，和“3”(数据“01”)中的一个。

然而，当以“反方向”写入数据时，其中在写入第一页的数据之前在擦除状态下写入第二页的数据，则第二页的数据“1”和“0”各自变换为“0”(数据“11”)和“3”(数据“01”)。

就诸如NAND闪速存储器等的浮点栅极型存储单元而论，存储单元的阈值电压由于数据写入操作而变得更高，由于数据擦除而变得更低。因此，不可能将作为写入操作中第四状态下最高阈值电压的“3”变回到“1”或“2”。因而，在“反方向”的写入操作中不能写入第一页的数据，这是因为在存储单元(阈值电压)的顺序变换中产生了问题。结果，该数据不能记录为多值存储器。由于该缺陷，常规的写入操作的执行仅局限于按照“正方向”进行，即第一页→第二页，从而存在这样的问题，不可能以随机地址在多值闪速存储器中写入数据。

发明内容

因此，本发明的主要目标是实现一种写入操作，其中可以在多值闪速存储器中以随机地址写入数据。

为了实现上述目标，根据本发明的半导体存储设备，为了存储n值数据(n为至少为2的整数)，在数据能够基于至少2ⁿ+1个彼此不同的阈值电压中的任意一个来识别的状态下存储数据。

在前述构造中，优选依照数据被写入其中的地址的顺序改变阈值电压与数据之间的对应关系，以便根据所述地址顺序改变阈值的定义。

聚焦于写入控制构造上，根据本发明的半导体存储设备包括：

具有多个存储单元的存储单元阵列，所述存储单元用于在数据能够基于第0阈值电压～第4阈值电压中的任意一个来识别的状态下存储数据，所述阈值电压的大小关系为第0阈值电压＜第1阈值电压＜第2阈值电压＜第3阈值电压＜第4阈值电压，其中所述存储单元按照格子形状设置并分别连接到字线和位线上；

控制器，用于控制在所述存储单元中写入第一页中和第二页中的数据的写入操作；和

标志存储装置，用于存储表示在所述存储单元中写入第一页中的数据的写入操作与在所述存储单元中写入第二页中的数据的写入操作之间的时间前后关系的标志数据，其中

所述控制器执行：

根据待以“正向”(第一页→第二页)写入顺序在第一页的写入操作中被写入的数据，将所述存储单元的状态从数据能够基于该第0阈值电压来识别的状态，变换到数据能够基于该第0阈值电压或该第1阈值电压来识别的状态；

根据待以所述“正向”写入顺序在第二页的写入操作中被写入的数据，将所述存储单元的状态变换到数据能够用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别的状态；

根据待以“反向”(第二页→第一页)写入顺序在第二页的写入操作中的写入操作中被写入的数据，将所述存储单元的状态从数据能够基于该第0阈值电压来识别的状态，变换到数据能够基于该第0阈值电压或该第3阈值电压来识别的状态；和

根据待以所述“反向”写入顺序在第一页的写入操作的写入操作中被写入的数据，将所述存储单元的状态变换到数据能够基于该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别的状态，并且

在所述以“反向”写入顺序写入数据的两个写入操作中，所述标志存储装置存储表示所述“反向”写入顺序的标志数据。

在前述构造中，数字n＝2。因此，至少为2ⁿ+1的阈值电压状态的数目至少为五。在所述构造中，这五个状态意指第0、第1，第2，第3，第4阈值电压。

在前述构造中，在所述“正向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“正向”写入顺序的标志数据，并且

控制器优选地执行：

当存储在所述标志存储装置中的标志数据表示“正向”写入顺序时，由所述存储单元的状态判断数据是否基于该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别，并且基于该判断的结果从所述存储单元中读取数据；和

当存储在所述标志存储装置中的标志数据表示“反向”写入顺序时，由所述存储单元的状态判断下数据是否基于该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别，并且基于该判断的结果从所述存储单元中读取数据。

表示“反向”写入顺序的标志数据在后续的数据读取操作中被参考。

根据本发明的用于半导体存储设备的控制方法，包括，

第一步骤，其中该半导体存储设备包括多个存储单元，所述存储单元用于在数据能够基于第0阈值电压～第4阈值电压中的任意一个来识别的状态下存储数据，所述阈值电压的大小关系为第0阈值电压＜第1阈值电压＜第2阈值电压＜第3阈值电压＜第4阈值电压，当以“正向”写入顺序(第一页→第二页)在包括多个按照格子形状设置并分别连接到字线和位线上的存储单元的存储单元阵列中写入第一页中的数据时，根据待被写入的数据，所述存储单元的状态从数据能够基于第0阈值电压来识别的状态，变换到数据能够基于该第0阈值电压或该第3阈值电压来识别的状态；

第二步骤，当以“正向”写入顺序在所述存储单元阵列中写入第二页中的数据时，根据待写入的数据，将所述存储单元的状态变换到数据能够基于该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别的状态；

第三步骤，当以“反向”(第二页→第一页)写入顺序在所述存储单元阵列中写入第二页中的数据时，根据待写入的数据，将所述存储单元的状态从数据能够基于该第0阈值电压来识别的状态，变换到数据能够基于该第0阈值电压或该第3阈值电压来识别的状态；和

第四步骤，当以“反向”写入顺序在所述存储单元阵列中写入第一页中的数据时，根据待写入的数据，将所述存储单元的状态变换到数据能够基于该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别的状态，其中

在所述第一步骤和所述第二步骤中存储表示“正向”写入顺序的标志数据，并且

在所述第三步骤和所述第四步骤中存储表示“反向”写入顺序的标志数据。

在“正向”写入顺序中，先前页(第一页)的状态是第0状态和第1状态，而后继页(第二页)的状态是第0、第1、第2和第3状态，这在下文中将进行详细描述。

当在第0状态下首先写入先前页的数据之后，然后写入后继页的数据时，当数据未发生变化时使用第0状态的阈值电压，而当数据发生变化时使用第3状态的阈值电压。在这种情况下，阈值电压以这样的方式变换，第0状态→第0状态和第0状态→第三状态，其中阈值电压不会再变回来。

当在第1状态下首先写入先前页的数据，其后写入后继页的数据时，当数据未发生变化时使用第1状态的阈值电压，而当数据发生变化时使用第2状态的阈值电压。在这种情况下，阈值电压以这样的方式变换，第1状态→第1状态和第1状态→第2状态，该结果不会再变回来。

在前述任意一种情况中，以类似于常规技术的方式，以“正向”写入顺序的写入操作中，存储单元的状态变换并不是一种障碍。

在以“反向”写入顺序的写入操作中，先前页(第二页)处于第0或第3状态。后继页(第一页)处于第0、第1、第3和第4状态，这在下文中将进行详细描述。

当基于第0状态的阈值电压首先写入先前页的数据，其后写入后继页的数据时，当数据未发生变化时使用第0状态的阈值电压，而当数据发生变化时使用第1状态的阈值电压。在这种情况下，阈值电压以这样的方式变换，第0状态→第0状态和第0状态→第1状态，并且阈值电压不会再变回来。

当以第3状态的阈值电压首先写入先前页的数据，其后写入后继页的数据时，当数据未发生变化时使用第3状态的阈值电压，而当数据发生变化时使用第4状态的阈值电压。在这种情况下，阈值电压以这样的方式变换，第3状态→第3状态和第3状态→第4状态，并且阈值电压不会再变回来。

在前述任意一种情况下，在以与“正向”写入顺序相同的方式，以“反向”写入顺序的写入操作中，顺序变换在阈值电压的状态中并不是一种障碍。

如同所述，在根据本发明的半导体存储设备中，无论是以“正向”还是以“反向”写入顺序，都可以以随机地址在存储单元中写入多值数据。

聚焦于读取控制构造上，在根据本发明的半导体存储设备中，在所述“正向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“正向”写入顺序的标志数据，并且

所述控制器执行：

当存储在所述标志存储装置中的标志数据表示“正向”写入顺序时，判断所述存储单元的状态是否处于数据能够基于该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别的状态，并且基于该判断的结果从所述存储单元中读取数据；和

当存储在所述标志存储装置中的标志数据表示“反向”写入顺序时，判断所述存储单元的状态是否处于数据能够基于该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别的状态，并且基于该判断的结果从所述存储单元中读取数据。

聚焦于读取控制构造上，根据本发明的用于半导体存储设备的控制方法进一步包括，

读取所存储的标志数据；

当所读取的标志数据表示“正向”写入顺序时，判断所述存储单元的状态是否为数据能够基于该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别的状态，并且基于该判断的结果从所述存储单元中读取数据；和

当所读取的标志数据表示“反向”写入顺序时，判断所述存储单元的状态是否为数据能够用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别的状态，并且基于该判断的结果从所述存储单元中读取数据。

根据前述构造，无论关于存储单元的写入顺序是“正”方向还是“反”方向，都可以参考标志数据，从而可以调整存储单元的状态。结果，可以以随机地址在存储单元阵列中读取多值数据。

对于在前述构造中读取第二页的数据时的判决电平，优选地采取以下结构，判断存储单元的状态是否处于这样的状态，即当读取第二页的数据时能够基于存储单元状态中的第一阈值电压或第二阈值电压来识别数据，并且其后读取第二页的数据。

以与常规技术中读取第二页的相同方式来读取数据。以这种方式，读取控制操作的构造能够避免复杂化。

半导体存储设备优选地进一步包括能够以高速度读取和写入数据的易失性存储器，例如控制器与标志存储装置之间的SRAM缓冲器，其中所述控制器在所需时刻将所述标志数据从所述标志存储装置传送到该易失性存储器，并且在不同于该所需时刻的时刻将所述标志数据从该易失性存储器传送到所述标志存储装置。结果，可以以更高的速度实现写入和读取操作。

半导体存储设备优选地进一步包括字线标志存储装置，用于在上述构造中每一条字线中存储的标志数据。

半导体存储设备优选地进一步包括片标志存储装置，用于管理所有标志数据的状态。因此，在每一片(存储单元阵列)中判断“正向”写入顺序或“反向”写入顺序，并且在“正向”写入顺序的任一片中均可以省略每一条字线中标志数据的判断。结果，可以以更高的速度实现读取操作。

半导体存储设备优选地进一步包括块标志存储装置，用于管理每一块的标志数据的状态，所述块包含有多个页面作为一个单元。因此，在每一块中判断“正向”写入顺序或“反向”写入顺序，并且在“正向”写入顺序的任一块中均可以省略标志数据的判断。结果，可以实现更高速度的读取操作。

在前述构造中，字线标志存储装置优选地是与所述存储单元阵列的字线中在同一字线上提供的存储单元相同种类的存储单元。因此，可以减少存储标志数据和写入状态下数据的区域面积，这对于成本降低很有效。

半导体存储设备优选地进一步包括具有下述内容的标志单元位线控制电路。标志单元位线控制电路用于在所述“正向”写入顺序的写入操作中将所述标志存储单元的状态从数据能够基于该第0阈值电压来识别的状态，变换到数据能够基于该第1阈值电压来识别的状态，并且在所述“反向”写入顺序的写入操作中，将所述标志存储单元的状态从数据能够基于该第0阈值电压来识别的状态，变换到数据能够基于该第3阈值电压来识别的状态。因此，当从存储单元阵列读出数据时，设置为必需的字线的数目能够减少，这实现了高速处理。

在前述构造中，标志单元位线控制电路优选地将字线电压设置为介于该第2阈值电压和该第3阈值电压之间的电压，以便判断所述标志存储单元的状态。

根据本发明，即使以“反向”写入顺序来写入数据，也能够在存储单元中将数据存储为多值数据。

此外，可以高速执行读取和写入操作。此外，可以减少存储标志数据和要写入状态下数据的区域面积，这对于成本降低很有效。

作为半导体存储设备及其控制方法，例如配备有能够存储多值数据的EEPROM的NAND闪速存储器，根据本发明的技术是有效的。

附图说明

通过本发明优选实施例的以下描述，本发明的这些和其他目标以及优点将变得更加清楚。一旦实现本发明，本说明书中未讲述的大量益处就会引起本领域技术人员的注意。

图1是图示根据本发明优选实施例1的半导体存储设备构造的方框图。

图2示出了在根据优选实施例1的半导体存储设备中以“反向”写入顺序写入数据的情况下存储单元阈值电压的变换。

图3是在根据优选实施例1的半导体存储设备中以“反向”写入顺序写入数据的情况下读取操作的概念视图。

图4是在根据优选实施例1的半导体存储设备中写入操作的流程图。

图5是在根据优选实施例1的半导体存储设备中读取操作的流程图。

图6是图示根据本发明优选实施例2的半导体存储设备构造的方框图。

图7是在根据优选实施例2的半导体存储设备中易失性存储器和非易失性存储电路中数据发送操作的流程图。

图8是图示根据本发明优选实施例3的半导体存储设备构造的方框图。

图9是在根据优选实施例3的半导体存储设备中易失性存储器和非易失性存储电路中数据发送操作的流程图。

图10是在根据优选实施例3的半导体存储设备中写入操作的流程图。

图11是在根据优选实施例3的半导体存储设备中读取操作的流程图。

图12是图示根据本发明优选实施例4的半导体存储设备构造的方框图。

图13是在根据优选实施例4的半导体存储设备中易失性存储器和非易失性存储电路中数据发送操作的流程图。

图14是在根据优选实施例4的半导体存储设备中写入操作的流程图。

图15是在根据优选实施例4的半导体存储设备中读取操作的流程图。

图16是图示根据本发明优选实施例5的半导体存储设备构造的方框图。

图17示出了根据优选实施例5的半导体存储设备中的存储单元阵列。

图18示出了在根据优选实施例5的半导体存储设备中标志存储单元阵列的存储单元阈值电压的变换。

图19是在根据优选实施例5的半导体存储设备中写入操作的流程图。

图20是在根据优选实施例5的半导体存储设备中读取操作的流程图。

图21是图示根据常规技术的半导体存储设备构造的方框图。

图22示出了在根据常规技术的半导体存储设备中写入操作中存储单元阈值电压的变换。

图23是在根据常规技术的半导体存储设备中读取操作的概念视图。

具体实施方式

在下文中，将参照附图，描述根据本发明的半导体存储设备的优选实施例。本发明的技术领域并不限于以下描述的实施例。

优选实施例1

参照图示了根据本发明优选实施例1的半导体存储设备构造的图1所示的方框图，描述各个部件的操作。在图1中，E1指示控制装置，而E2指示标志存储装置。控制装置E1包括位线控制电路2、列解码器3、数据输入/输出电路4、字线控制电路6、控制信号产生电路7a、控制电压产生电路7b、字线标志控制电路10和字线状态控制电路11。字线标志控制电路10对应于在其中存储标志数据的字线标志存储装置，其中对各条字线使用第四、第三和第一判决电平(S506，S507和S508)。标志存储装置E2由非易失性存储电路9组成。与图21所示常规技术相同的任何其他部件，简单地具有相同的参考标记而不再详细描述。

当在写入第一页数据之前写入第二页数据时，非易失性存储电路9存储每一条字线的写入状态数据Da，和每一条字线的标志数据Fw。

字线标志控制电路10通过执行这样的处理，控制每条字线的标志数据Fw向非易失性存储电路9中的写入，其中字线标志控制电路10从非易失性存储电路9读取每条字线的标志数据Fw，将每条字线的标志数据Fw提供给字线控制电路6和位线控制电路2，并且识别写入操作中的页面顺序，以便更新每条字线的标志数据Fw。当以“正向”(第一页→第二页)写入顺序写入数据时，将每条字线的标志数据Fw定义为“0”，而当以“反向”(第二页→第一页)写入顺序写入数据时，定义为“1”。

字线状态控制电路11从非易失性存储电路9读取每条字线的写入状态数据Da，并将该写入状态数据Da提供给字线控制电路6。字线状态控制电路11基于输入给它的写入页面更新写入状态数据Da，并且执行该写入状态数据Da向非易失性存储电路9的写入控制。

写入状态数据Da是这样的数据，它表示是已经写入了第一页的数据还是已经写入了第二页的数据。

在以“正向”(第一页→第二页)写入顺序写入数据的情况下，存储单元的状态以与图22所示常规技术相同的方式进行变换。

当在擦除状态下，也就是存储单元的“0”状态下，以“正向”(第一页→第二页)写入顺序写入第一页的数据时，存储单元的状态变换到“0”(写入数据“1”)或“1”(写入数据“0”)。

当写入第二页的数据时，依照所写入的数据，存储单元的阈值电压分别进行如下变换。

如果第二和第一页的数据为“11”

状态“0”→状态“0”

如果第二和第一页的数据为“10”

状态“0”→状态“1”

如果第二和第一页的数据为“01”

状态“0”→状态“3”

如果第二和第一页的数据为“00”

状态“1”→状态“2”

更具体而言，以“正向”写入顺序执行写入操作之后的存储单元的阈值电压，以与常规技术类似的方式，得到状态“0”、状态“1”、状态“2”和状态“3”中的任意一种结果。

在“正”方向的写入操作中，先前页(第一页)的阈值电压为“0”(数据“11”)和“1”(数据“10”)。后继页(第二页)的阈值电压为“0”(数据“11”)、“1”(数据“10”)、“2”(数据“00”)和“3”(数据“01”)。以下将详细描述这些状态的变换。

当在以阈值电压“0”写入先前页(第一页)的数据之后，写入后继页(第二页)的数据时，当数据未发生变化时使用阈值电压“0”，而当数据发生变化时使用阈值电压“3”。更具体而言，阈值电压以这样的方式变换，状态“0”→状态“0”和状态“0”→状态“3”，并且该阈值电压不会再变回来。

当在以阈值电压“1”写入先前页(第一页)的数据之后，写入后继页(第二页)的数据时，当数据未发生变化时使用阈值电压“1”，而当数据发生变化时使用阈值电压“2”。更具体而言，阈值电压以这样的方式变换，状态“1”→状态“1”和状态“1”→状态“2”，并且该阈值电压不会再变回来。在任何情况下，在“正向”写入顺序的写入操作中，阈值电压的变换都不是一种障碍。

图2示出了当以“反向”(第二页→第一页)写入顺序写入数据时存储单元状态的变化。当在擦除状态下，也就是存储单元的“0”状态下，以“反向”写入顺序写入第二页的数据之后，存储单元的状态当写入数据为“1”时为“0”，当写入数据为“0”时为“3”。当写入第一页的数据时，依照所写入的数据，存储单元的阈值电压分别进行如下变换。

如果第二和第一页的数据为“11”

状态“0”→状态“0”

如果第二和第一页的数据为“10”

状态“0”→状态“1”

如果第二和第一页的数据为“01”

状态“3”→状态“3”

如果第二和第一页的数据为“00”

状态“3”→状态“4”

更具体而言，以“反向”写入顺序执行写入操作之后的存储单元的阈值电压，得到状态“0”、状态“1”、状态“3”和状态“4”中的任意一种结果。

在“反”方向的写入操作中，先前页(第二页)的阈值电压状态为“0”(数据“11”)和“3”(数据“01”)。后继页(第一页)的阈值电压状态为“0”(数据“11”)、“1”(数据“10”)、“3”(数据“01”)和“4”(数据“00”)。以下将详细描述这些状态的变换。

当在以阈值电压“0”写入先前页(第二页)的数据之后，写入后继页(第一页)的数据时，当数据未发生变化时使用阈值电压“0”，而当数据发生变化时使用阈值电压“1”。更具体而言，阈值电压以这样的方式变换，状态“0”→状态“0”和状态“0”→状态“1”，并且该阈值电压不会再变回来。

当在以阈值电压“3”写入先前页(第二页)的数据之后，写入后继页(第一页)的数据时，当数据未发生变化时使用阈值电压“3”，而当数据发生变化时使用阈值电压“4”。更具体而言，阈值电压以这样的方式变换，状态“3”→状态“3”和状态“3”→状态“4”，并且该阈值电压不会再变回来。在任何情况下，以与“正向”写入顺序的写入操作类似的方式，在“反向”写入顺序的写入操作中，阈值电压的变换都不是一种障碍。

如同所述，根据本优选实施例的半导体存储设备，无论在“正向”还是“反向”写入顺序的写入操作中，都可以以随机地址在存储单元阵列中写入多值数据。

图3示出了在优选实施例1中以“反向”写入顺序写入数据的情况下的数据读取方法。

当读取第二页的数据时，当存储单元处于状态“0”或“1”时读取数据为“1”，而当存储单元处于状态“3”或“4”时读取数据为“0”。因此如果判断存储单元的状态是否至多为状态“1”或至少为状态“3”，就可以读取数据，并且在读取操作中可以将字线电压设置为第二判决电平或第三判决电平中的一个，第二判决电平是状态“1”和状态“2”之间的电压，而第三判决电平是状态“2”和状态“3”之间的电压。

通过将字线电压设置为第二判决电平，可以像常规地读取第二页的数据那样来读取数据。由此，可以简化字线控制电路6的电路配置。

接下来，当读取第一页的数据时，当存储单元处于状态“0”或“3”时读取数据为“1”，而当存储单元处于状态“1”或“4”时读取数据为“0”。因此，必须判断第一页的数据是否为状态“0”、状态“1”、状态“3”或状态“4”中的一个。

在读取操作中，基于以下总共三次对字线电压的判决处理结果，读取第一页的数据。

基于届乎“0”和“1”之间电压的第一判决电平的电压判决处理

基于届乎“2”和“3”之间电压的第三判决电平的电压判决处理

基于届乎“3”和“4”之间电压的第四判决电平的电压判决处理

在以“正”方向，即第一页→第二页写入数据的状态下的数据读取方法类似于图23所示的常规技术，因此不再进行描述。

参照图4和5，描述对存储单元阵列1的数据写入操作和数据读取操作。

写入操作

当开始写入操作，并且从外部指定要写入的页面时，判断所指定页面是否是第一页(S401)。取决于S401的判断结果，写入操作是不同的，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前写入页为第一页的情况

控制装置E1中的字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S402)。接下来，根据所读取的写入状态数据Da判断是否已经写入了第二页的数据(S403)。当在S403中判断未写入第二页的数据时，判断当前的写入操作是“正向”写入顺序的写入操作，并且写入第一页的数据的当前写入操作是写入操作的前半部分。

基于前述判断，依照第一页的写入数据，将存储单元的状态变换为“0”或“1”(S404)。从而，作为“正向”写入顺序(第一页→第二页)的写入操作中的前一半写入操作(在下文中，称为第一写入操作)a1，来处理写入第一页数据的当前写入操作。

同时，当在S403中判断已经写入了第二页的数据时，依照如图2所示的写入数据，将存储单元的状态变换为“0”、“1”、“3”或“4”(S405)。从而，作为“反向”写入顺序(第二页→第一页)的写入操作中的后一半写入操作(在下文中，称为第四写入操作)a4，来处理写入第一页数据的当前写入操作。

判断结果表示当前写入页为第二页的情况

字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S406)。接下来，根据所读取的写入状态数据Da判断是否已经写入了第一页的数据(S407)。当在S407中判断已经写入了第一页的数据时，依照第一页的写入数据，以常规方式将存储单元的状态变换为“0”、“1”、“2”或“3”(S408)。从而，作为“正向”写入顺序(第一页→第二页)的写入操作中的后一半写入操作(在下文中，称为第二写入操作)a2，来处理写入第二页数据的当前写入操作。

其间，当在S407中判断未写入第一页的数据时，判断当前的写入操作是“反向”写入顺序的写入操作。基于该判断，字线标志控制电路10在非易失性存储电路9中写入“1”，作为每条字线的标志数据Fw(S409)。由此，依照如图2所示的写入数据，将存储单元阵列1的存储单元变换为状态“0”或状态“3”(S410)。从而，作为“反向”写入顺序(第二页→第一页)的写入操作中的前一半写入操作(在下文中，称为第三写入操作)a3，来处理写入第二页数据的当前写入操作。

在实际处理中，在“正向”写入顺序的写入操作的情况下，该操作按照第一写入操作a1→第二写入操作a2来执行，而在“反向”写入顺序的写入操作的情况下，该操作按照第三写入操作a3→第四写入操作a4来执行。

读取操作

当开始读取操作，并且从外部指定要读取的页面时，判断所指定页面是否是第一页(S501)。取决于S501的判断结果，存在不同的读取操作，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前读取页为第一页的情况

控制装置E1中的字线标志控制电路10从非易失性存储电路9读取每条字线的标志数据Fw(S502)。接下来，判断由此读取的字线标志数据Fw(S503)。当在S503中判断字线标志数据Fw为“0”时，判断当前的读取操作是以“正向”写入顺序写入的数据的读取操作。在这种情况下，正如图23所示的常规技术一样，存储单元处于状态“0”、状态“1”、状态“2”和状态“3”中的任意一种。因此，基于总共两次其中使用第三和第一判决电平(S504和S505)对存储单元的阈值电压的电平判决，来读取数据。这就是读取以“正向”写入顺序写入的数据的第一页的读取操作。

当在S503判断字线标志数据Fw为“1”时，判断当前读取操作是以“反向”写入顺序写入的数据的读取操作。在这种情况下，存储单元阵列1为状态“0”、状态“1”、状态“3”和状态“4”中的任意一种。如图3所示，基于总共三次其中使用第四、第三和第一判决电平(S506、S507和S508)对存储单元的阈值电压的电平判决，来读取数据。这就是读取以“反向”顺序写入的数据的第一页的读取操作。

当在S508的电平判决中判断存储单元的阈值电压大于第一判决电平时，存储单元处于如图3所示的状态“1”或状态“3”，并且第一页的数据分别为“0”和“1”。因此，第三判决电平对于识别第一页的数据来说是必需的。判决电平以递减次序进行变换，然而也可以以递增次序进行变换。当读取数据时，阈值状态没有任何变换，并且判决电平的变换方向是随机的。

判断结果表示当前写入页为第二页的情况

在这种情况下，读取操作不依赖于字线标志数据Fw。因此，基于图3和23所示的第二判决电平，通过判决存储单元的阈值电压，来读取数据(S509)。

它不仅可以应用于以“正向”写入顺序写入的数据的读取操作，而且也可以应用于以“反向”写入顺序写入的数据的读取操作。

如同所述，根据优选实施例1，可以将数据存储为多值数据，而不受第一和第二页中数据的写入顺序的限制。

优选实施例2

参照图示了图6所示半导体存储设备构造的方框图，描述本发明的优选实施例2。优选实施例2与优选实施例1(图1)的区别在于提供了易失性存储器12。易失性存储器12连接至标志存储装置E2(非易失性存储装置9)和控制装置E1。易失性存储器12提供在存储装置E2和控制装置E1之间，并且发送和接收写入状态数据Da和标志数据Fw。通常，在写入和读取操作中，非易失性存储电路9的处理速度比较慢，而易失性存储器12包括能够高速读取和写入数据的CMOS电路。因此，当在优选实施例1中对存储单元阵列1写入和读取数据时，对非易失性存储电路9执行的写入和读取操作，对易失性存储器12执行，从而可以提高处理速度。与图1所示优选实施例1类似的任何其他部件，简单地配备有相同的参考标记而不再详细描述。

图7示出了易失性存储器12和非易失性存储电路9之间的数据发送和接收实例。当开启电源时，从非易失性存储电路9读取写入状态数据Da和标志数据Fw，并将其存储在易失性存储器12中(S70X1和S70X2)。在关闭电源之前，立即从易失性存储器12读取写入数据Da和标志数据Fw，并将其写入到非易失性存储电路9中(S70Xn)。

如同所述，在优选实施例2中能够以高速度实现写入和读取操作。

优选实施例3

参照图示了图8所示半导体存储设备构造的方框图，描述本发明的优选实施例3。优选实施例3(图8)与优选实施例1(图1)的区别在于配备了片标志控制电路13。

片标志控制电路13从非易失性存储电路9读取片标志数据Fc，并将所读取的数据Fc提供给字线控制电路6。片标志控制电路13还从字线标志控制电路10获取各条字线的标志数据Fw，从字线状态控制电路11获取字线状态数据，并判断是否有必要更新各个片的标志数据Fc。片标志控制电路13将每一片的更新标志数据Fc写入到非易失性存储电路9中。片标志控制电路13对应于片标志存储装置，该片标志存储装置用于管理全部字线中每一个的标志数据的状态。类似于图1所示优选实施例1的任何其他部件，简单地配备有相同的参考标记而不再详细描述。同样，该描述中讲述的“每一片”意味着将存储单元阵列1视为一个装置。

图9示出了片标志控制电路13与非易失性存储电路9之间的数据发送和接收实例。当开启电源时，从非易失性存储电路9读取片标志数据Fc，并将其提供给片标志控制电路13(S90X1和S90X2)。另外，在关闭电源之前，立即从片标志控制电路13读取片标志数据Fc，并将其写入到非易失性存储电路9中。

将参照图10和11，描述对存储单元阵列1的数据写入操作和数据读取操作。

写入操作

当开始写入操作，并且从外部指定要写入的页面时，判断所指定页面是否是第二页(S1001)。取决于S1001的判断结果，写入操作是不同的，以下将基于判断结果(第一页和第二页)分别描述写入操作。

判断结果表示当前写入页为第一页的情况

字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S1002)。接下来，根据由此读取的写入状态数据Da判断是否已经写入了第二页的数据(S1003)。当在S1003中判断未在S1003中写入第二页的数据时，判断当前的写入操作是位于以“正向”(第一页→第二页)写入顺序的写入操作中前半部分的第一页的写入操作。

基于前述判断，依照第一页的写入数据，将存储单元的状态变为“0”或“1”(S1004)。从而，作为“正向”写入顺序(第一页→第二页)的写入操作中的前一半写入操作(第一写入操作)a1，来处理第一页的写入操作。

当在S1003中判断已经写入了第二页的数据时，判断当前的写入操作是位于以“反向”写入顺序的写入操作中后半部分的第一页的写入操作。

基于前述判断，依照写入数据，将存储单元的状态变为“0”、“1”、“3”或“4”(S1005)。从而，作为以“反向”写入顺序的写入操作中后半部分的写入操作(第四写入操作)a4，来处理第一页的写入操作。

如同所述，在从外部指定的页面为第一页的情况下，执行类似于优选实施例1的处理。

判断结果表示当前写入页为第二页的情况

字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S1006)。接下来，根据由此读取的写入状态数据Da判断是否已经写入了第一页的数据(S1007)。当在S1007中判断已经写入了第一页的数据时，判断当前的写入操作是位于以“正向”写入顺序的写入操作中后半部分的第二页的写入操作。

基于前述判断，依照第二页的写入数据，将存储单元的状态变为“0”、“1”、“2”或“3”(S1008)。从而，作为以“正向”写入顺序的写入操作中的后一半写入操作(第二写入操作)a2，来处理第二页的写入操作。

当在S1007中判断未写入第一页的数据时，判断当前的写入操作是这样的写入操作，即其中对应于以“反向”写入顺序的写入操作的前半部分，写入第二页的数据。

基于前述判断，字线标志控制电路10在非易失性存储电路9中写入“1”，作为每条字线的标志数据Fw(S1009)。此外，片标志控制电路13在非易失性存储电路9中写入“1”，作为片标志数据Fc(S1010)。片标志数据Fc中的“1”表明该写入操作是按照反向写入顺序。除了在S1010中更新为“1”之外，片标志数据Fc保持为“0”(这表示该写入操作是按照正向写入顺序)。

接下来，依照写入数据，将存储单元阵列1的存储单元变为状态“0”或“3”(S1011)。从而，作为“反向”写入顺序的写入操作中前半部分的写入操作(第三写入操作)a3，来处理写入第二页数据的写入操作。

读取操作

当开始读取操作，并且从外部指定要读取的页面时，判断所指定页面是否是第一页(S1101)。取决于该判断结果，读取操作是不同的。以下将基于判断结果(第一页和第二页)分别描述读取操作。

判断结果表示当前读取页为第一页的情况

片标志控制电路13从非易失性存储电路9读取片标志数据Fc，并判断该数据的内容(S1102和S1103)。当在S1103中判断片标志数据Fc为“0”时，判断当前读取操作中要读取的数据是以“正向”写入顺序写入的数据。

基于前述判断，判断存储单元的状态为“0”、“1”、“2”和“3”中的一种。因此，基于总共两次其中使用第三和第一判决电平(S1104和S1105)对存储单元的阈值电压的电平判决，从存储单元读取数据。这就是读取全部以“正”方向写入的数据中第一页的读取操作。

当在S1103判断片标志数据Fc为“1”时，判断当前读取操作中要读取的数据包含分别以“正向”写入顺序和“反向”写入顺序写入的混合数据。

基于前述判断，判断还必须要确定每条字线的写入页面顺序。基于该判断，字线标志控制电路10从非易失性存储电路9读取字线标志数据Fw，并判断所读取数据Fw的内容(S1106和S1107)。当在S1107中判断字线标志数据Fw为“0”时，判断当前的读取操作是以“正向”写入顺序写入的数据的读取操作，在这种情况下，以类似于图23所示常规技术的方式，判断存储单元的状态为“0”、“1”、“2”和“3”中的任意一种。因此，基于总共两次其中使用第三和第一判决电平(S1104和S1105)对存储单元的阈值电压的电平判决，从存储单元读取数据。这就是用于从所抽取的数据当中读取第一页数据的读取操作，所抽取的数据是从包含分别以“正向”写入顺序和“反向”写入顺序写入的混合数据在内的数据中，抽取出来作为以“正向”写入顺序写入的数据。

当在S1103中判断字线标志数据Fw为“1”时，判断当前读取操作是以“反向”写入顺序写入的数据的读取操作，在这种情况下，存储单元阵列1的状态为“0”、“1”、“3”和“4”中的任意一种。因此，如图3所示，基于总共三次其中分别使用第四、第三和第一判决电平(S1108，S1109和S1110)的电平判决，来判决存储单元的阈值电压，从而读取数据。这就是在所抽取数据中第一页数据的读取操作，所抽取的数据是从包含以“正向”写入顺序写入的数据和以“反向”写入顺序写入的数据在内的混合数据中，抽取出来作为以“反向”写入顺序写入的数据。

当在S1110的电平判决中判断存储单元的阈值电压大于第一判决电平时，存储单元的状态为如图3所示的“1”或“3”，在这种情况下第一页的数据分别为“0”和“1”。因此，第三判决电平对于识别第一页的数据来说是必需的。

判断结果表示当前写入页为第二页的情况

在这种情况下，当前的读取操作不依赖于字线标志数据Fw和片标志数据Fc。因此，基于图3和23所示的第二判决电平，通过判决存储单元的状态，来读取数据(S1111)。

如同所述，在优选实施例3中，首先基于片标志Fc，判断在整片(存储单元阵列)中的数据是否是在以“正向”写入顺序来写入的。由此，在其中数据整个都是以“正向”写入顺序写入的任一片中，均可以省略每一条字线的标志数据的判断。因此，通过该处理的省略，可以提高读取操作的处理速度。

优选实施例4

参照图示了图12所示半导体存储设备构造的方框图，描述本发明的优选实施例4。通过将图8所示的存储单元阵列1分为两个，得到了存储单元阵列1a和存储单元阵列1b。通过将图8所示的字线控制电路6分为两个，得到了字线控制电路6a和字线控制电路6b。字线控制电路6a连接至存储单元阵列1a，而字线控制电路6b连接至存储单元阵列1b。

块标志控制电路14从非易失性存储电路9读取块标志数据Fb，并将所读取的数据Fb提供给字线控制电路6a和6b。块标志控制电路14还从字线标志控制电路10获取标志数据Fw，并判断是否有必要更新块标志数据Fb。此外，块标志控制电路14将块标志数据Fb写入到非易失性存储电路9中。块标志控制电路14对应于块标志存储装置，该块标志存储装置用于管理包含多个页面作为一个装置的每一块的字线标志数据的状态。类似于图1所示优选实施例1的任何其他部件，简单地配备有相同的参考标记而不再详细描述。

图13示出了块标志控制电路14与非易失性存储电路9之间的数据发送和接收实例。当开启电源时，从非易失性存储电路9读取块标志数据Fb，并将其存储在块标志控制电路14中(S130X1和S130X2)。在关闭电源之前，立即从块标志控制电路14读取块标志数据Fb，并将其写入到非易失性存储电路9中(S130Xn)。

接下来将参照图14和15，描述对存储单元阵列1a和1b的数据写入操作和数据读取操作。

写入操作

当开始写入操作，并且从外部指定要写入的页面时，确定在存储单元阵列1a或存储单元阵列1b中要写入数据。此外，判断所指定页面是否是第二页(S1401)。取决于S1401的判断结果，写入操作是不同的，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前写入页为第一页的情况

字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S1402)。接下来，根据所读取的写入状态数据Da判断是否已经写入了第二页的数据(S1403)。当在S1403中判断未写入第二页的数据时，判断当前的写入操作是位于以“正向”写入顺序的写入操作中前半部分的第一页的写入操作。

基于前述判断，依照写入数据，将早先指定的存储单元阵列1a或1b中写入数据的存储单元变为“0”或“1”(S1404)。从而，作为“正向”写入顺序的写入操作中的前半部分写入操作(第一写入操作)a1，来处理第一页的当前写入操作。

当在S1403中判断已经写入了第二页的数据时，判断当前的写入操作是位于“反向”写入顺序的写入操作中后半部分的第一页的写入操作。

基于前述判断，依照图2所示的写入数据，将早先指定的存储单元阵列1a或1b中写入数据的存储单元变为“0”、“1”、“3”或“4”(S1405)。作为“反向”写入顺序的写入操作中后半部分的写入操作(第四写入操作)a4，来处理第一页的当前写入操作。正如迄今为止所描述的，当从外部指定的页面为第一页时的操作，类似于优选实施例1。

判断结果表示当前写入页为第二页的情况

字线状态控制电路11从非易失性存储电路9读取写入状态数据Da(S1406)。接下来，根据所读取的写入状态数据Da判断是否已经写入了第一页的数据(S1407)。当在S1407中判断已经写入了第一页的数据时，判断当前的写入操作是位于“正向”写入顺序的写入操作中后半部分的第二页的写入操作。

基于前述判断，依照第二页的写入数据，将早先指定的存储单元阵列1a或1b中写入数据的存储单元变为“0”、“1”、“2”或“3”(S1408)。从而，作为“正向”写入顺序的写入操作中的后半部分写入操作(第二写入操作)a2，来处理第二页的当前写入操作。

当在S1407中判断未写入第一页的数据时，判断当前的写入操作是位于“反向”写入顺序的写入操作的前半部分的第二页的写入操作。

基于前述判断，字线标志控制电路10在非易失性存储电路9中写入“1”，作为每条字线的标志数据Fw(S1409)。块标志控制电路14还在非易失性存储电路9中写入“1”，作为块标志数据Fb(S1410)。块标志数据Fb中的“1”表明该写入操作是按照“反向”写入顺序。除了在S1410中更新为“1”之外，块标志数据Fb保持为“0”(这表示该写入操作是按照正向写入顺序)。

接下来，依照写入数据，将早先指定的存储单元阵列1a或1b中写入数据的存储单元变为状态“0”或“3”(S1411)。从而，作为“反向”写入顺序的写入操作中前半部分的写入操作(第三写入操作)a3，来处理第二页的当前写入操作。

读取操作

当开始读取操作，并且从外部指定要读取的页面时，指定要从中读取数据的存储单元阵列1a或存储单元阵列1b。此外，判断所指定页面是否是第一页(S1501)。取决于S1501中的判断结果，读取操作是不同的，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前读取页为第一页的情况

块标志控制电路14从非易失性存储电路9读取块标志数据Fb，并判断所读取块标志数据Fb的内容(S1502和S1503)。当在S1503中判断块标志数据为“0”时，判断当前读取操作中要读取的数据是以“正向”写入顺序写入的数据。

基于前述判断，判断存储单元的状态为“0”、“1”、“2”和“3”中的一种。因此，基于总共两次其中使用第三和第一判决电平对存储单元的阈值电压的电平判决(S1504和S1505)，从早先指定的存储单元阵列1a或存储单元阵列1b当中从中读取数据的存储单元中读取数据。这就是全部以“正”方向写入的数据中第一页的读取操作。

当在S1503判断块标志数据Fb为“1”时，判断当前读取操作中要读取的数据包含有分别以“正向”写入顺序和“反向”写入顺序写入的混合数据。

基于前述判断，判断必须还要确定每条字线的写入页面顺序。基于该判断，字线标志控制电路10从非易失性存储电路9读取字线标志数据Fw，并判断所读取数据Fw的内容(S1506和S1507)。当在S1507中判断字线标志数据Fw为“0”时，判断当前的读取操作是以“正向”(第一页→第二页)写入顺序写入的数据的读取操作。在这种情况下，以类似于图23所示常规技术的方式，判断存储单元的状态为“0”、“1”、“2”和“3”中的一种。因此，基于总共两次其中使用第三和第一判决电平对存储单元的阈值电压的电平判决(S1504和S1505)，从早先指定的存储单元阵列1a或存储单元阵列1b当中从中读取数据的存储单元中读取数据。这就是在所抽取数据中第一页数据的读取操作，所抽取的数据是从包含分别以“正向”写入顺序和“反向”写入顺序写入的数据在内的混合数据中，抽取出来作为以“正向”写入顺序写入的数据。

当在S1503中判断字线标志数据Fw为“1”时，判断当前读取操作是以“反向”写入顺序写入的数据的读取操作，在这种情况下，存储单元阵列1为状态“0”、状态“1”、状态“3”和状态“4”中的一种。因此，如图3所示，基于总共三次其中使用第四、第三和第一判决电平对存储单元的阈值电压的电平判决(S1508、S1509和S1510)，从早先指定的存储单元阵列1a或存储单元阵列1b当中从中读取数据的存储单元中读取数据。这就是在所抽取数据中第一页数据的读取操作，所抽取的数据是从包含分别以“正向”写入顺序和“反向”写入顺序写入的数据在内的混合数据中，抽取出来作为以“反向”写入顺序写入的数据。

当在S1510的电平判决中判断存储单元的阈值电压大于第一判决电平时，存储单元的状态为如图3所示的“1”或“3”，在这种情况下第一页的数据为“0”和“1”。因此，第三判决电平对于识别第一页的数据来说是必需的。

判断结果表示当前写入页为第二页的情况

在这种情况下读取操作不依赖于字线标志数据Fw和片标志数据Fc。因此，基于图3和23所示的第二判决电平，判决存储单元的阈值电压，以便从早先指定的存储单元阵列1a或存储单元阵列1b当中从中读取数据的存储单元中读取数据(S1511)。

如同所述，在优选实施例4中，即使在一部分页面中以“反”方向写入数据，也能够快速地从其中以“正向”写入顺序写入数据的任意一个块中读取数据。结果，总体提高了读取操作的处理速度。

优选实施例5

在本发明的实施例5中，配备标志存储单元阵列15以代替根据优选实施例1的非易失性存储电路9。以下将参照图示了图16所示半导体存储设备和图17所示存储单元阵列的构造的方框图，描述本发明的优选实施例5。

如图17所示，标志存储单元阵列15是这样的存储单元阵列，它包括在与存储单元阵列1相同的字线上配备的存储单元，并且包括与存储单元阵列1的存储单元相同类型的存储单元。标志存储单元阵列15存储字线标志数据Fw和写入状态数据Da。存储单元阵列1的存储单元在面积上小于非易失性存储电路9。因此，可以减少用于存储标志数据Fw和写入状态数据Da的存储器电路的面积。

标志单元位线控制电路16包括数据存储电路。标志单元位线控制电路16执行这样的处理，即通过位线读取标志存储单元阵列15的存储单元中的数据，通过位线检测标志存储单元阵列15中存储单元的状态，并且通过位线向标志存储单元阵列15中的存储单元施加写入控制电压，由此在存储单元中写入数据。

字线标志控制电路10和字线状态控制电路11连接至标志单元位线控制电路16。字线标志控制电路10发送和接收字线标志数据Fw。字线状态控制电路11发送和接收写入状态数据Da。

类似于图1所示优选实施例1的任何其他部件，简单地配备有相同的参考标记而不再详细描述。

接下来，参照图18，描述当写入字线标志数据Fw和写入状态数据Da时，标志存储单元阵列15的存储单元的状态变换。

当在擦除状态下，也就是存储单元的“0”状态下，以“正”方向(第一页→第二页)写入数据时，标志存储单元阵列15的状态变换为“1”。当其后写入第二页的数据时，标志存储单元阵列15的状态仍然保持为“1”。

当在擦除状态下，也就是存储单元的“0”状态下，以“反”方向(第二页→第一页)写入数据时，标志存储单元阵列15的状态变换为“3”。当其后写入第一页的数据时，标志存储单元阵列15的状态仍然保持为“3”。

由于标志存储单元阵列15和存储单元阵列1连接至相同的字线，在与对存储单元阵列1的数据写入操作相同的时刻，执行对标志存储单元阵列15的写入操作。

将参照图19和图20，描述存储单元阵列1和标志存储单元阵列15各自的数据写入和读取操作。

写入操作

当开始写入操作，并且从外部指定要写入的页面时，判断所指定页面是否是第二页(S1901)。取决于S1901的判断结果，写入操作是不同的，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前写入页为第一页的情况

将字线设置为第一判决电平。然后，从标志存储单元阵列15读取写入状态数据Da，并判断所读取数据Da的内容(S1902和S1903)。当在S1903中判断所读取的写入状态数据Da处于状态“0”时，判断在相关字线的存储单元中未写入数据。换句话说，判断当前的写入操作是位于“正向”写入顺序的写入操作中前半部分的第一页的写入操作。

基于前述判断，依照第一页的写入数据，将存储单元阵列1的存储单元的状态变换为“0”或“1”(S1904)。从而，作为“正向”写入顺序的写入操作中前半部分的写入操作(第一写入操作)a1，来处理第一页的当前写入操作。

当在S1903中判断所读取的写入状态数据Da不处于状态“0”时，判断在相关字线的存储单元中已经写入了数据，换句话说，判断当前的写入操作是位于“反向”写入顺序的写入操作中后半部分的第一页的写入操作。

基于前述判断，依照如图2所示的写入数据，将存储单元的状态变换为“0”、“1”、“3”或“4”(S1905)。从而，作为“反向”写入顺序的写入操作中后半部分的写入操作(第四写入操作)a4，来处理第一页的当前写入操作。

判断结果表示当前写入页为第二页的情况

在将字线设置为第一判决电平之后，从标志存储单元阵列15读取写入状态数据Da，并判断所读取数据Da的内容(S1906和S1907)。当在S1907中判断所读取的写入状态数据Da处于状态“0”时，判断在相关字线的存储单元中未写入数据。换句话说，判断当前的写入操作是位于“反向”写入顺序的写入操作中前半部分的第二页的写入操作。

基于前述判断，依照第二页的写入数据，将存储单元阵列1的存储单元的状态变换为“0”或“3”，并将存储单元阵列15的字线标志数据Fw变换为“3”(S1908)。从而，作为“反向”写入顺序的写入操作中前半部分的写入操作(第三写入操作)a3，来处理第二页的写入操作。

其间，当在S1907中判断所读取的写入状态数据Da不处于状态“0”时，判断在相关字线的存储单元中已经写入了数据。换句话说，判断当前的写入操作是位于“正向”写入顺序的写入操作中后半部分的第二页的写入操作。

基于前述判断，依照如图2所示的写入数据，将存储单元的状态变换为“0”、“1”、“2”或“3”(S1909)。从而，作为“正向”写入顺序的写入操作中后半部分的写入操作(第二写入操作)a2，来处理第二页的写入操作。

读取操作

当开始读取操作，并且从外部指定要读取的页面时，判断所指定页面是否是第一页(S2001)。取决于S2001的判断结果，读取操作是不同的，以下将基于判断结果(第一页和第二页)分别进行描述。

判断结果表示当前读取页为第一页的情况

在将字线设置为第三判决电平的状态下，从标志存储单元阵列15读取字线标志数据Fw，并且判断所读取数据Fw的内容(S2002和S2003)。将字线设置为第三判决电平，以便减少在后继操作中读取存储单元阵列1的存储单元数据所必需的设置字线的次数。更具体而言，当将字线设置为第三判决电平并且从标志存储单元阵列15读取写入状态数据Da时，同时在位线控制电路2中锁存存储单元阵列1的存储单元数据。

当在S2003中判断所读取的字线标志数据Fw至多为状态“2”时，判断当前读取操作是以“正向”写入顺序写入的数据的读取操作。在这种情况下，以类似于图23所示常规技术的方式，存储单元的状态为“0”、“1”、“2”和“3”中的任意一种。因此，基于总共两次其中使用第一判决电平和第三判决电平对存储单元的阈值电压的电平判决，来读取数据。这意味着以第一判决电平和第三判决电平的读取操作是确定数据所必需的。然而，在S2002中，基于其中使用第三判决电平对存储单元的阈值电压的电平判决，已经读取了数据。因此，可以只判断一次存储单元的阈值电压的电平(S2004)。

当在S2003中判断字线标志数据Fw至少为状态“3”时，判断当前读取操作是以“反向”写入顺序写入的数据的读取操作，在这种情况下，以类似于图23所示常规技术的方式，存储单元的状态为“0”、“1”、“3”和“4”中的任意一种。因此，基于总共三次其中使用第一判决电平、第三判决电平和第四判决电平对存储单元的阈值电压的电平判决，来读取数据。这意味着以第一判决电平、第三判决电平和第四判决电平的读取操作是确定数据所必需的。然而，在S2002中，基于其中使用第三判决电平对存储单元的阈值电压的电平判决，已经读取了数据。因此，可以总共只判断两次存储单元的阈值电压的电平(S2006)。

判断结果表示当前写入页为第二页的情况

在这种情况下，由于读取操作不依赖于字线标志数据Fw，因此当基于图3和23所示的第二判决电平来判决存储单元的阈值电压时，读取数据(S2007)，它不仅可以应用于以“正向”写入顺序写入的数据的读取操作，而且也可以应用于以“反向”写入顺序写入的数据的读取操作。

如同所述，在优选实施例5中，可以减少存储字线标志数据Fw和写入状态数据Da的存储器的面积。

尽管已经详细描述了本发明的优选实施例，但是应当理解，其中可以作出各种各样的变型，并且它意图在所附权利要求中覆盖落在本发明真正精神和范围之内的所有这些变型。

Claims (15)

1、一种半导体存储设备，用于在能够用至少2ⁿ+1个彼此不同的阈值电压中的任意一个来识别数据的状态下存储数据，以便存储n值数据，n是至少为2的整数。

2、根据权利要求1所述的半导体存储设备，其中所述阈值电压与所述数据之间的对应关系，根据所述数据被写入在其中的地址的顺序而改变。

3、一种半导体存储设备，包括：

具有多个存储单元的存储单元阵列，所述存储单元用于在能够用第0阈值电压～第4阈值电压中的任意一个来识别数据的状态下存储数据，所述阈值电压的大小关系为第0阈值电压＜第1阈值电压＜第2阈值电压＜第3阈值电压＜第4阈值电压，所述存储单元按照格子形状设置并分别连接到字线和位线上；

控制器，用于当在所述存储单元中写入第一页中的数据和第二页中的数据时，控制写入操作；和

标志存储装置，用于存储表示在所述存储单元中写入第一页中的数据的写入操作与在所述存储单元中写入第二页中的数据的写入操作之间的时间顺序关系的标志数据，其中

所述控制器执行：

根据待以“正向”(第一页→第二页)写入顺序在第一页的写入操作中写入的数据，将所述存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第1阈值电压来识别数据的状态；

根据待以所述“正向”写入顺序在第二页的写入操作中写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据的状态；

根据待以“反向”(第二页→第一页)写入顺序在第二页中的数据被写入的写入操作中被写入的数据，将所述存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第3阈值电压来识别数据的状态；和

根据待以所述“反向”写入顺序在第一页的写入操作中写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据的状态，并且

在所述“反向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“反向”写入顺序的标志数据。

4、根据权利要求3所述的半导体存储设备，其中

在所述“正向”写入顺序的两个写入操作中，所述标志存储装置存储表示所述“正向”写入顺序的标志数据，并且

所述控制器执行：

当存储在所述标志存储装置中的标志数据表示“正向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据；和

当存储在所述标志存储装置中的标志数据表示“反向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据。

5、根据权利要求4所述的半导体存储设备，其中

所述控制器判断在所述存储单元中是否能够用该第1阈值电压或该第2阈值电压来识别数据，并且随后在待读取第二页中的数据时，读取第二页中的数据。

6、根据权利要求3所述的半导体存储设备，进一步包括能够以高速度读取和写入数据的易失性存储器，其中

所述控制器在所需时刻将所述标志数据从所述标志存储装置传送到该易失性存储器，并且在不同于该所需时刻的时刻将所述标志数据从该易失性存储器传送到所述标志存储装置。

7、根据权利要求3所述的半导体存储设备，进一步包括字线标志存储装置，其用于在各条字线中存储所述标志数据。

8、根据权利要求7所述的半导体存储设备，进一步包括片标志存储装置，其用于管理所有所述标志数据的状态。

9、根据权利要求7所述的半导体存储设备，进一步包括块标志存储装置，其用于在包括多个页面来作为一个单元的各个块中管理所述标志数据的状态。

10、根据权利要求7所述的半导体存储设备，其中所述字线标志存储装置是与所述存储单元阵列的字线中在同一字线上提供的存储单元相同种类的标志存储单元。

11、根据权利要求10所述的半导体存储设备，进一步包括标志单元位线控制电路，其用于在所述“正向”写入顺序的写入操作中将所述标志存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第1阈值电压来识别数据的状态，并且在所述“反向”写入顺序的写入操作中将所述标志存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第3阈值电压来识别数据的状态。

12、根据权利要求11所述的半导体存储设备，其中

所述标志单元位线控制电路将字线电压设置为介于该第2阈值电压和该第3阈值电压之间的电压，以便判断所述标志存储单元的状态。

13、一种用于半导体存储设备的控制方法，包括：

第一步骤，当以“正向”写入顺序(第一页→第二页)在包括多个存储单元的存储单元阵列中写入第一页中的数据时，所述存储单元用于在能够用第0阈值电压～第4阈值电压中的任意一个来识别数据的状态下存储数据，所述阈值电压的大小关系为第0阈值电压＜第1阈值电压＜第2阈值电压＜第3阈值电压＜第4阈值电压，其中所述存储单元按照格子形状设置并分别连接到字线和位线上，根据待写入的数据，将存储单元的状态从能够用第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第3阈值电压来识别数据的状态；

第二步骤，当以“正向”写入顺序在所述存储单元阵列中写入第二页时，根据待写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据的状态；

第三步骤，当以“反向”(第二页→第一页)写入顺序在所述存储单元阵列中写入第二页时，根据待写入的数据，将所述存储单元的状态从能够用该第0阈值电压来识别数据的状态，变换到能够用该第0阈值电压或该第3阈值电压来识别数据的状态；和

第四步骤，当以“反向”写入顺序在所述存储单元阵列中写入第一页时，根据待写入的数据，将所述存储单元的状态变换到能够用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据的状态，其中

在所述第一步骤和所述第二步骤中存储表示“正向”写入顺序的标志数据，并且

在所述第三步骤和所述第四步骤中存储表示“反向”写入顺序的标志数据。

14、根据权利要求13所述用于半导体存储设备的控制方法，进一步包括：

读取所存储的标志数据；

当所读取的标志数据表示“正向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第2阈值电压和该第3阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据；和

当所读取的标志数据表示“反向”写入顺序时，决定在所述存储单元的状态下是否用该第0阈值电压、该第1阈值电压、该第3阈值电压和该第4阈值电压中的任意一个来识别数据，并且基于该决定的结果从所述存储单元中读取数据。

15、根据权利要求14所述用于半导体存储设备的控制方法，其中

判断在所述存储单元中是否能够用该第1阈值电压或该第2阈值电压来识别数据，并且随后在读取第二页中的数据时，读取第二页中的数据。

Images