CN1130731C - 半导体只读存储器 - Google Patents

Abstract

提供一种既可抑制电路规模的增大和对于高集成化的妨碍、又可谋求降低功率消耗的半导体只读存储器。所选择的存储单元2的存储的信息呈现在信号线19(0)～19(31)上，所选择的标志存储单元5的存储的信息呈现在信号线25上。各信号线19上呈现的信息在输出电路27的各输出部28(0)～28(31)中与信号线25上呈现的信息进行异或运算。将该运算结果作为读出数据从数据输出线DL0～DL31输出。

Description

半导体只读存储器

技术领域

本发明涉及一种半导体只读存储器，该存储器中先对位线进行预充电，然后基于所选择的存储单元的存储信息，位线的电位经存储单元放电或维持原有状态，由此读出所选择的存储单元的存储信息。

背景技术

在这种半导体只读存储器(以下简称为ROM)中，基于与所选择的字线连接的存储单元(晶体管)的存储信息，通过是否使连接该存储单元的位线的电位发生变动，即是放电还是维持该电位，来读出存储单元的存储信息(逻辑“0”或“1”)。

这样，由于因存储单元的存储信息位线的电位发生变动而导致功率消耗，故例如通过特开平8-161895号公报提出了降低该功率消耗的方法。

即，在该方法中示出了，在将存储单元配置成多行和多列的ROM中，对各行设置1个控制标志(flag)用的存储单元，同时，对各列设置1个EX-OR门，该ROM的存储单元中，在被选择时若存储“0”的信息，则位线与接地节点之间变为导通状态，若存储“1”的信息，则位线与接地节点之间维持导通状态。

在各行中配置的多个存储单元中存储的数据中，在应存储的数据中的“0”的信息比预定值多时，将使应存储的数据反转后的数据作为存储数据，在应存储的数据中的“0”的信息比预定值少时，将应存储的数据作为存储数据。

各控制标志用的存储单元在对应的行中配置的多个存储单元中存储的数据是反转信息(变换信息)时存储“0”的信息，是非反转信息(非变换信息)时存储“1”的信息。

各EX-OR门取从对应的列中配置的存储单元读出的信息和从与该存储单元对应的行中配置的控制标志用存储单元读出的信息的“异或”(exclusive OR)值，作为从存储单元读出的信息输出到外部。即基于从控制标志用存储单元读出的信息，如存储单元中存储的信息是反转信息，则将该信息反转后输出，如是非反转信息，则按原有状态输出。

通过这样做，由于作为存储单元中存储的信息的“0”的信息减少，故从存储单元读出信息时，位线的电位变动减少，可谋求降低功率消耗。

此外也示出了，为了进一步谋求降低功率消耗，将存储单元在行方向上分成多个块，可对每个块设置控制标志用的存储单元。

但是，在上述那样构成的ROM中，由于对应于各位线设置EX-OR门，故存储单元阵列以外的周边电路的电路规模变大。而且，由于不能在位线间的间隔内配置1个EX-OR门，因此EX-OR门在半导体衬底上的占有面积增大，成为妨碍高集成化的主要原因。

发明内容

本发明是鉴于上述的问题而进行的，其目的在于得到这样一种半导体只读存储器，该存储器可抑制电路规模的增大和对于高集成化的妨碍，可谋求降低消耗功率。

与本发明的第1方面有关的半导体只读存储器，设有：存储单元阵列，该阵列备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；标志存储单元组，具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息或是按原有状态存储的非变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；标志用位线选择装置，接收位线选择信号，选择对应于标志存储单元组而设置的标志用位线组的某一个标志用位线；输出电路，基于通过标志用位线选择装置选择的标志用位线上呈现的信息，对通过位线选择装置的多个位线选择单元选择的位线上呈现的信息进行变换后输出，或是按原有状态输出。

与本发明的第2方面有关的半导体只读存储器，在第1方面中，使输出电路具有对应于位线选择装置的多个位线选择单元而设置的多个输出单元，并使各输出单元基于通过标志用位线选择装置选择的标志用位线上呈现的信息，将通过对应的位线选择单元选择的位线上呈现的信息反转或非反转后输出。

与本发明的第3方面有关的半导体只读存储器，在第1方面中，使输出电路具有：特定模式存储单元，存储由与存储单元阵列中的存储单元组的列数的数目相同的比特数构成的特定模式；模式转换装置，接收通过标志用位线选择装置选择的标志用位线上呈现的信息，如接收的信息表示变换信息，则输出来自特定模式存储单元的特定模式，如表示非变换信息，则输出非特定模式；多个输出单元，对应于位线选择装置的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的来自模式转换装置的比特信息，将所接收的信息反转或非反转后输出。

与本发明的第4方面有关的半导体只读存储器，设有：存储单元阵列，该阵列分割为高位侧和低位侧阵列，备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；标志存储单元组，对应于该存储单元阵列的高位侧和低位侧阵列具有高位侧组和低位侧组，高位侧组和低位侧组分别具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示上述存储单元阵列的对应的高位侧或低位侧阵列的多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息还是按原有状态存储的非变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应位线组的某一个位线，对应于多个位线组的高位侧组和低位侧组分割为高位侧组和低位侧组；标志用位线选择装置，对应于标志用位线组的高位侧组和低位侧组设置高位侧标志用位线选择单元和低位侧标志用位线选择单元，上述标志用位线组对应于标志存储单元组的高位侧组和低位侧组分割为高位侧组和低位侧组而设置，各选择单元接收位线选择信号，选择上述标志用位线组的对应的组的某一个标志用位线；输出电路，对应于位线选择装置的高位侧组和低位侧组分割为高位侧电路和低位侧电路而设置，高位侧电路和低位侧电路分别基于通过标志用位线选择装置的对应的选择的标志用位线选择单元选择的标志用位线上呈现的信息，对通过位线选择装置的对应的组的多个位线选择单元选择的位线上呈现的信息进行变换后输出，或是按原有状态输出。

与本发明的第5方面有关的半导体只读存储器，设有：存储单元阵列，该阵列备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；标志存储单元组，具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是基于第1特定模式将应存储的数据变换后存储的第1变换信息还是基于第2特定模式变换后存储的第2变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；标志用位线选择装置，接收位线选择信号，选择对应于标志存储单元组而设置的标志用位线组的某一个标志用位线；输出电路，基于通过标志用位线选择装置选择的标志用位线上呈现的信息，对通过位线选择装置的多个位线选择单元选择的位线上呈现的信息按照第1或第2特定模式的某一个进行变换后输出。

附图说明

图1是表示本发明的实施例1的框图。

图2是表示本发明的实施例1的电路图。

图3是表示本发明的实施例1中的各信号的时序图。

图4是表示本发明的实施例1中的应存储的数据和写入的数据的一例的图。

图5是表示本发明的实施例2的框图。

图6是表示本发明的实施例2中的应存储的数据和写入的数据的一例的图。

图7是表示本发明的实施例3的框图。

图8是表示本发明的实施例3中的应存储的数据和写入的数据的一例的图。

图9是表示本发明的实施例4的框图。

图10是表示本发明的实施例5的框图。

图11是表示本发明的实施例6的框图。

图12是表示本发明的实施例6中的应存储的数据和写入的数据的一例的图。

具体实施方式

实施例1

图1和图2是表示本发明的实施例1的框图和电路图。在图中，1是存储单元阵列，该阵列备有多列存储单元组3，该存储单元组具有多个配置成多行和多列并分别存储“0”或“1”的信息的存储单元2。该存储单元阵列1例如具有32列(32单元)的存储单元组3(0)～3(31)。各存储单元组3(0)～3(31)例如具有128行×8列的存储单元2(0、0、0)～2(0、127、7)至2(31、0、0)～2(31、127、7)。各存储单元组3(0)～3(31)中的对应的行和对应的列中配置的存储单元的集合体构成1个字(32位)。

各存储单元2由N沟道型MOS晶体管构成，在控制电极(栅电极)上接收高电平的电位，主电极间(源-漏电极间)处于导通状态的晶体管存储信息“0”，处于非导通状态的晶体管存储信息“1”。再有，所谓各存储单元2中的主电极间(源-漏电极间)处于导通状态和非导通状态，包含下述两种情况：使N沟道型MOS晶体管本身的结构不同，位线(详细情况如下述)与接地电位节点之间成为导通状态和非导通状态的情况；以及N沟道型MOS晶体管本身的结构相同，漏电极连接到位线和不连接到位线(源电极连接到接地电位节点)的情况。

对于每个字，在应存储的数据中，信息“0”的数目比信息“1”的数目多时，在对应于该字的存储单元2中存储应存储的数据的信息的反转信息，信息“0”的数目比信息“1”的数目少时，在对应于该字的存储单元2中存储应存储的数据的信息的非反转信息，即存储相同的信息。

再有，存储单元2的()内的符号按顺序表示存储单元组的序号、行序号、组内的列序号，存储单元组3的()内的符号表示存储单元组的序号。

再有，存储单元组3的数目不限于32，可以是相当于所处理的1个字的位数的数目，例如，16、64等。再者，各存储单元组3的列数不限于8，可以是16、32等。再有，存储单元阵列1中的行数不限于128，可以是，例如256、512等。

4是标志存储单元组，具有配置成与各存储单元组3(0)～3(31)的数目相同的多行多列的多个标志存储单元5，各标志存储单元5存储表示多个存储单元组3(0)～3(31)中的对应的行和对应的列中配置的存储单元2中存储的信息是反转信息或是非反转信息的“0”或“1”的信息。

该标志存储单元组4例如具有128行×8列的标志存储单元5(0、0)～5(127、7)。各标志存储单元5由N沟道型MOS晶体管构成，在控制电极(栅电极)上接收高电平的电位，主电极间(源-漏电极间)处于导通状态的晶体管存储信息“0”，处于非导通状态的晶体管存储信息“1”。该标志存储单元5中的导通状态和非导通状态的考虑方法与上述的存储单元2中的考虑方法相同。

标志存储单元组4对于存储单元阵列1中的每个字具有1个标志存储单元5。在存储对于对应的字的存储单元2中应存储的数据的信息的反转信息时，各存储单元阵列5存储信息“0”，在存储非反转信息时，存储信息“1”。

再有，标志存储单元5的()内的符号按顺序表示行序号、组内的列序号。

WL0～WL127是配置成多行(在本例中是128行)的、分别连接到在对应的行中配置的多个存储单元2和多个标志存储单元5的多个字线。

6是译码器，对从外部接收的行地址信号X0～X6进行译码，生成用于从多个字线WL0～WL127选择某一个字线的字线控制信号W0～W127。字线控制信号W0～W127是对所选择的字线提供高电平的电位(相当于电源电位的电位)，对非选择的字线提供低电平(相当于接地电位的电位)的信号。

再有，由于以字线WL0～WL127的数目是128的情况为例，所以行地址信号是7个，X0～X6，行地址信号的数目当然可根据字线的数目而改变。

7(0)～7(31)是多个位线组，对应于各存储单元组3(0)～3(31)而设置，分别具有配置成多列的多个位线BL0～BL7，各位线BL0～BL7连接到对应的存储单元组3(0)～3(31)中的对应的列中配置的多个存储单元2。

这些位线组7(0)～7(31)的数目与存储单元组3(0)～3(31)的数目相同，例如，若存储单元组3(0)～3(31)是32个，则位线组7(0)～7(31)的数目也是32个。此外，各位线组7(0)～7(31)中的位线BL0～BL7的数目与存储单元组3(0)～3(31)中的列的数目相同，例如，若各存储单元组3(0)～3(31)中的列的数目是8，则位线BL0～BL7的数目也是8。

再有，位线组7的()内的符号表示存储单元组3的序号。

8是标志用位线组，具有对应于标志存储单元组4配置成多列的多个标志用位线BL0～BL7，各标志用位线BL0～BL7连接到标志存储单元组4中的对应的列中配置的多个标志存储单元5。

该标志用位线组8中的标志用位线BL0～BL7的数目与标志存储单元组4中的列的数目相同，例如，若标志存储单元组4中的列的数目是8，则标志用位线BL0～BL7的数目也是8。

9是用于对多个位线组7(0)～7(31)的多个位线BL0～BL7进行预充电的第1预充电装置。

该第1预充电装置9具有对应于多个位线组7(0)～7(31)的多个位线BL0～BL7而设置的多个预充电用的晶体管10(0、0)～10(0、7)至10(32、0)～10(32、7)。各预充电用的晶体管10连接在对应的位线BL和施加电源电位的电源电位节点之间，由在控制电极(栅电极)上接收预充电信号P的P沟道型MOS晶体管构成。

再有，预充电用的晶体管10的()内的符号按顺序表示存储单元组3的序号、组内的列序号。

11是用于对标志用位线组8的多个标志用位线BL0～BL7进行预充电的第2预充电装置。

该第2预充电装置11具有对应于标志用位线组8的多个标志用位线BL0～BL7而设置的多个预充电用的晶体管12(0、0)～12(0、7)。各预充电用的晶体管12(0)～12(7)连接在对应的标志用位线BL0～BL7和电源电位节点之间，由在控制电极(栅电极)上接收预充电信号P的P沟道型MOS晶体管构成。

再有，预充电用的晶体管12的()内的符号表示组内的列序号。

13是具有对应于多个位线组7(0)～7(31)而设置的多个位线选择单元13(0)～13(31)的位线选择装置(选择器)。

各位线选择单元13(0)～13(31)接收位线选择信号B0～B7，选择对应的位线组3(0)～3(31)的某一个位线BL0～BL7。各位线选择单元13(0)～13(31)具有多个选择用的晶体管14(0)～14(7)、缓冲器15和预充电用的晶体管17。

各位线选择单元13(0)～13(31)中的各选择用的晶体管14(0)～14(7)对应于对应的位线组7(0)～7(31)的多个位线BL0～BL7而设置。各位线选择单元13(0)～13(31)中的各选择用的晶体管14(0)～14(7)由N沟道型MOS晶体管构成，连接在对应的位线BL0～BL7和第1共用节点18之间，在控制电极(栅电极)上连接输入位线选择信号B0～B7的信号线SL0～SL7的对应的信号线。

各位线选择单元13(0)～13(31)中的缓冲器15(0)～15(31)的输入节点连接到对应的第1共用节点18(0)～18(31)，输出节点连接到对应的信号线19(0)～19(31)。

各缓冲器15(0)～15(31)是由串联连接在电源电位节点与接地电位节点之间的P型MOS晶体管和N型MOS晶体管构成的偶数级反相电路级联连接而成的电路。

各预充电用的晶体管17(0)～17(31)连接在电源电位节点与对应的第1共用节点18(0)～18(31)之间，由在控制电极(栅电极)上接收预充电信号P的P沟道型MOS晶体管构成。

再有，位线选择单元13、缓冲器15、预充电用的晶体管17、第1共用节点18和信号线19的()内的符号表示存储单元组3的序号。此外，选择用的晶体管14的()内的符号表示组内的列序号。

20是标志用的位线选择装置(标志门)，它接收位线选择信号B0～B7，选择标志用位线组8的某一个标志用位线BL0～BL7。该标志用位线选择装置20具有多个选择用晶体管21(0)～21(7)、反相器22和预充电用晶体管23。

各选择用晶体管21(0)～21(7)由N沟道型MOS晶体管构成，连接在对应的位线BL0～BL7和第2共用节点24之间，在控制电极(栅电极)上连接信号线SL0～SL7的对应的信号线。

反相器22的输入节点连接到第2共用节点24，输出节点连接到信号线25。反相器22由串联连接在电源电位节点与接地电位节点之间的P型MOS晶体管和N型MOS晶体管构成的反相电路来构成。

预充电用的晶体管23连接在电源电位节点与对应的第2共用节点24之间，由在控制电极(栅电极)上接收预充电信号P的P沟道型MOS晶体管构成。

再有，选择用的晶体管21的()内的符号表示组内的列序号。

26是译码器，对从外部接收的列地址信号Y0、Y1、Y2进行译码，生成用于从各位线组7(0)～7(31)的多个信号线SL0～SL7选择某一个信号线的位线选择信号B0～B7。位线选择信号B0～B7是对所选择的信号线SL0～SL7提供高电平的电位(相当于电源电位的电位)，对非选择的信号线SL0～SL7提供低电平(相当于接地电位的电位)的信号。

再有，由于以各位线组7(0)～7(31)的位线BL0～BL7的数目和标志用位线组11的标志用位线BL0～BL7的数目是8的情况为例，所以列地址信号是3个，Y0、Y1、Y2，当然行地址信号的数目可根据位线的数目而改变。

27是输出电路，具有对应于位线选择装置13的多个位线选择单元13(0)～13(31)而设置的多个输出单元28(0)～28(31)。各输出单元28(0)～28(31)基于由标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，将对应的位线选择单元13(0)～13(31)选择的位线BL0～BL7上呈现的信息反转或非反转后输出。

各输出单元28(0)～28(31)的第1输入端连接到信号线19(0)～19(31)，信号线19(0)～19(31)与位线选择装置13中的对应的位线选择单元13(0)～13(31)连接，第2输入端连接到与标志用位线选择装置20连接的的信号线25，输出端是与对应的数据输出线DL0和DL31连接的异或电路(EX-OR电路)。

各输出单元28(0)～28(31)的工作是这样的：若所选择的标志存储单元5存储“0”，则将所选择的存储单元2中存储的信息的反转信息输出，若标志存储单元5存储“1”，则将所选择的存储单元2中存储的信息的非反转信息输出。

其次，说明这样构成的半导体只读存储器的工作。

这种半导体只读存储器以1个字为单位读出存储单元阵列1中的存储单元2中存储的信息，在读出所存储的信息之前或刚读出后，位线BL0～BL7的电位成为高电位(以下称为H电平)。将该期间称为预充电期间。

因而，首先说明该预充电期间的工作。

在预充电期间内，如图3所示，预充电信号P、位线选择信号B0～B7、位线控制信号W0～W127都为低电平(以下称为L电平)。

因而，由于所有的位线控制信号W0～W127是L电平，故所有的存储单元2是非选择状态，所有的位线BL0～BL7的电位不受存储单元2的影响。此外，由于位线选择信号B0～B7都是L电平，故位线选择装置13的选择用的晶体管14(0)～14(7)全部是非选择状态，所有的位线BL0～BL7的电位不受位线选择装置13的影响。结果，由于预充电信号P是L电平，故第1预充电装置9的预充电用晶体管10全部是导通状态，将所有的位线BL0～BL7的电位预充电到对电源电位节点施加的电位，即H电平。

此外，由于位线选择单元13(0)～13(31)的预充电用的晶体管17是导通状态，故位线选择装置13中的位线选择单元13(0)～13(31)的第1共用节点18(0)～18(31)的电位也预充电到对电源电位节点施加的电位，即H电平。由于位线选择单元13(0)～13(31)的缓冲器16的输入节点是H电平，故输出节点上也呈现H电平，信号线19(0)～19(7)的电位也变成H电平。

另一方面，由于字线控制信号W0～W127全部是L电平，故标志存储单元5全部是非选择状态，所有的标志用位线BL0～BL7的电位不受标志存储单元5的影响。此外，由于位线选择信号B0～B7全部是L电平，故标志用位线选择装置20的选择用晶体管21(0)～21(7)全部是非导通状态，所有的标志用位线BL0～BL7的电位不受标志用位线选择装置20的影响。结果，由于预充电信号P是L电平，故第2预充电装置11的预充电用晶体管12全部是导通状态，将所有的标志用位线BL0～BL7的电位预充电到对电源电位节点施加的电位，即H电平。

此外，由于标志用位线选择装置20的预充电用晶体管23是导通状态，故标志用位线选择装置20的第2共用节点24的电位也预充电到对电源电位节点施加的电位，即H电平。用于标志用位线选择装置20的反相器22的输入节点是H电平，故在输出节点上也呈现H电平，信号线25的电位也变成H电平。

这样一来，在预充电期间，所有的位线BL0～BL7、所有的标志用位线BL0～BL7、所有的第1共用节点18(0)～18(31)、第2共用节点24、所有的信号线19(0)～19(31)和信号线25，都成为H电平。

其次，就读出存储单元2内存储的信息的情况进行说明。

首先，接收行地址信号X0～X6的译码器6将基于行地址信号X0～X6的字线控制信号W0～W127输出到字线WL0～WL127。即，选择字线WL0～WL127的1条字线，使之成为H电平。剩下的字线保持原来的L电平。(参照图3的(f)～(h)。)此时，预充电信号P成为H电平。

若在与所选择的字线连接的存储单元2中存储信息“0”的话，则与该存储单元2连接的位线BL的电位经存储单元2放电到接地电位节点，变成L电平，这样就在位线BL上读出信息“0”。若在与所选择的字线连接的存储单元2中存储信息“1”的话，则与该存储单元2连接的位线BL的电位不经存储单元2放电到接地电位节点，维持H电平，这样就在位线BL上读出信息“1”。

另一方面，若在与所选择的字线连接的标志存储单元5中存储信息“0”的话，则与该标志存储单元5连接的标志用位线BL的电位经标志存储单元5放电到接地电位节点，变成L电平，这样就在标志用位线BL上读出信息“0”。若在与所选择的字线连接的标志存储单元5中存储信息“1”的话，则与该标志存储单元5连接的标志用位线BL的电位不经标志存储单元5放电到接地电位节点，维持H电平，这样就在标志用位线BL上读出信息“1”。

其次，接收列地址信号Y0～Y2的译码器6将基于列地址信号Y0～Y2的位线选择信号B0～B7输出到信号线SL0～SL7。即，选择信号线SL0～SL7的1条信号线，使之成为H电平。信号线SL0～SL7的剩下的信号线保持原来的L电平。(参照图3的(b)～(e)。)

与所选择的信号线SL连接的位线选择装置13中的各位线选择单元13(0)～13(31)的选择用晶体管14变成导通状态。剩下的选择用晶体管14保持非导通状态。

因而，在各位线组7(0)～7(31)中，与成为导通状态的选择用晶体管14连接的位线BL连接到对应的位线选择单元13(0)～13(31)的第1共用节点18(0)～18(31)。

各第1共用节点18(0)～18(31)的电位成为经变成导通状态的选择用晶体管14而连接的位线BL的电位。即，如位线BL的电位变成L电平，则第1共用节点18的电位经选择用晶体管14、位线BL和存储单元2放电到接地电位节点，成为L电平。如位线BL的电位是H电平，则第1共用节点18的电位维持预充电电位，即H电平。

结果，在各存储单元组3(0)～3(31)中的对应的列中配置的位线BL全部被选择，将1个字的这部分存储单元2中存储的信息读出到第1共用节点18(0)～18(31)上。

基于该第1共用节点18(0)～18(31)的电位的电位，即信息，经缓冲器15(0)～15(31)呈现在信号线19(0)～19(31)上。

在这些信号线19(0)～19(31)上呈现的信息是通过行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的写入数据。

另一方面，与所选择的信号线SL连接的标志用选择装置20的选择用晶体管21变成导通状态。剩下的选择用晶体管21保持非导通状态。

因而，在标志用位线组7(0)～7(31)中，与成为导通状态的选择用的晶体管21连接的标志用位线BL连接到第2共用节点24。

第2共用节点24的电位成为经变成导通状态的选择用晶体管21而连接的标志用位线BL的电位。即，如标志用位线BL的电位变成L电平，则第2共用节点24的电位经选择用晶体管21、标志用位线BL和标志存储单元5放电到接地电位节点，成为L电平。如标志用位线BL的电位是H电平，则第2共用节点24的电位维持预充电电位，即H电平。

基于该第2共用节点24的电位，即信息，经反相器22呈现在信号线25上。

在这些信号线25上呈现的信息表示通过行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元阵列1中的1个字(32位)的写入数据是反转信息或是非反转信息。

将信号线19(0)～19(31)上呈现的信息和信号线25上呈现的信息输入到输出电路27。

在输出电路27的各输出单元28(0)～28(31)中，对用对应的信号线19输入的信息与用信号线25输入的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。即，在用信号线25输入的信息是“1”的信息(在标志用存储单元5中存储的信息是“0”)时，由于用信号线19输入的信息是应存储的数据，即读出数据的反转数据，故将用信号线19输入的信息反转后输出到数据输出线DL。在用信号线25输入的信息是“0”的信息(在标志用存储单元5中存储的信息是“1”)时，由于用信号线19输入的信息是应存储的数据，即读出数据，故将用信号线19输入的信息按原有状态输出到数据输出线DL。

因而，在数据输出线DL0～DL31中呈现的信息是通过行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的写入数据(应存储的数据)。

这样一来，就以1个字为单位从存储单元阵列1读出数据。

读出期间结束后，变为上述预充电期间，如上所述，将与所选择的字线WL连接的存储了“0”的信息的存储单元2连接的、放电到L电平的位线BL通过第1预充电装置10预充电到H电平。将与所选择的字线WL连接的存储了“0”的信息的标志存储单元5连接的、放电到L电平的标志用位线BL通过第2预充电装置10预充电到H电平。

此外，在位线选择装置13中，与放电到L电平的位线BL连接并放电到L电平的第1共用节点18也通过预充电用晶体管17预充电到H电平。标志用位线选择装置20的第2共用节点24，如与放电到L电平的标志用位线BL连接并放电到L电平的话，也通过预充电用晶体管23预充电到H电平。

这样一来，预充电期间结束，在基于下一个行地址信号X0～X6和列地址信号Y0～Y2的读出期间再次进行与上述的读出操作相同的操作。重复进行这些预充电期间和读出期间。

在上述那样构成的半导体只读存储器中，在1个字的单位中对构成存储器5中应存储的数据的比特是反转的或是非反转的进行判断，即，在1个字的单位中，在“0”的数目超过“1”的数目的情况下，将反转了的数据作为写入数据写入，在以下的情况下，将原来的数据作为写入数据写入，在读出时，基于标志存储单元组4的标志存储单元5中存储的标志信息(标志位)，使写入数据反转或非反转后输出，故可恰当地减少功率消耗。

关于这一点，使用简单的具体例加以说明。

在上述的实施例1中，1个字是32位，但由于只要能理解功率消耗的降低即可，故为了叙述的简化，就1个字是10位的情况进行说明。

图4把应存储数据和实际上写入存储单元2中的数据以7个字示出。

从该图4可明白，相对于按原有状态将应存储的数据写入存储单元2的情况，写入“0”的信息的存储单元2从38个减少到22个(大致降低30％)。通过这一点可理解，在实施例1中示出的8×128字(32位/字)中，可大幅度地削减写入“0”的信息的存储单元2。存储容量越大，削减效果越显著，故对于功率消耗可得到良好的效果。

再者，在如上所述的构成的半导体只读存储器中，由于构成输出电路27的输出单元28(0)～28(31)对应于存储单元组3(0)～3(31)来设置而构成，故可减小存储单元阵列以外的周边电路的电路规模。而且，由于可对每个存储单元组3(0)～3(31)配置输出单元28(0)～28(31)，故可将输出单元28(0)～28(31)与字线WL平行地配置在直线上，成为容易实现高集成化的结构。再有，由于位线选择装置13的位线选择单元13(0)～13(31)也可对每个存储单元组3(0)～3(31)来配置，故也可将位线选择单元13(0)～13(31)和标志用位线选择装置20与字线WL平行地配置在直线上，成为容易实现高集成化的结构。

总之，在如上所述那样构成的半导体只读存储器中，具有下述效果：可抑制电路规模的增大和对于高集成化的妨碍，而且可谋求降低功率消耗。

实施例2

图5示出本发明的实施例2。该实施例2与实施例1的不同点只在于：相对于实施例1中示出的对于1个字(32位)设置1个标志存储单元5，对每1个字使存储单元2中存储的数据(写入数据)变为反转信息或非反转信息的情况，在实施例2中，对1个字(32位)的高位侧比特(16位)和低位侧比特(16位)分别设置1个标志存储单元5，对每1个字(32位)的高位侧比特和低位侧比特使所存储的数据变为反转信息或非反转信息。在其他方面与实施例1相同。

因而，以下以不同点为主进行说明。再有，在图5中，与表示上述实施例1的图1和图2中所附的符号相同的符号表示相同或相当的部分。

在图5中，1a是存储单元阵列1的高位侧阵列，是存储1个字的高位侧比特的存储单元2的集合体，具有高位侧16个存储单元组3(0)～3(15)。1b是存储单元阵列1的低位侧阵列，是存储1个字的低位侧比特的存储单元2的集合体，具有低位侧16个存储单元组3(16)～3(31)。

4a是对应于高位侧阵列1a的标志存储单元组4的高位侧组，具有配置成与高位侧阵列1a的各存储单元组3(0)～3(15)的数目相同的多行多列的多个标志存储单元5，各标志存储单元5存储表示多个存储单元组3(0)～3(15)中的对应的行和对应的列中配置的存储单元2中存储的信息是反转信息或是非反转信息的“0”或“1”的信息。4b是对应于低位侧阵列1b的标志存储单元组4的低位侧组，具有配置成与低位侧阵列1b的各存储单元组3(16)～3(31)的数目相同的多行多列的多个标志存储单元5，各标志存储单元5存储表示多个存储单元组3(16)～3(31)中的对应的行和对应的列中配置的存储单元2中存储的信息是反转信息或是非反转信息的“0”或“1”的信息。

7(0)～7(15)是对应于高位侧阵列1a的多个位线组，通过这些位线组构成高位侧组。7(16)～7(31)是对应于低位侧阵列1b的多个位线组，通过这些位线组构成低位侧组。8a是对应于标志存储单元组4的高位侧组并具有标志用位线BL0～BL7的标志用位线组8的高位侧组，8b是对应于标志存储单元组4的低位侧组并具有标志用位线BL0～BL7的标志用位线组8的低位侧组，9a是对应于高位侧阵列1a的第1预充电装置9的高位侧装置，9b是对应于低位侧阵列1b的第1预充电装置9的低位侧装置，11a是对应于标志存储单元组4的高位侧组的第2预充电装置11的高位侧装置，11b是对应于标志存储单元组4的低位侧组的第2预充电装置11的低位侧装置。

13a是具有对应于多个位线组7(0)～7(15)而设置的多个位线选择单元13(0)～13(31)的位线选择装置13的高位侧组，13b是具有对应于多个位线组7(16)～7(31)而设置的多个位线选择单元13(16)～13(31)的位线选择装置13的低位侧组，20a是选择标志用位线组8的高位侧组8a的某一个标志用位线BL0～BL7的标志用的位线选择装置20的高位侧标志用位线选择单元，20b是选择标志用位线组8的低位侧组8b的某一个标志用位线BL0～BL7的标志用的位线选择装置20的低位侧标志用位线选择单元。

27a是输出电路27的高位侧电路，具有对应于位线选择装置13的多个位线选择单元13(0)～13(15)而设置的多个输出单元28(0)～28(15)。各输出单元28(0)～28(15)是第1输入端连接到与位线选择装置13中的对应的位线选择单元13(0)～13(15)连接的信号线19(0)～19(15)，第2输入端连接到与标志用位线选择装置20的高位侧标志用位线选择单元20a连接的25a，输出端与对应的数据输出线DL0～DL15连接的异或电路(EX-OR电路)。

27b是输出电路27的低位侧电路，具有对应于位线选择装置13的多个位线选择单元13(16)～13(31)而设置的多个输出单元28(16)～28(31)。各输出单元28(16)～28(31)是第1输入端连接到与位线选择装置13中的对应的位线选择单元13(16)～13(31)连接的信号线19(16)～19(31)，第2输入端连接到与标志用位线选择装置20的低位侧标志用位线选择单元20b连接的信号线25b，输出端与对应的数据输出线DL16～DL31连接的异或电路(EX-OR电路)。

在这样构成的半导体只读存储器中，虽然将存储单元阵列1分割为高位侧阵列1a和低位侧阵列1b，但到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元2中存储的信息并在信号线19(0)～19(31)上呈现该信息为止的工作与上述实施例1中示出的工作完全相同。

此外，到分别读出由行地址信号X0～X6和列地址信号Y0～Y2选择的标志存储单元组4的高位侧组和低位侧组中的标志存储单元5中存储的信息并在信号线25a和25b上呈现该信息为止的工作也与上述实施例1中示出的工作完全相同。

这样一来，信号线19(0)～19(15)上呈现的信息和信号线25a上呈现的信息被输入到输出电路27的高位侧电路27a，信号线19(16)～19(31)上呈现的信息和信号线25b上呈现的信息被输入到输出电路27的低位侧电路27b。在高位侧电路27a和低位侧电路27b的各输出单元28(0)～28(31)中，与上述的实施例1相同，对用对应的信号线19输入的信息和用信号线25输入的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

因而，数据输出线DL0～DL31上呈现的信息是由行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的读出数据(应存储的数据)。

这样就以1个字的单位从存储单元阵列1读出数据。

在读出期间结束后，与上述实施例1相同，变为预充电期间，进行与上述实施例1相同的预充电工作。

在这样构成的半导体只读存储器中，也可得到与上述实施例1相同的效果。特别是象存储1个字的高位侧比特表示指令，低位侧比特表示其地址那样的数据的指令ROM那样，对于在高位侧比特和低位侧比特方面存在特异性的数据，有助于进一步降低功率消耗。

再有，以下使用简单的具体例，对谋求降低功率消耗方面的问题加以说明。

在上述的实施例2中，1个字是32位，但由于只要能理解功率消耗的降低即可，故为了叙述的简化，就1个字是14位的情况简单地进行说明。

图6把应存储数据和实际上写入存储单元2中的数据以7个字示出。

从该图6可明白，相对于按原有状态将应存储的数据写入存储单元2的情况，写入“0”的信息的存储单元2从41个减少到29个(大致降低30％)。通过这一点可明白，在“0”的信息偏向高位侧比特，“1”的信息偏向低位侧比特的情况下，对于功率消耗可得到良好的效果。

实施例3

图7示出本发明的实施例3。该实施例3与实施例1的不同点只在于：实施例1中，对于应存储的1个字(32位)的数据，在“0”的信息比“1”的信息多时，存储反转信息，在“0”的信息比“1”的信息少时，存储非反转信息，在实施例3中，存储基于特定模式(pattern)进行变换的变换信息或非变换信息。在其他方面与实施例1相同。

因而，以下以不同点为主进行说明。再有，在图7中，与表示上述实施例1的图1和图2中所附的符号相同的符号表示相同或相当的部分。

在图7中，在存储单元阵列1的存储单元2中，对每个字基于以下的规则确定并存储写入数据。

即，求出应存储的1个字的数据(以下称为非变换信息)与相当于1个字的部分的32位的特定模式的异或运算的值，即变换信息，将非变换信息中的“0”的信息与变换信息中的“0”的信息进行比较，将“0”的信息少的一方定为写入数据。将该写入数据写入存储单元2中。

标志存储单元组4的标志存储单元5中存储表示存储单元阵列1中的对应的1个字的写入数据是变换信息或是非变换信息的“0”或“1”的信息。

输出电路27基于用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，把用位线选择装置13的多个位线选择单元13(0)～13(31)选择的位线BL0～BL7上呈现的信息与特定模式进行异或运算并输出，或是按原有状态输出。

输出电路27备有：特定模式存储单元29、模式转换装置30和输出装置32。

特定模式存储单元29存储由与存储单元阵列1中的各存储单元组3(0)～3(31)的列数相同的位数(在本实施例3中是32位)构成的特定模式。在特定模式存储单元29中，“0”的信息的存储单元是接地电位节点，“1”的信息的存储单元是电源电位节点。

模式转换装置30接收用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，如接收到的信息表示变换信息，则输出来自特定模式存储单元29的特定模式，如表示非变换信息，则输出非特定模式，在本实施例3中是全部为0的模式。模式转换装置30备有与各存储单元组3(0)～3(31)的列数相同的AND电路31(0)～31(31)。在各AND电路31(0)～31(31)中，一个输入端与信号线25连接，输入所选择的标志存储单元5的信息，另一个输入端与特定模式存储单元29的对应的存储单元连接，输入特定模式的对应的比特信息。

输出装置32具有与位线选择装置13的多个位线选择单元13(0)～13(31)对应而设置的多个输出单元28(0)～28(31)。各输出单元28(0)～28(31)与对应的信号线19(0)～19(31)连接，接收用对应的多个位线选择单元13(0)～13(31)选择的位线BL0～BL7上呈现的信息和从模式转换装置30输出的模式中的对应的比特信息。各输出单元28(0)～28(31)是基于所接收的来自模式转换装置30的比特信息，将所接收的信息反转或非反转而输出的异或电路(EX-OR电路)。

然后，如以下那样来设定特定模式存储单元29中存储的特定模式。

即，对于存储单元阵列1中存储的所有字的调查数据模式，将数目最多的模式定为特定模式。

此时，存储单元阵列1中写入的数据和标志存储单元组4中写入的比特信息如下所述。即，由于由定为特定模式的数目最多的模式构成的1个字中的数据是与特定模式进行异或运算后得到的数据，故成为全部是1的信息。在与该字对应的标志存储单元组4的标志存储单元5中写入“0”的信息，表示所写入的数据是变换信息。

关于剩下的字的写入数据，首先，对应存储的数据与特定模式进行异或运算，求出变换信息。比较该变换信息和应存储的数据(非变换信息)的“0”的数目，“0”的数目少的一方定为写入数据。与各字对应的标志用存储单元组4的标志存储单元5中，若写入数据是变换信息，则写入“0”的信息，若写入数据是非变换信息，则写入“1”的信息。

这样一来，在将存储单元阵列1中存储的数目最多的模式设定为特定模式的情况下，可容易地设定特定模式，而且效率高，可减少存储单元阵列1内写入“0”的信息的存储单元2的数目。

此外，在特定模式的设定时，还有下面所述的第2和第3方法。

在第2方法中，首先与上述第1方法相同，调查存储单元阵列1中存储的所有的字的数据模式，按数目多的顺序选出K个(例如，100个)模式。

对这些选出的K个模式分别进行下述的运算，求出存储单元阵列1中写入“0”的信息的存储单元2的数目。即，对所选出的模式与各字的应存储的数据进行异或运算，求出变换信息。对每个字比较该求出的变换信息和应存储的数据(非变换信息)的“0”的数目，“0”的数目少的一方定为写入数据。求出对于这样求出的所有的字(在本实施例3中是1024(＝8×128)个字)的写入数据的“0”的信息的数目，求出存储单元阵列1中写入“0”的信息的存储单元2的数目。在K个模式中，比较所求出的存储单元阵列1中写入“0”的信息的存储单元2的数目，将数目最少的模式定为特定模式。在以这种方式求出特定模式后，以与上述第1方法相同的方式设定存储单元阵列1中写入的数据和标志存储单元组4中写入的比特信息。

如采用该第2方法，与第1方法相比，可减少存储单元阵列1内写入“0”的信息的存储单元2的数目。

在第3方法中，对除了全部是0的2n-1(n是相当于1个字的位数，在本实施例3中是32)个模式分别进行下述运算，求出存储单元阵列1中写入“0”的信息的存储单元2的数目。即，分别对2n-1个模式进行与对于各字的应存储的数据的异或运算，求出变换信息。对每个字比较该求出的变换信息和应存储的数据(非变换信息)的“0”的数目，“0”的数目少的一方定为写入数据。求出对于这样求出的所有的字的写入数据的“0”的信息的数目，求出存储单元阵列1中写入“0”的信息的存储单元2的数目。在2n-1个模式中，比较所求出的存储单元阵列1中写入“0”的信息的存储单元2的数目，将数目最少的模式定为特定模式。在以这种方式求出特定模式后，以与上述第1方法相同的方式设定存储单元阵列1中写入的数据和标志存储单元组4中写入的比特信息。

如采用该第3方法，虽然为了设定特定模式需要一定的时间，但可使存储单元阵列1内写入“0”的信息的存储单元2的数目变得最少。

在这样构成的半导体只读存储器中，到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元2中存储的信息并在信号线19(0)～19(31)上呈现该信息为止的工作与上述实施例1中示出的工作完全相同。

此外，到分别读出由行地址信号X0～X6和列地址信号Y0～Y2选择的标志存储单元组4的标志存储单元5中存储的信息并在信号线25上呈现该信息为止的工作与上述实施例1中示出的工作完全相同。

这样一来，将信号线19(0)～19(31)上呈现的信息和信号线25上呈现的信息输入到输出电路27。在输出电路27中，基于信号线25上呈现的信息，模式转换装置30将特定模式存储单元29中存储的特定模式或全部是0的模式提供给输出装置32。在输出装置32的各输出单元28(0)～28(31)中，对用对应的信号线19输入的信息和从模式转换装置30输出的模式的对应的比特信息，即来自模式转换装置30的对应的AND电路31的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

因而，数据输出线DL0～DL31上呈现的信息是由行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的读出数据(应存储的数据)。

这样就以1个字的单位从存储单元阵列1读出数据。

在读出期间结束后，与上述实施例1相同，变为预充电期间，进行与上述实施例1相同的预充电工作。

在上述那样构成的半导体只读存储器中，由于在1个字的单位中对存储单元2中应存储的数据为基于特定模式的变换信息或是非变换信息进行判断后写入，在读出时，基于标志存储单元组4的标志存储单元5中存储的标志信息(标志位)，对写入数据进行与特定模式的异或运算后输出，或按原有状态输出，故可有效地减少存储单元阵列1中写入“0”的信息的存储单元的数目，可恰当地降低功率消耗。

再有，以下使用简单的具体例，对谋求降低功率消耗方面的问题加以说明。

在上述的实施例3中，1个字是32位，但由于只要能理解功率消耗的降低即可，故为了叙述的简化，就1个字是14位的情况简单地进行说明。

图8把应存储数据和实际上写入存储单元2中的数据以7个字示出。

从该图8可明白，如应存储的数据与特定模式相同，则写入数据变为全部是1的数据。而且，相对于按原有状态将应存储的数据写入存储单元2的情况，写入“0”的信息的存储单元2从45个减少到23个(大致降低49％)。从这一点可理解，在实施例3中示出的8×128个字(32位/字)中，可大幅度地削减写入“0”的信息的存储单元2的数目。存储容量越大，削减效果越显著，故对于功率消耗可得到良好的效果。

而且，本实施例3的存储器与上述实施例1相同，具有可抑制电路规模的增大和对于高集成化的妨碍的效果。即，由于构成输出电路27的输出单元28(0)～28(31)和模式转换装置30的AND电路31(0)～31(31)对应于存储单元组3(0)～3(31)来设置而构成，故可减小存储单元阵列以外的周边电路的电路规模。而且，由于可对每个存储单元组3(0)～3(31)配置输出单元28(0)～28(31)和AND电路31(0)～31(31)，故可将输出单元28(0)～28(31)和AND电路31(0)～31(31)与字线WL平行地配置在直线上，成为容易实现高集成化的结构。再有，由于特定模式存储单元29的各存储单元是电源电位节点或接地电位节点即可，故只在模式转换装置30中配置电源电位线和接地电位线即可，不伴随由特定模式存储单元29引起的占有面积的增大。

实施例4

图9示出本发明的实施例4。该实施例4与实施例3的不同点只在于：相对于实施例3中示出的对于1个字(32位)设置1个标志存储单元5，对每1个字使存储单元2中存储的数据(写入数据)变为反转信息或非反转信息的情况，在实施例4中，对1个字(32位)的高位侧比特(16位)和低位侧比特(16位)分别设置1个标志存储单元5，将1个字(32位)的高位侧比特中存储的数据变为基于第1特定模式的变换信息或非变换信息，将低位侧比特中存储的数据变为基于第2特定模式的变换信息或非变换信息。在其他方面与实施例3相同。

由于实施例4对于实施例3的关系与实施例2对于实施例1的关系相同，即使不作详细的说明也能理解，故以下简单地进行说明。

再有，在图9中，与表示上述实施例1至3的图中所附的符号相同的符号表示相同或相当的部分。此外，在符号中所附的a表示高位侧，b表示低位侧。

与存储单元阵列1的高位侧阵列1a对应的特定模式存储单元29a中存储的第1特定模式是相当于1个字的高位侧比特部分的16位的模式，基于利用上述实施例3中示出的第1至第3方法在高位侧阵列1a中存储的全部字来设定。与存储单元阵列1的低位侧阵列1b对应的特定模式存储单元29b中存储的第2特定模式是相当于1个字的低位侧比特部分的16位的模式，基于利用上述实施例3中示出的第1至第3方法在低位侧阵列1b中存储的全部字来设定。因而，将第1和第2特定模式设定为分别适合于高位侧阵列1a和低位侧阵列1b的模式。

在这样构成的半导体只读存储器中，虽然将存储单元阵列1分割为高位侧阵列1a和低位侧阵列1b，但到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元2中存储的信息并在信号线19(0)～19(31)上呈现该信息为止的工作也与上述实施例3(与实施例1相同)中示出的工作相同。

此外，到分别读出由行地址信号X0～X6和列地址信号Y0～Y2选择的标志存储单元组4的高位侧组4a和低位侧组4b中的标志存储单元5中存储的信息并在信号线25a和25b上呈现该信息为止的工作与上述实施例3(与实施例1相同)中示出的工作完全相同。

这样一来，将信号线19(0)～19(15)上呈现的信息和信号线25a上呈现的信息输入到输出电路27的高位侧电路27a，信号线19(16)～19(31)上呈现的信息和信号线25b上呈现的信息输入到输出电路27的低位侧电路27b。在输出电路27的高位侧电路27a中，基于在信号线25a上呈现的信息，模式转换装置30a将第1特定模式存储单元29a中存储的第1特定模式或全部是0的模式提供给输出装置32a。在输出装置32a的各输出单元28(0)～28(15)中，对用对应的信号线19输入的信息和从模式转换装置30a输出的模式的对应的比特信息，即来自模式转换装置30a的对应的AND电路31的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

在输出电路27的低位侧电路27b中，基于在信号线25b上呈现的信息，模式转换装置30b将第2特定模式存储单元29b中存储的第2特定模式或全部是0的模式提供给输出装置32b。在输出装置32b的各输出单元28(16)～28(31)中，对用对应的信号线19输入的信息和从模式转换装置30b输出的模式的对应的比特信息，即来自模式转换装置30b的对应的AND电路31的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

因而，数据输出线DL0～DL31上呈现的信息是由行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的读出数据(应存储的数据)。

这样就以1个字的单位从存储单元阵列1读出数据。

在读出期间结束后，与上述实施例3相同，变为预充电期间，进行与上述实施例3相同的预充电工作。

在这样构成的半导体只读存储器中，也可得到与上述实施例3相同的效果。特别是象1个字的高位侧比特存储指令，低位侧比特存储表示其地址那样的数据的指令ROM那样，对于在高位侧比特和低位侧比特方面存在特异性的数据，可谋求进一步降低功率消耗。

实施例5

图10示出本发明的实施例5。实施例5与实施例3的不同点只在于：上述实施例3中示出的存储器中，对于整个存储单元阵列1设定1个特定模式，基于该特定模式，对每个字将存储单元2中存储的数据(写入数据)变为变换信息或非变换信息，而在本实施例5中，将存储单元阵列1在行方向上进行2分割，即，在本实施例5中将第0行至第63行定为第1阵列1A，同时将第64行至第127行定为第2阵列1B，对第1和第2阵列1A、1B各设定1个特定模式，对阵列1A、1B基于各自的特定模式，对每1个字将存储单元2中存储的数据(写入数据)变为变换信息或非变换信息。其他方面相同。

因而，以下以不同点为主进行说明。再有，在图10中，与表示上述实施例3的图7中所附的符号相同的符号表示相同或相当的部分。

在图10中，输出电路27备有：第1和第2特定模式存储单元29a、29b、模式选择装置33、模式转换装置30和输出装置32。

第1特定模式存储单元29a对应于存储单元阵列1的第1阵列1A而设置，存储由与各存储单元组3(0)～3(31)的列数相同的位数(在本实施例5中是32位)构成的第1特定模式。

第2特定模式存储单元29b对应于存储单元阵列1的第2阵列1B而设置，存储由与各存储单元组3(0)～3(31)的列数相同的位数(在本实施例5中是32位)构成的第2特定模式。在各特定模式存储单元29a、29b中，“0”的信息的存储单元是接地电位节点，“1”的信息的存储单元是电源电位节点。

第1特定模式存储单元29a中存储的第1特定模式基于利用上述实施例3中示出的第1至第3方法在第1阵列1A中存储的全部字来设定。第2特定模式存储单元29b中存储的第2特定模式基于利用上述实施例3中示出的第1至第3方法在第2阵列1B中存储的全部字来设定。因而，将第1和第2特定模式设定为分别适合于第1和第2阵列1A、1B的模式。

模式选择装置33是基于行地址信号、在本实施例5中是行地址信号的最高位地址信号X0从来自第1和第2特定模式存储单元29a、29b的第1和第2特定模式选择并输出第1和第2特定模式的某一个特定模式的模式选择装置，该装置具有2个MOS晶体管，对应于特定模式的各位，在该MOS晶体管的栅电极上输入最高位地址信号X0的反转或非反转信号。

模式转换装置30接收用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，如接收到的信息表示变换信息，则输出用模式选择装置33选择并输出的特定模式，如表示非变换信息，则输出非特定模式，在本实施例5中是全部为0的模式。模式转换装置30的结构与上述的实施例3相同。

输出装置32具有与位线选择装置13的多个位线选择单元13(0)～13(31)对应而设置的多个输出单元28(0)～28(31)。各输出单元28(0)～28(31)的结构与上述的实施例3相同。

在这样构成的半导体只读存储器中，虽然将存储单元阵列1在行方向上进行2分割，但到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元2中存储的信息并在信号线19(0)～19(31)上呈现该信息为止的工作也与上述实施例3(与实施例1相同)中示出的工作相同。

此外，到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的标志存储单元组4的标志存储单元5中存储的信息并在信号线25上呈现该信息为止的工作与上述实施例3(与实施例1相同)中示出的工作相同。

这样一来，将信号线19(0)～19(31)上呈现的信息和信号线25上呈现的信息输入到输出电路27。

在输出电路27中，接收了行地址信号的最高位地址信号的模式选择装置33判断由行地址信号X0～X6选择的存储单元2在存储单元阵列1的第1和第2阵列1A、1B的某一个中是否存在，选择并输出来自第1和第2特定模式存储单元29a、29b的某一个的特定模式。

然后，基于在信号线25上呈现的信息，模式转换装置30将用模式选择装置33选择并输出的特定模式或全部是0的模式提供给输出装置32。在输出装置32的各28(0)～28(31)中，对从对应的信号线19输入的信息和从模式转换装置30输出的模式的对应的比特信息，即来自模式转换装置30的对应的AND电路31的信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

因而，数据输出线DL0～DL31上呈现的信息是由行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的读出数据(应存储的数据)。

这样就以1个字的单位从存储单元阵列1读出数据。

在读出期间结束后，与上述实施例3相同，变为预充电期间，进行与上述实施例3相同的预充电工作。

在这样构成的半导体只读存储器中，也可得到与上述实施例3相同的效果。特别是对于在存储单元阵列中存储的数据中在行方向上存在偏移的情况，可谋求进一步降低功率消耗。

再有，在本实施例5中，示出将存储单元阵列1在行方向上进行2分割的情况，但不限于2分割，可将存储单元阵列1进行3分割或更多，对各个分割了的阵列分别设定特定模式，根据行地址信号利用模式选择装置33来选择并输出这些特定模式。

实施例6

图11表示本发明的实施例6。该实施例6与实施例3的不同点只在于：上述实施例3中示出，对于存储单元阵列1设定1个特定模式，基于该特定模式，对每个字将存储单元2中存储的数据(写入数据)变为变换信息或非变换信息，而在实施例6中，对于存储单元阵列1设定2个特定模式，对每个字将存储单元2中存储的数据变为由第1特定模式产生的第1变换信息或由第2特定模式产生的第2变换信息。其他方面相同。

因而，以下以不同点为主进行说明。再有，在图11中，与表示上述实施例3的图7中所附的符号相同的符号表示相同或相当的部分。

在图11中，在存储单元阵列1的存储单元2中，对每个字基于以下的规则确定并存储写入数据。

即，求出应存储的1个字的数据与相当于1个字部分的32位的第1特定模式的异或运算的值，即第1变换信息，同时，求出与相当于1个字部分的32位的第2特定模式的异或运算的值，即第2变换信息，将第1变换信息中的“0”的信息数与第2变换信息中的“0”的信息数进行比较，将“0”的信息少的一方定为写入数据。将该写入数据写入存储单元2中。

标志存储单元组4的标志存储单元5中存储表示存储单元阵列1中的对应的1个字的写入数据是第1变换信息或是第2变换信息的“0”或“1”的信息。

输出电路27基于用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，将用位线选择装置13的多个位线选择单元13(0)～13(31)选择的位线BL0～BL7上呈现的信息按照第1或第2特定模式的某一个进行变换并输出。

输出电路27备有：第1和第2特定模式存储单元29a、29b、模式转换装置34和输出装置32。

第1特定模式存储单元29a存储由与存储单元阵列1中的各存储单元组3(0)～3(31)的列数相同的位数(在本实施例6中是32位)构成的第1特定模式。第2特定模式存储单元29b存储由与存储单元阵列1中的各存储单元组3(0)～3(31)的列数相同的位数(在本实施例6中是32位)构成的第2特定模式。在特定模式存储单元29中，“0”的信息的存储单元是接地电位节点，“1”的信息的存储单元是电源电位节点。

模式转换装置30接收用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，如接收到的信息表示第1变换信息，则输出来自第1特定模式存储单元29a的第1特定模式，如表示第2变换信息，则输出来自第2特定模式存储单元29b的第2特定模式。模式转换装置34具有2个MOS晶体管，对应于1个字的各位，在该MOS晶体管的栅电极上输入用标志用位线选择装置20选择的标志用位线BL0～BL7上呈现的信息，即用信号线25传送的信息的反转或非反转信号。

输出装置32具有与位线选择装置13的多个位线选择单元13(0)～13(31)对应而设置的多个输出单元28(0)～28(31)。各输出单元28(0)～28(31)与对应的信号线19(0)～19(31)连接，接收用对应的位线选择单元13(0)～13(31)选择的BL0～BL7上呈现的信息和从模式转换装置34输出的模式中的对应的比特信息。各输出单元28(0)～28(31)是基于所接收的来自模式转换装置34的比特信息，将所接收的信息反转或非反转而输出的异或电路(EX-OR电路)。

然后，如以下那样来设定第1和第2特定模式存储单元29中存储的第1和第2特定模式。

即，调查存储单元阵列1中存储的关于存储单元阵列1中存储的所有字的数据模式，将数目最多的模式定为第1特定模式，将数目第2多的模式定为第2特定模式。

此时，存储单元阵列1中写入的数据和标志存储单元组4中写入的比特信息如下所述。即，由于由定为第1特定模式的数目最多的模式构成的1个字中的数据是与第1特定模式进行异或运算后得到的数据，故成为全部是1的信息。在与该字对应的标志存储单元组4的标志存储单元5中写入“0”的信息，表示所写入的数据是第1变换信息。

此外，由于由数目第2多的模式构成的1个字中的数据是与第2特定模式进行异或运算后得到的数据，故成为全部是1的信息。在与该字对应的标志存储单元组4的标志存储单元5中写入“1”的信息，表示所写入的数据是第2变换信息。

关于剩下的字的写入信息，首先，对应存储的数据与第1特定模式进行异或运算，求出第1变换信息，其次与第2特定模式进行异或运算，求出第2变换信息。比较第1变换信息和第2变换信息的“0”的数目，“0”的数目少的一方定为写入数据。与各字对应的标志用存储单元组4的标志存储单元5中，若写入数据是第1变换信息，则写入“0”的信息，若写入数据是第2变换信息，则写入“1”的信息。

这样一来，在将存储单元阵列1中存储的数目最多的模式设定为第1特定模式、将存储单元阵列1中存储的数目第2多的模式设定为第2特定模式的情况下，可容易地设定第1和第2特定模式，而且效率高，可减少存储单元阵列1内写入“0”的信息的存储单元2的数目。

再有，可将第1和第2特定模式设定为数目最多的模式与数目第3多的模式、数目最多的模式与数目第4多的模式、数目第2多的模式与数目第3多的模式、数目第3多的模式与数目第4多的模式等的组合。此时，选择存储单元阵列1内写入“0”的信息的存储单元2的数目尽可能少的组合即可。

在这样构成的半导体只读存储器中，到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的存储单元2中存储的信息并在信号线19(0)～19(31)上呈现该信息为止的工作也与上述实施例3(与实施例1相同)中示出的工作相同。

此外，到读出由行地址信号X0～X6和列地址信号Y0～Y2选择的标志存储单元组4的标志存储单元5中存储的信息并在信号线25上呈现该信息为止的工作与上述实施例3(与实施例1相同)中示出的工作相同。

这样一来，将信号线19(0)～19(31)上呈现的信息和信号线25上呈现的信息输入到输出电路27。在输出电路27中，基于信号线25上呈现的信息，模式转换装置34将第1特定模式存储单元29a中存储的第1特定模式或第2特定模式存储单元29b中存储的第2特定模式提供给输出装置32。在输出装置32的各输出单元28(0)～28(31)中，对从对应的信号线19输入的信息和从模式转换装置34输出的模式的对应的比特信息进行异或运算，将该运算值作为读出数据输出到对应的数据输出线DL。

因而，数据输出线DL0～DL31上呈现的信息是由行地址信号X0～X6和列地址信号Y0～Y2选择的各存储单元组3(0)～3(31)的1个存储单元的信息，即1个字(32位)的读出数据(应存储的数据)。

这样就以1个字的单位从存储单元阵列1读出数据。

在读出期间结束后，与上述实施例3相同，变为预充电期间，进行与上述实施例3相同的预充电工作。

在上述那样构成的半导体只读存储器中，由于在1个字的单位中对存储单元2中应存储的数据为基于第1特定模式的第1变换信息或是基于第2特定模式的第2变换信息进行判断后写入，在读出时，基于标志存储单元组4的标志存储单元5中存储的标志信息(标志位)，对写入数据进行与第1特定模式或第2特定模式的异或运算后输出，故可有效地减少存储单元阵列1中写入“0”的信息的存储单元的数目，可恰当地降低功率消耗。

再有，以下使用简单的具体例，对谋求降低功率消耗方面的问题加以说明。

在上述的实施例6中，1个字是32位，但由于只要能理解功率消耗的降低即可，故为了叙述的简化，就1个字是14位的情况简单地进行说明。

图12把应存储数据和实际上写入存储单元2中的数据以7个字示出。

从该图12可明白，如应存储的数据分别与第1和第2特定模式相同，则写入数据变为全部是1的数据。而且，相对于把应存储的数据直接写入存储单元2的情况，写入“0”的信息的存储单元2从47个减少到16个(大致降低66％)。从这一点可理解，在实施例6中示出的8×128个字(32位/字)中，可大幅度地削减写入“0”的信息的存储单元2的数目。存储容量越大，削减效果越显著，故对于功率消耗可得到良好的效果。特别是对于象微处理器的指令ROM数据那样在某个比特的“0”和“1”的发生概率方面存在显著差异的情况，可特别有效地减少“0”数目。

而且，与上述实施例3相同，具有可抑制电路规模的增大和对于高集成化的妨碍的效果。

再有，在上述的实施例6中，示出使用了第1特定模式和第2特定模式的情况，但也可使用第1至第4特定模式。此时，关于第1至第4特定模式的设定，可将存储单元阵列1中存储的数目最多的模式定为第1特定模式，将数目第2多的模式定为第2特定模式，数目第3多的模式定为第3特定模式，数目第4多的模式定为第4特定模式。此外，可用2位来构成对于存储单元阵列1中存储的各字的标志存储单元组的标志存储单元。

总之，通过使用多个(可以是2的幂)特定模式，可进一步减少存储单元阵列1中写入“0”的信息的存储单元2的数目。

由于本发明的第1方面的半导体只读存储器设有：存储单元阵列，该阵列备有多列存储单元组，该存储单元组配置成多行和多列，分别具有多个存储“0”或“1”的信息的存储单元；标志存储单元组，具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息或是按原有状态存储的非变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；标志用位线选择装置，接收位线选择信号，选择对应于标志存储单元组而设置的标志用位线组的某一个标志用位线；输出电路，基于通过标志用位线选择装置选择的标志用位线上呈现的信息，对通过位线选择装置的多个位线选择单元选择的位线上呈现的信息进行变换后输出或是按原有状态输出，故具有下述效果：可抑制电路规模的增大和对于高集成化的妨碍，可谋求降低功率消耗。

由于与本发明的第2方面有关的半导体只读存储器在本发明的第1方面中，使输出电路具有对应于位线选择装置的多个位线选择单元而设置的多个输出单元，并使各输出单元基于通过标志用位线选择装置选择的标志用位线上呈现的信息，将通过对应的位线选择单元选择的位线上呈现的信息反转或非反转后输出，故具有本发明的第1方面的效果，同时还具有可提高输出电路在半导体衬底上的设计裕量的效果。

由于与本发明的第3方面有关的半导体只读存储器在本发明的第1方面中，使输出电路具有：特定模式存储单元，存储由与存储单元阵列中的存储单元组的列数的数目相同的比特数构成的特定模式；模式转换装置，接收通过标志用位线选择装置选择的标志用位线上呈现的信息，如接收的信息表示变换信息，则输出来自特定模式存储单元的特定模式，如表示非变换信息，则输出非特定模式；多个输出单元，对应于位线选择装置的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的来自模式转换装置的比特信息，将所接收的信息反转或非反转后输出，故具有本发明的第1方面的效果和可谋求降低功率消耗，同时还具有可提高输出电路在半导体衬底上的设计裕量的效果。

由于与本发明的第4方面有关的半导体只读存储器设有：存储单元阵列，该阵列分割为高位侧和低位侧阵列，备有多列存储单元组，该存储单元组配置成多行和多列，分别具有多个存储“0”或“1”的信息的存储单元；标志存储单元组，对应于该存储单元阵列的高位侧和低位侧阵列具有高位侧组和低位侧组，高位侧组和低位侧组分别具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示上述存储单元阵列的对应的高位侧或低位侧阵列的多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息还是按原有状态存储的非变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应位线组中的某一个位线，对应于多个位线组的高位侧组和低位侧组分割为高位侧组和低位侧组；标志用位线选择装置，对应于标志用位线组的高位侧组和低位侧组设置高位侧标志用位线选择单元和低位侧标志用位线选择单元，上述标志用位线组对应于标志存储单元组的高位侧组和低位侧组分割为高位侧组和低位侧组而设置，各选择单元接收位线选择信号，选择上述标志用位线组的对应的组的某一个标志用位线；输出电路，对应于位线选择装置的高位侧组和低位侧组分割为高位侧电路和低位侧电路而设置，高位侧电路和低位侧电路分别基于通过标志用位线选择装置的对应的标志用位线选择单元选择的标志用位线上呈现的信息，对通过位线选择装置的对应的组的多个位线选择单元选择的位线上呈现的信息进行变换后输出或是按原有状态输出，故具有下述效果：可抑制电路规模的增大和对于高集成化的妨碍之后，还可谋求降低功率消耗。

由于与本发明的第5方面有关的半导体只读存储器设有：存储单元阵列，该阵列备有多列存储单元组，该存储单元组配置成多行和多列，分别具有多个存储“0”或“1”的信息的存储单元；标志存储单元组，具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是基于第1特定模式将应存储的数据变换后存储的第1变换信息还是基于第2特定模式变换后存储的第2变换信息的“0”或“1”的信息；位线选择装置，具有对应于多个位线组而设置的多个位线选择单元，该多个位线组对应于各存储单元组而设置，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；标志用位线选择装置，接收位线选择信号，选择对应于标志存储单元组而设置的标志用位线组的某一个标志用位线；输出电路，基于通过标志用位线选择装置选择的标志用位线上呈现的信息，对通过位线选择装置的多个位线选择单元选择的位线上呈现的信息按照第1或第2特定模式的某一个进行变换后输出，故具有下述效果：可抑制电路规模的增大和对于高集成化的妨碍，可谋求降低功率消耗。

Claims (14)

1.一种半导体只读存储器，其特征在于设有：

存储单元阵列，该阵列备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；

标志存储单元组，具有配置成与上述各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示上述多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息或是按原有状态存储的非变换信息的“0”或“1”的信息；

多个字线，配置成多行，分别与对应的行中配置的多个存储单元和多个标志存储单元连接；

多个位线组，对应于上述各存储单元组而设置，分别具有配置成多列的多个位线，各位线与对应的存储单元组中的对应的列中配置的多个存储单元连接；

标志用位线组，具有对应于上述标志存储单元组配置成多列的多个标志用位线，各标志用位线与上述标志存储单元组中的对应的列中配置的多个标志存储单元连接；

第1预充电装置，用于对上述多个位线组的多个位线进行预充电；

第2预充电装置，用于对上述多个标志用位线组的多个标志用位线进行预充电；

位线选择装置，具有对应于上述多个位线组而设置的多个位线选择单元，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；

标志用位线选择装置，接收上述位线选择信号，选择上述标志用位线组的某一个标志用位线；

输出电路，基于通过上述标志用位线选择装置选择的标志用位线上呈现的信息，对通过位线选择装置的多个位线选择单元选择的位线上呈现的信息进行变换后输出，或是按原有状态输出。

2.权利要求1中所述的半导体只读存储器，其特征在于：上述输出电路具有对应于上述位线选择装置的多个位线选择单元而设置的多个输出单元，各输出单元基于通过标志用位线选择装置选择的标志用位线上呈现的信息，将通过对应的位线选择单元选择的位线上呈现的信息反转或非反转后输出。

3.权利要求2中所述的半导体只读存储器，其特征在于：

上述第1预充电装置具有对应于多个位线组的多个位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的位线和外加电源电位的电源电位节点之间；

上述第2预充电装置具有对应于多个标志用位线组的多个标志用位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的标志用位线和外加电源电位的上述电源电位节点之间；

上述位线选择装置的各位线选择单元具有对应于对应的位线组的多个位线而设置、分别连接在对应的位线和第1共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管和与连接到上述第1共用节点和上述输出电路中的对应的输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第1共用节点之间的预充电用的晶体管；

上述标志用位线选择装置具有对应于上述标志用位线组的多个标志用位线而设置、分别连接在对应的标志用位线和第2共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第2共用节点和上述输出电路中的多个输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第2共用节点之间的预充电用的晶体管；

上述输出电路的各输出单元是第1输入端与连接到上述位线选择装置中的对应的位线选择单元的信号线连接、第2输入端与连接到上述标志用位线选择装置的信号线连接、输出端与数据线连接的异或电路。

4.权利要求1中所述的半导体只读存储器，其特征在于，上述输出电路具有：

特定模式存储单元，存储由与上述存储单元阵列中的存储单元组的列数相同的比特数构成的特定模式；

模式转换装置，接收通过上述标志用位线选择装置选择的标志用位线上呈现的信息，如接收的信息表示变换信息，则输出来自特定模式存储单元的特定模式，如表示非变换信息，则输出非特定模式；

多个输出单元，对应于上述位线选择装置的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的来自模式转换装置的比特信息，将所接收的信息反转或非反转后输出。

5.权利要求1中所述的半导体只读存储器，其特征在于，上述输出电路具有：

多个特定模式存储单元，对应于将上述存储单元阵列的多行分割后的多个阵列而设置，分别由与上述存储单元阵列中的存储单元组的列数相同的位数构成，存储相对于对应的阵列的特定模式；

模式选择装置，基于行地址信号由来自这些多个特定模式存储单元的特定模式选择并输出1个特定模式；

模式转换装置，接收通过上述标志用位线选择装置选择的标志用位线上呈现的信息，如接收的信息表示变换信息，则输出来自特定模式存储单元的特定模式，如表示非变换信息，则输出非特定模式；

多个输出单元，对应于上述位线选择装置的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的比特信息，将所接收的信息反转或非反转后输出。

6.权利要求4或5中所述的半导体只读存储器，其特征在于：

上述第1预充电装置具有对应于多个位线组的多个位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的位线和外加电源电位的电源电位节点之间；

上述第2预充电装置具有对应于标志用位线组的多个标志用位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的标志用位线和上述电源电位节点之间；

上述位线选择装置的各位线选择单元具有对应于对应的位线组的多个位线而设置、分别连接在对应的位线和第1共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管和与连接到上述第1共用节点和上述输出电路中的对应的输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第1共用节点之间的预充电用的晶体管；

上述标志用位线选择装置具有对应于多个上述标志用位线组的多个标志用位线而设置、分别连接在对应的标志用位线和第2共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第2共用节点和上述输出电路中的多个输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第2共用节点之间的预充电用的晶体管；

上述输出电路的各输出单元是第1输入端与连接到上述位线选择装置中的对应的位线选择单元的信号线连接、第2输入端与传送来自上述模式转换装置的模式中的对应的比特信息的信号线连接、输出端与数据线连接的异或电路。

7.一种半导体只读存储器，其特征在于，具有：

存储单元阵列，该阵列分割为高位侧和低位侧阵列，备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；

标志存储单元组，对应于该存储单元阵列的高位侧和低位侧阵列具有高位侧组和低位侧组，高位侧组和低位侧组分别具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示上述存储单元阵列的对应的高位侧或低位侧阵列的多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是将应存储的数据变换后存储的变换信息还是按原有状态存储的非变换信息的“0”或“1”的信息；

多个字线，配置成多行，分别与对应的行中配置的多个存储单元和多个标志存储单元连接；

多个位线组，对应于上述各存储单元组而设置，分别具有配置成多列的多个位线，各位线与对应的存储单元组中的对应的列中配置的多个存储单元连接，对应于上述存储单元阵列的高位侧和低位侧阵列分割为高位侧组和低位侧组；

标志用位线组，对应于上述存储单元阵列的高位侧和低位侧阵列分割为高位侧组和低位侧组而设置，高位侧组和低位侧组分别具有配置成多列的多个标志用位线，各标志用位线与上述标志存储单元组中的对应的组中的对应的列内配置的多个标志存储单元连接；

第1预充电装置，用于对上述多个位线组的多个位线进行预充电；

第2预充电装置，用于对上述多个标志用位线组的多个标志用位线进行预充电；

位线选择装置，具有对应于上述多个位线组而设置的多个位线选择单元，各位线选择单元接收位线选择信号，选择对应的某一个位线，对应于上述多个位线组的高位侧组和低位侧组分割为高位侧组和低位侧组；

标志用位线选择装置，对应于上述标志用位线组的高位侧组和低位侧组设置高位侧标志用位线选择单元和低位侧标志用位线选择单元，各选择单元接收上述位线选择信号，选择上述标志用位线组的对应的组中的某一个标志用位线；

输出电路，对应于上述位线选择装置的高位侧组和低位侧组分割为高位侧电路和低位侧电路而设置，高位侧电路和低位侧电路分别基于通过标志用位线选择装置的对应的标志用位线选择单元选择的标志用位线上呈现的信息，对通过位线选择装置的对应的组中的多个位线选择单元选择的位线上呈现的信息进行变换后输出，或按原有状态输出。

8.权利要求7中所述的半导体只读存储器，其特征在于：上述输出电路中的高位侧电路和低位侧电路分别具有对应于上述位线选择装置的对应的组的多个位线选择单元而设置的多个输出单元，各输出单元基于通过标志用位线选择装置选择的标志用位线上呈现的信息，将通过对应的位线选择单元选择的位线上呈现的信息反转或非反转后输出。

9.权利要求8中所述的半导体只读存储器，其特征在于：

上述第1预充电装置具有对应于多个位线组的多个位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的位线和外加电源电位的电源电位节点之间；

上述第2预充电装置具有对应于标志用位线组的多个标志用位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的标志用位线和上述电源电位节点之间；

上述位线选择装置的各位线选择单元具有对应于对应的位线组的多个位线而设置、分别连接在对应的位线和第1共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第1共用节点和上述输出电路中的对应的输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第1共用节点之间的预充电用的晶体管；

上述标志用位线选择装置的各标志用位线选择单元具有对应于对应的标志用位线组的多个标志用位线而设置、分别连接在对应的标志用位线和第2共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第2共用节点和上述输出电路中的多个输出单元的信号线相连接的缓冲器以及连接在上述电源电位节点和上述第2共用节点之间的预充电用的晶体管；

上述输出电路的各输出单元是第1输入端与连接到上述位线选择装置的对应的组中的对应的位线选择单元的信号线连接、第2输入端与连接到上述标志用位线选择装置的对应的标志用位线选择单元的信号线连接、输出端与数据线连接的异或电路。

10.权利要求7中所述的半导体只读存储器，其特征在于，上述输出电路中的高位侧电路和低位侧电路分别具有：

特定模式存储单元，存储由与上述存储单元阵列中的存储单元组的列数相同的比特数构成的、对于对应的高位侧或低位侧阵列的特定模式；

模式转换装置，接收通过上述标志用位线选择装置选择的标志用位线上呈现的信息，如接收的信息表示变换信息，则输出来自特定模式存储单元的特定模式，如表示非变换信息，则输出非特定模式；

多个输出单元，对应于上述位线选择装置的对应的组中的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的来自模式转换装置的比特信息，将所接收的信息反转或非反转后输出。

11.权利要求10中所述的半导体只读存储器，其特征在于：

上述第1预充电装置具有对应于多个位线组的多个位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的位线和外加电源电位的电源电位节点之间；

上述第2预充电装置具有对应于标志用位线组的多个标志用位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的标志用位线和上述电源电位节点之间；

上述位线选择装置的各位线选择单元具有对应于对应的位线组的多个位线而设置、分别连接在对应的位线和第1共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第1共用节点和上述输出电路中的对应的输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第1共用节点之间的预充电用的晶体管；

上述标志用位线选择装置的各标志用位线选择单元具有对应于对应的标志用位线组的多个标志用位线而设置、分别连接在对应的标志用位线和第2共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第2共用节点和上述输出电路的对应的电路的多个输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第2共用节点之间的预充电用的晶体管；

上述输出电路的各输出单元是第1输入端与连接到上述位线选择装置的对应的组中对应的位线选择单元的信号线连接、第2输入端与传送来自对应的模式转换装置的模式中的对应的比特信息的信号线连接、输出端与数据线连接的异或电路。

12.一种半导体只读存储器，其特征在于，具有：

存储单元阵列，该阵列备有多列存储单元组，该存储单元组具有配置成多行和多列、分别存储“0”或“1”的信息的多个存储单元；

标志存储单元组，具有配置成与各存储单元组的数目相同的多行多列的多个标志存储单元，各标志存储单元存储表示上述多个存储单元组中的对应的行和对应的列中配置的存储单元中存储的信息是基于第1特定模式将应存储的数据变换后存储的第1变换信息或是基于第2特定模式变换后存储的第2变换信息的“0”或“1”的信息；

多个字线，配置成多行，分别与对应的行中配置的多个存储单元和多个标志存储单元连接；

多个位线组，对应于上述各存储单元组而设置，分别具有配置成多列的多个位线，各位线与对应的存储单元组中的对应的列中配置的多个存储单元连接；

标志用位线组，具有对应于上述标志存储单元组配置成多列的多个标志用位线，各标志用位线与上述标志存储单元组中的对应的列中配置的多个标志存储单元连接；

第1预充电装置，用于对上述多个位线组的多个位线进行预充电；

第2预充电装置，用于对上述多个标志用位线组的多个标志用位线进行预充电；

位线选择装置，具有对应于上述多个位线组而设置的多个位线选择单元，各位线选择单元接收位线选择信号，选择对应的位线组的某一个位线；

标志用位线选择装置，接收位线选择信号，选择上述标志用位线组的某一个标志用位线；

输出电路，基于通过上述标志用位线选择装置选择的标志用位线上呈现的信息，对通过上述位线选择装置的多个位线选择单元选择的位线上呈现的信息按照第1或第2特定模式的某一个进行变换后输出。

13.权利要求12中所述的半导体只读存储器，其特征在于，上述输出电路具有：

存储第1特定模式的第1特定模式存储单元；

存储第2特定模式的第2特定模式存储单元；

模式转换装置，基于通过上述标志用位线选择装置选择的标志用位线上呈现的信息输出第1或第2特定模式的某一个；

多个输出单元，对应于上述位线选择装置的多个位线选择单元而设置，分别接收通过对应的位线选择单元选择的位线上呈现的信息和从模式转换装置输出的模式中的对应的比特信息，基于所接收的来自模式转换装置的比特信息，将所接收的信息反转或非反转后输出。

14.权利要求13中所述的半导体只读存储器，其特征在于：

上述第1预充电装置具有对应于多个位线组的多个位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的位线和外加电源电位的电源电位节点之间；

上述第2预充电装置具有对应于标志用位线组的多个标志用位线而设置的多个预充电用的晶体管，各预充电用的晶体管连接在对应的标志用位线和上述电源电位节点之间；

上述位线选择装置的各位线选择单元具有对应于对应的位线组的多个位线而设置、分别连接在对应的位线和第1共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第1共用节点和上述输出电路中的对应的输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第1共用节点之间的预充电用的晶体管；

上述标志用位线选择装置的各标志用位线选择单元具有对应于对应的标志用位线组的多个标志用位线而设置、分别连接在对应的标志用位线和第2共用节点之间、其控制电极上输入上述位线选择信号的多个选择用晶体管、与连接到上述第2共用节点和上述输出电路中的多个输出单元的信号线连接的缓冲器以及连接在上述电源电位节点和上述第2共用节点之间的预充电用的晶体管；

上述输出电路的各输出单元是第1输入端与连接到上述位线选择装置中的对应的位线选择单元的信号线连接、第2输入端与传送来自对应的模式转换装置的模式中的对应的比特信息的信号线连接、输出端与数据线连接的异或电路。

Images