TWI534832B - 儲存裝置寫入脈衝控制技術 - Google Patents

儲存裝置寫入脈衝控制技術 Download PDF

Info

Publication number
TWI534832B
TWI534832B TW103115708A TW103115708A TWI534832B TW I534832 B TWI534832 B TW I534832B TW 103115708 A TW103115708 A TW 103115708A TW 103115708 A TW103115708 A TW 103115708A TW I534832 B TWI534832 B TW I534832B
Authority
TW
Taiwan
Prior art keywords
period
voltage level
pulse
address line
intermediate voltage
Prior art date
Application number
TW103115708A
Other languages
English (en)
Other versions
TW201506955A (zh
Inventor
羅伯特Ｊ 布魯克斯
Original Assignee
惠普發展公司有限責任合夥企業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠普發展公司有限責任合夥企業 filed Critical 惠普發展公司有限責任合夥企業
Publication of TW201506955A publication Critical patent/TW201506955A/zh
Application granted granted Critical
Publication of TWI534832B publication Critical patent/TWI534832B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Description

儲存裝置寫入脈衝控制技術
本發明係有關於儲存裝置寫入脈衝控制技術。
發明背景
在一個儲存裝置中，諸如一個憶阻器，當電流沿一個方向經過該儲存裝置時，該電阻值便會增加，以及當電流沿一個相反之方向流動時，該電阻值便會降低。當該電流停止時，該憶阻器之最後電阻值會被保留。此外，當電荷之流動再次開始時，該憶阻器之電阻值會逆轉至該憶阻器最後動作之值。此種儲存裝置可使形成為一種陣列組態，其包括多數被佈置成所舉為例之列和行的格式之儲存裝置。該陣列中的每一儲存裝置可相對該儲存裝置個別地被讀取或寫入。舉例而言，一一個列和行可個別地被定址以讀取或寫入至一個對應之儲存裝置。
依據本發明之一實施例，係特地提出一種儲存器陣列之多數儲存裝置的一個儲存裝置之儲存裝置寫入脈衝控制的方法，該方法包含之步驟有：將該儲存裝置寫入至一個第一極性，其係藉由：就一個周期A將該儲存裝置的一個列位址線和行位址線大約驅動至一個中間電壓位準RCA；就緊接該周期A之預定的 周期B脈衝期間，將該列位址線驅動至一個大於該中間電壓位準RCA之電壓位準RB，以及就該預定之周期B脈衝期間，將該行位址線大約維持在該中間電壓位準RCA處；就緊接該預定之周期B脈衝期間的預定之周期C脈衝期間，將該列位址線驅動至一個低於該中間電壓位準RCA之電壓位準RC，以及就該預定之周期C脈衝期間，將該行位址線驅動至一個高於該中間電壓位準RCA之電壓位準CC，而將該儲存裝置寫入至該第一極性；就一個緊接該預定之周期C脈衝期間的預定之周期D脈衝期間，將該列位址線大約驅動至該中間電壓位準RCA，以及將該行位址線驅動至一個低於該中間電壓位準RCA之電壓位準CD；以及就緊接該預定之周期D脈衝期間，使該列位址線大約維持在該中間電壓位準RCA處，以及將該行列位址線大約驅動至該中間電壓位準RCA。
100‧‧‧儲存裝置寫入脈衝控制設備
102‧‧‧記憶體陣列控制模組
104‧‧‧記憶體陣列
106‧‧‧資料儲存裝置
108‧‧‧列位址線
110‧‧‧行位址線
112‧‧‧列交換模組
114‧‧‧行交換模組
116‧‧‧儲存裝置讀取模組
118‧‧‧輸出
120‧‧‧來源
122‧‧‧輸入節點
124‧‧‧輸出節點
500,600‧‧‧方法
502-510‧‧‧區塊
602-620‧‧‧區塊
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧通訊匯流排
706‧‧‧主記憶體
708‧‧‧次級資料儲存器
710‧‧‧輸入/輸出裝置
712‧‧‧網路介面
720‧‧‧儲存裝置寫入脈衝控制模組
本發明之特徵在例示上係藉由範例但不愛限的下列諸圖，其中，類似之數字係指示類似之元件，其中圖1例示依據本發明之一範例的儲存裝置寫入脈衝控制裝置的架構；圖2例示依據本發明之一範例由該儲存裝置寫入脈衝控制設備所施加之列和行脈衝的長度和相位圖；圖3例示依據本發明之一範例由該儲存裝置寫入脈衝控制設備所施加之列和行脈衝的另一長度和相位圖；圖4例示依據本發明之一範例由該儲存裝置寫入 脈衝控制設備所施加之列和行脈衝的另一長度和相位圖；圖5例示依據本發明之一範例有關儲存裝置寫入脈衝控制之方法；圖6例示依據本發明之一範例有關儲存裝置寫入脈衝控制之方法的進一步細節；而圖7則例示一個依據本發明之一範例的電腦系統。
較佳實施例之詳細說明
為簡明及例示計，本發明主要係參照範例加以說明。在下文之說明內容中，眾多之特定細節在列舉上係為提供本發明之徹底瞭解。然而，可顯而易見的是，本發明在實行上並非受限於此等特定之細節。在其他之例證中，某些方法和結構並未詳細說明，以免非必要地使本發明混淆。
遍及本揭示內容，術語"一個"係意使指明至少一個之特定元件。誠如本說明書所使用，術語"包括"意謂包括但非受限，術語"係包括"意謂係包括但非受限。術語"基於"意謂至少部份基於。
在一個儲存裝置中，諸如一個可能形成在一個包括多數被佈置成所舉為例之列和行格式的儲存裝置之陣列組態中的憶阻器，寫入一個特定之儲存裝置可能會影響到沿對應於該寫入之儲存裝置的特定之列和行的非寫入之儲存裝置。舉例而言，當有一個憶阻器交叉點陣列被寫入時， 一些亂真之電流可能會流過該被選定之憶阻器外的其他憶阻器。舉例而言，一些亂真之電流可能會流過一些連接至與該被選定之憶阻器相同的列和行之憶阻器。該等連接至與該被選定之憶阻器相同的列和行之憶阻器可能會被指定為半選定之憶阻器。雖然此等亂真之電流係低於流經該被選定之憶阻器的電流，該等亂真之電流卻可能藉由造成該半選定之憶阻器中小程度的離子移動而改變一個半選定之憶阻器的狀態。透過許多沿該相同之列或行的存取，該半選定之憶阻器的狀態可能會被改變，以致當該半選定之憶阻器被讀取時，其會顯示一個不同於特意寫入之值。
依據一個範例，本說明書揭示了一種儲存裝置寫入脈衝控制設備和一種有關儲存裝置寫入脈衝控制之方法。本說明書所揭示之設備和方法可能消除彼等半選定之憶阻器中不當的離子移動，其程度可使任何淨離子移動在該特意寫入被選定之憶阻器中，以及消除該等半選定之憶阻器中的任何之離子移動。本說明書所揭示之設備和方法在寫入脈衝的安排上可能會使被選定之憶阻器見到一個會寫入該被選定之憶阻器的全電位脈衝和一對在標稱上針對該被選定之憶阻器無效應但會消除該半選定之憶阻器中的離子移動之半電位脈衝。就一些可能需要多數之全電位脈衝來寫入之憶阻器而言，該全電位脈衝可能為一系列最終會寫入該被選定之憶阻器的脈衝的一部分。彼等半選定之憶阻器可能會見到在一個第一方向中之半電位脈衝緊接在與該第一方向相反之方向中的制衡半電位脈衝。此外，一 些完全未被選定之憶阻器(亦即，一些不在該被選定之憶阻器的列或行上面的憶阻器)可能會見到任何類型可以被忽略之激勵。就本說明所揭示之設備和方法而言，脈衝寬度和/或脈衝幅度在安排(舉例而言，改變)上可能會考慮到在一個方向比在另一個方向中發生更敏捷之離子移動。
圖1例示依據本發明之一範例的儲存裝置寫入脈衝控制設備100的架構。參照圖1，該設備100在說明上係包括一個用以控制一個記憶體陣列104和該設備100之各種其他運作之記憶體陣列控制模組102。該記憶體陣列104可能包括多數之資料儲存裝置106，諸如憶阻器。該記憶體陣列104可能為一個m×n之記憶體陣列，其中，m對應於該記憶體陣列之列，以及n對應於該記憶體陣列之行。每一資料儲存裝置106可能個別地由一些列位址線108和行位址線110加以定址。有一個列交換模組112可能藉由該等列位址線108使該設備100之各種方位耦合至一些被選定的儲存裝置106。同理，有一個行交換模組114可能藉由該等行位址線110使該設備100之各種方位耦合至一些被選定的儲存裝置106。舉例而言，該等列和行交換模組112和114可能分別產生一些寫入脈衝給該等列位址線108和行位址線110的被選定之列和行。有一個儲存裝置讀取模組116可能會決定一個在被該等列位址線108和行位址線110定址之特定儲存裝置106的位元之值。該儲存裝置讀取模組116之輸出118可能會被饋送至該記憶體陣列控制模組102。該記憶體陣列控制模組102可能會接收來自一個要被寫入至該記憶體陣列104之 來源120的資料值，以及會提供該記憶體陣列104中所儲存之資料值給該來源120。
該等模組和該設備100其他用以執行該設備100中之各種其他功能的組件，可能包含一些儲存在一個非暫時性電腦可讀取式媒體上面之機器可讀取式指令。此外，或者替代選擇地，該等模組和該設備100之其他組件可能由硬體或一些機器可讀取式指令與硬體之組合來組成。
該記憶體陣列控制模組102可能控制該記憶體陣列104和該設備100之各種其他運作。舉例而言，該記憶體陣列控制模組102可能會在該記憶體陣列104內儲存資料值，會讀取來自該記憶體陣列104之資料，會控制該等列交換模組112和行交換模組114之運作，以及會接收來自該來源120之資料值以及提供資料值給該來源120。該記憶體陣列控制模組102可能會使用該等列和行交換模組112和114而舉例而言藉由在格式上為增加或降低該被選定之資料儲存裝置106之非揮發性電阻值的直流電(DC)脈衝來將資料值儲存(亦即，寫入或程式規劃)至該資料儲存裝置106。該記憶體陣列控制模組102亦可能藉由該儲存裝置讀取模組116來提取(亦即，讀取)該資料儲存裝置106中所儲存之資料值。
該資料儲存裝置106可能基於彼等之電氣特性而儲存至少兩個不同之資料值。舉例而言，該資料儲存裝置106可能包括一些類似電阻值、電容值、電感值、或彼等之組合等電氣特性。每個資料儲存裝置106可能基於彼等之電 阻值之非揮發性調整來儲存一個二進位資料值(舉例而言，0或1)之位元。該資料儲存裝置106亦可能儲存其他類型之資料值(舉例而言，基底-3、基底-8、等等)。該記憶體陣列104可能包括多數類似憶阻器之資料儲存裝置106。在圖1之範例中，該記憶體陣列104係例示為包括十二個資料儲存裝置106。然而，本技藝之專業人士鑒於本揭示內容將會理解的是，該記憶體陣列104可能包括任何數目之資料儲存裝置106。每一資料儲存裝置106可能個別地被該等列位址線108和行位址線110定址以寫入或讀取所儲存之資料值。
該列交換模組112可能藉由該等列位址線108使該設備100之各種方位耦合至被選定之儲存裝置106。同理，該行交換模組114可能藉由該等行位址線110使該設備100之各種方位耦合至被選定的儲存裝置106。該等列和行交換模組112和114可能分別包括場效電晶體(FET)、傳輸FET、傳輸閘、二極體、雙極性電晶體、電機開關、或其他裝置。
該儲存裝置讀取模組116可能決定該等列位址線108和行位址線110所定址之特定儲存裝置106中所儲存的位元值。該儲存裝置讀取模組116可能分別藉由該等列和行交換模組112和114使耦合至一些被選定之儲存裝置106。一個特定之儲存裝置106在藉由一個輸入節點122、一個輸出節點124、該列交換模組112、和該行交換模組114耦合至該儲存裝置讀取模組116時，可能會界定部份之回授路徑或迴 路。一個被選定之儲存裝置106可能被佈置成一個相對於該儲存裝置讀取模組116之回授迴路中的串列安排中。該回授迴路可能會在該被選定之儲存裝置106藉由該等列交換模組112和行交換模組114與該儲存裝置讀取模組116相耦合時形成。舉例而言，該儲存裝置讀取模組116可能藉由該等列位址線108和行位址第110選擇地耦合至該等儲存裝置106以建立一個回授迴路。
參照圖1和2，圖2例示依據本發明之一範例由該儲存裝置寫入脈衝控制設備100所施加之列和行脈衝的長度和相位圖。特言之，該等列交換模組112和行交換模組114可能會分別安排一些用以寫入至該記憶體陣列104之被選定的一個儲存裝置106之寫入脈衝。在周期A處，該記憶體陣列104被選定的一個儲存裝置106之對應的列位址線(列位址線108)和對應的行位址線(行位址線110)可能大約被驅動至一個中間電壓位準RCA(舉例而言，大約1伏特)。該中間電壓位準RCA可能對應於該記憶體陣列104之閒置狀態。在圖2之範例中，該中間電壓位準RCA可能對應於圖2中所例示之最大和最小電壓位準的中點。然而，本技藝之專業人士鑒於本揭示內容將會理解的是，該中間電壓位準RCA舉例而言可能基於該儲存裝置106之特性而被設定至該等最大與最小電壓位準間之任何位準處。在周期A處，該記憶體陣列104之其他列和行可能不會被驅動。此外，倘若該等未被驅動之列和行在彼等變成未被驅動前係被驅動至該中間電壓位準RCA，該記憶體陣列104中未被驅動之列和 行可能會停留在該中間電壓位準RCA附近。
在周期B處，該被選定之儲存裝置106的對應之列位址線可能會被驅動至一個高電壓位準(舉例而言，大約2伏特)，然而，該被選定之儲存裝置106的對應之行位址線可能會被維持在該中間電壓位準處。舉例而言，該列位址線(以及因而該被選定之儲存裝置106的列端子)可能會在緊接周期A的一段預定之周期B脈衝期間被驅動至一個大於該中間電壓位準RCA之電壓位準RB，以及該行位址線(以及因而該被選定之儲存裝置106之行端子)可能就該預定之周期B脈衝期間大約被維持在該中間電壓位準RCA處。該對應於周期B之脈衝在下一個周期C可能制衡該負性列脈衝(舉例而言，一個大約0伏特之低電壓位準)。
在周期C處，該被選定之儲存裝置106的對應之行位址線可能會被驅動至一個全電位以寫入該被選定之儲存裝置106。舉例而言，該列位址線可能會在緊接周期B的一段預定之周期B脈衝期間被驅動至一個低於該中間電壓位準RCA之電壓位準RC，以及該行位址線可能會在該預定之周期C脈衝期間被維持在一個高於該中間電壓位準RCA之電壓位準CC處，而將該儲存裝置寫入至一個第一極性(舉例而言，一個取決於該被選定之儲存裝置106的特性之低或高電阻值狀態)。此外，該等電壓位準RB和RC可能在界定上會使該列位址線有關之預定的周期B脈衝期間制衡該列位址線有關之預定的周期C脈衝期間。所以，就沿該被選定之儲存裝置106有關的列位址線之半選定的儲存裝置106而 言，任何之淨離子移動可能會被該等制衡之電壓位準RB和RC消除。
在周期D處，該被選定之儲存裝置106的對應之列位址線可能會被驅動至該中間電壓位準，以及該被選定之儲存裝置106的對應之行位址線可能會被驅動至一個低電壓位準。舉例而言，在緊接該預定之周期C脈衝期間的預定之周期D脈衝期間，該列位址線可能大約被驅動至該中間電壓位準RCA，以及該行位址線可能會被驅動至一個低於該中間電壓位準RCA之電壓位準CD。在該被預定之周期D脈衝期間，該被選定之儲存裝置106的對應之行位址線的驅動至一個低電壓位準，可能會平衡在先前之周期C己被驅動至一個高低電壓位準的對應之行位址線。此外，該等電壓位準CC和CD在界定上可能會使該行位址線有關之預定的周期C脈衝期間制衡該行位址線有關之預定的周期D脈衝期間。所以，就沿該被選定之儲存裝置106有關的行位址線之半選定的儲存裝置106而言，任何之淨離子移動可能會被該等制衡之電壓位準CC和CD消除。
其後，緊接該預定之周期D脈衝期間，該列位址線可能大約被維持在該中間電壓位準RCA處，以及該行位址線可能大約被驅動至該中間電壓位準RCA。
緊接E處之閒置時期，在周期F處，為將該被選定之儲存裝置106寫入至一個不同於該第一極性之第二極性(舉例而言，相反)，該被選定之儲存裝置106的對應之列位址線可能會被驅動至該低電壓位準，以備相較於周期C 處寫入之極性而寫入該相反之極性。舉例而言，就E處之閒置周期而言，該等列位址線和行位址線可能會就一個周期E大約被驅動至一個中間電壓位準RCE。依據一個範例，該中間電壓位準RCA可能大約等於該中間電壓位準RCE。該中間電壓位準RCE可能對應於該記憶體陣列104之閒置狀態。此外，該列位址線可能會在緊接該周期E的一段預定之周期F脈衝期間被驅動至一個低於該中間電壓位準RCE之電壓位準RF，以及該行位址線可能會就該預定之周期F脈衝期間大約被維持在該中間電壓位準RCE處。
在周期G處，該被選定之儲存裝置106的對應之行位址線可能會被驅動至一個全電位而使該被選定之儲存裝置106被寫入。舉例而言，該列位址線可能會在緊接該預定之周期F脈衝期間被驅動至一個高於該中間電壓位準RCE之電壓位準RG，以及該行位址線可能會在該預定之周期G脈衝期間被驅動至一個低於該中間電壓位準RCE之電壓位準CG，而將該儲存裝置寫入至該第二極性。在周期G處，該被選定之儲存裝置106可能會基於該被選定之儲存裝置106的特性而被寫入至該第二極性，其係與在周期C處寫入之第一極性相反。該等電壓位準RF和RG在界定上可能會使該列位址線有關之預定的周期F脈衝期間制衡該列位址線有關之預定的周期G脈衝期間。所以，就沿該被選定之儲存裝置106有關的列位址線之半選定的儲存裝置106而言，任何之淨離子移動可能會被該等制衡之電壓位準RF和RG消除。
進一步接著周期G之寫入，該平衡式行脈衝可能會在周期H時發生。舉例而言，在緊接該預定之周期G脈衝期間的預定之周期H脈衝期間，該列位址線可能大約被驅動至該中間電壓位準RCE，以及該行位址線可能會被驅動至一個高於該中間電壓位準RCE之電壓位準CH。該等電壓位準CG和CH在界定上可能會使該行位址線有關之預定的周期G脈衝期間制衡該行位址線有關之預定的周期H脈衝期間。所以，就沿該被選定之儲存裝置106有關的行位址線之半選定的儲存裝置106而言，任何之淨離子移動可能會被該等制衡之電壓位準CG和CH消除。
其後，緊接該預定之周期H脈衝期間，該列位址線可能大約被維持在該中間電壓位準RCE處，以及該行位址線可能大約被驅動至該中間電壓位準RCE。
參照圖1-4，圖3和4例示依據本發明之範例由該儲存裝置寫入脈衝控制設備100所施加之列和行脈衝的長度和相位。參照圖2和3，圖2一般係例示一些等寬度和幅度之脈衝。然而，由於一個被選定之儲存裝置106有關的離子移動可能在一個方向中(舉例而言，在漂移和擴散在其中排齊的一個方向中)比在另一個方向中更容易，彼等脈衝長度和/或脈衝幅度係可能有系統地被改變。舉例而言，如圖3中所示，該等列和行位址線之脈衝長度C、該列位址線之脈衝長度F、和該行位址線之脈衝長度H係可能被改變。通常，該被預定之周期B、周期C、和周期D脈衝期間、和進一步該被預定之周期F、周期G、和周期H脈衝期間在界定上可 能使此等脈衝期間中的任何一個或彼等之組合可能不同於其餘之脈衝期間。此外，誠如圖4中所示，該列位址線之脈衝幅度B和C係可能被改變。就圖3和4之範例而言，該儲存裝置106之極性方位係使離子移動較容易之方向係在列位址線為高位準及行位址線為低位準時。脈衝寬度和幅度變化之程度可能係基於該特定之儲存裝置106的特性之分析。
圖5和6係分別例示有關對應於其結構在上文詳加說明的儲存裝置寫入脈衝控制設備100之範例的儲存裝置寫入脈衝控制之方法500和600的流程圖。該等方法500和600可能被實現在參照藉由範例而非限制之圖1-4的儲存裝置寫入脈衝控制設備100上面。該等方法500和600可能被實行在其他之設備中。
參照圖5，就該方法500而言，在區塊502處，為將該儲存裝置寫入至一個第一極性，該儲存裝置的一個列位址線和行位址線就一個周期A可能大約被驅動至一個中間電壓位準RCA處(舉例而言，見圖1和2)。
在區塊504處，緊接該周期A，該列位址線可能會被驅動至大於一個預定之周期B脈衝期間有關的中間電壓位準RCA之電壓位準RB，以及該行位址線可能大約被維持在該預定之周期B脈衝期間有關的中間電壓位準RCA處(舉例而言，見圖1和2)。
在區塊506處，就緊接該預定之周期B脈衝期間的預定之周期C脈衝期間，該列位址線可能會被驅動至一個低於該中間電壓位準RCA之電壓位準RC，以及就該預定之 周期C脈衝期間，該行位址線可能會被驅動至一個高於該中間電壓位準RCA的電壓位準CC，而將該儲存裝置寫入至該第一極性(舉例而言，見圖1和2)。
在區塊508處，就緊接該預定之周期C脈衝期間的一個預定之周期D脈衝期間，該列位址線可能大約被驅動至該中間電壓位準RCA，以及該行住址線可能會被驅動至低於一個中間電壓程度RCA之電壓位準CD(舉例而言，見圖1和2)。
在區塊510處，緊接該預定之周期D脈衝期間，該列位址線可能大約被維持在該中間電壓位準RCA處，以及該行位址線可能大約被驅動至該中間電壓位準RCA(舉例而言，見圖1和2)。
參照圖6，就方法600而言，在區塊602處，為將該儲存裝置寫入至一個第一極性，該儲存裝置的一個列位址線和行位址線可能就一個周期A大約被驅動至該中間電壓位準RCA(舉例而言，見圖1和2)。
在區塊604處，就一個緊接該周期A的預定之周期B脈衝期間，該列位址線可能會被驅動至大於該中間電壓位準RCA之電壓位準RB，以及就該預定之周期B脈衝期間，該行位址線可能大約被維持在該中間電壓位準RCA處(舉例而言，見圖1和2)。
在區塊606處，就一個緊接該預定之周期B脈衝期間的預定之周期C脈衝期間，該列位址線可能會被驅動至一個低於該中間電壓位準RCA之電壓位準RC，以及就該預 定之周期C脈衝期間，該行位址線可能會被驅動至一個高於該中間電壓位準RCA之電壓位準CC，而將該儲存裝置寫入至該第一極性(舉例而言，見圖1和2)。
在區塊608處，就一個緊接該預定之周期C脈衝期間的預定之周期D脈衝期間，該列位址線可能大約被驅動至該中間電壓位準RCA，以及該行位址線可能會被驅動至一個低於該中間電壓RCA之電壓位準CD(舉例而言，見圖1和2)。
在區塊610處，緊接該預定之周期D脈衝期間，該列位址線可能大約被維持在該中間電壓位準RCA處，以及該行位址線可能大約被驅動至該中間電壓位準RCA(舉例而言，見圖1和2)。
在區塊612處，為將該儲存裝置寫入至一個不同於該第一極性之第二極性，該儲存裝置之列位址線和行位址線就該周期E可能大約被驅動至一個中間電壓位準RCE(舉例而言，見圖1和2)。
在區塊614處，就一個緊接該周期E的預定之周期F脈衝期間，該列位址線可能會被驅動至一個低於該中間電壓位準RCE之電壓位準RF，以及就該預定之周期F脈衝期間，該行位址線可能大約被維持在該中間電壓位準RCE處(舉例而言，見圖1和2)。
在區塊616處，緊接該預定之周期F脈衝期間的預定之周期G脈衝期間，該列位址線可能會被驅動至一個高於該中間電壓位準RCE之電壓位準RG，以及就該預定之周期 G脈衝期間，該行位址線可能會被驅動至一個低於該中間電壓位準RCE之電壓位準CG，而將該儲存裝置寫入至該第二極性(舉例而言，見圖1和2)。
在區塊618處，就一個緊接該預定之周期G脈衝期間的預定之周期H脈衝期間，該列位址線可能大約被驅動至該中間電壓位準RCE，以及該行住址線可能會被驅動至一個高於該中間電壓程度RCE之電壓位準CH(舉例而言，見圖1和2)。
在區塊620處，緊接該預定之周期H脈衝期間，該列位址線可能大約被維持在該中間電壓位準RCE處，以及該行位址線可能大約被驅動至該中間電壓位準RCE(舉例而言，見圖1和2)。
圖7顯示一個可能被本說明書所說明之範例使用的電腦系統700。該電腦系統表示一個包括一些可能在一個伺服器或另一個電腦系統中之組件的一般性平臺。該電腦系統700可能被用作一個供該設備100使用之平臺。該電腦系統700可能藉由一個處理器或其他硬體處理電路來執行本說明書所說明之方法、功能、和其他程序。此等方法、功能、和其他程序可能會被體現為一些儲存在一個電腦可讀取式媒體上面之機器可讀取式指令，該媒體可能為非暫時性，諸如硬體儲存裝置(舉例而言，RAM(隨機存取記憶體)、ROM(唯讀記憶體)、EPROM(可抹除可規劃唯讀記憶體)、EEPROM(電可抹除可規劃唯讀記憶體)、硬碟、和快閃記憶體)。
該電腦系統700包括一個處理器702，其可能實現或執行一些用以執行本說明書所說明之某些或全部方法、功能、和其他程序的機器可讀取式指令。一些來自該處理器702之指令和資料係在一個通訊匯流排704上面被傳達。該電腦系統亦包括一個類似隨機存取記憶體(RAM)之主記憶體706和一個次級資料儲存器708，該處理器702有關之機器可讀取式指令和資料在運行期間係常駐在前者之中，後者可能屬非揮發性以及會儲存一些機器可讀取式指令和資料。該記憶體和資料儲存器係一些電腦可讀取式媒體之範例。該記憶體706可能包括一個儲存裝置寫入脈衝控制模組720，其包括一些在運行期間常駐在該記憶體706內且被該處理器702執行之機器可讀取式指令。該儲存裝置寫入脈衝控制模組720可能包括圖1中所顯示之設備的模組。
該電腦系統700可能包括一個輸入/輸出裝置710，諸如一個鍵盤、一個滑鼠、一個顯示器、等等。該電腦系統可能包括一個用以連接至一個網路之網路介面712。其他已知之電子組件可能會被加進該電腦系統中或予以替換。
本說明書已說明及例示的為一個連同其某些變更形式之範例。本說明書所使用之術語、說明內容、和繪圖在闡明上僅屬例示性而非有限制意。許多變更形式在本主題之精神和界定範圍內係屬可能，本主題意使在界定上藉由以下之專利請求項和彼等之等效體，其中，所有之術語係意謂彼等最大合理範圍之意義，除非另有所指。
100‧‧‧儲存裝置寫入脈衝控制設備
102‧‧‧記憶體陣列控制模組
104‧‧‧記憶體陣列
106‧‧‧資料儲存裝置
108‧‧‧列位址線
110‧‧‧行位址線
112‧‧‧列交換模組
114‧‧‧行交換模組
116‧‧‧儲存裝置讀取模組
118‧‧‧輸出
120‧‧‧來源
122‧‧‧輸入節點
124‧‧‧輸出節點

Claims (15)

  1. 一種儲存器陣列之多數儲存裝置的一個儲存裝置之儲存裝置寫入脈衝控制方法，該方法包含：將該儲存裝置寫入至一個第一極性，其係藉由：將該儲存裝置的一個列位址線和一行位址線大約驅動至一個中間電壓位準RCA經歷一周期A；接著該周期A後，將該列位址線驅動至大於該中間電壓位準RCA之一電壓位準RB一預定之周期B脈衝期間，以及將該行位址線大約維持在該中間電壓位準RCA處該預定之周期B脈衝期間；接著該預定之周期B脈衝期間後，將該列位址線驅動至低於該中間電壓位準RCA之一電壓位準RC一預定之周期C脈衝期間，以及將該行位址線驅動至高於該中間電壓位準RCA之一電壓位準CC該預定之周期C脈衝期間，以將該儲存裝置寫入至該第一極性；接著該預定之周期C脈衝期間後，將該列位址線大約驅動至該中間電壓位準RCA，以及將該行位址線驅動至低於該中間電壓位準RCA之一電壓位準CD一預定之周期D脈衝期間；以及接著該預定之周期D脈衝期間後，使該列位址線大約維持在該中間電壓位準RCA，以及將該行列位址線大約驅動至該中間電壓位準RCA。
  2. 如請求項1之方法，其中進一步包含之步驟有： 將該儲存裝置寫入至不同於該第一極性之一第二極性，其係藉由：將該儲存裝置的該列位址線和該行位址線大約驅動至一個中間電壓位準RCE經歷一周期E；接著該周期E後，將該列位址線驅動至低於該中間電壓位準RCE之一電壓位準RF一預定之周期F脈衝期間，以及使該行位址線大約維持在該中間電壓位準RCE該預定之周期F脈衝期間；接著該預定之周期F脈衝期間後，將該列位址線驅動至高於該中間電壓位準RCE之一電壓位準RG一預定之周期G脈衝期間，以及將該行位址線驅動至低於該中間電壓位準RCE之一電壓位準CG該預定之周期G脈衝期間，以將該儲存裝置寫入至該第二極性；接著該預定之周期G脈衝期間後，將該列位址線大約驅動至該中間電壓位準RCE，以及將該行列位址線驅動至高於該中間電壓位準RCE之一電壓位準CH一預定之周期H脈衝期間；以及接於該預定之周期H脈衝期間後，使該列位址線大約維持在該中間電壓位準RCE，以及將該行列位址線大約驅動至該中間電壓位準RCE。
  3. 如請求項2之方法，其中該中間電壓位準RCA大約等於該中間電壓位準RCE。
  4. 如請求項1之方法，其中進一步包含：界定該等電壓位準RB和RC，而使得針對該列位址線 的該預定之周期B脈衝期間要能制衡針對該列位址線的該預定之周期C脈衝期間；以及界定該等電壓位準CC和CD，而使得針對該行位址線的該預定之周期C脈衝期間要能制衡針對該行位址線的該預定之周期D脈衝期間。
  5. 如請求項2之方法，其中進一步包含：界定該等電壓位準RF和RG，而使得針對該列位址線的該預定之周期F脈衝期間要能制衡針對該列位址線的該預定之周期G脈衝期間；以及界定該等電壓位準CG和CH，而使得針對該行位址線的該預定之周期G脈衝期間要能制衡針對該行位址線的該預定之周期H脈衝期間。
  6. 如請求項1之方法，其中進一步包含之步驟有：界定該等預定之周期B、周期C、和周期D脈衝期間而使得該等脈衝期間之各者相等。
  7. 如請求項2之方法，其中進一步包含：界定該等預定之周期F、周期G、和周期H脈衝期間而使得該等預定之周期F、周期G、和周期H脈衝期間之各者相等。
  8. 如請求項1之方法，其中進一步包含之步驟有：界定該等預定之周期B、周期C、和周期D脈衝期間而使得該等脈衝期間中至少有一個不同於其餘之脈衝期間。
  9. 如請求項2之方法，其中進一步包含之步驟有： 界定該等預定之周期F、周期G、和周期H脈衝期間而使得該等預定之周期F、周期G、和周期H脈衝期間中至少有一個不同於該等預定之周期F、周期G、和周期H脈衝期間之其餘者。
  10. 如請求項1之方法，其中該儲存裝置係一個憶阻器。
  11. 如請求項1之方法，其中該等多數之儲存裝置係表示一個憶阻器陣列。
  12. 一種非暫時性電腦可讀取式媒體，其上儲存有用以提供一個儲存器陣列之多數儲存裝置的一個儲存裝置之儲存裝置寫入脈衝控制的機器可讀取式指令，該等機器可讀取式指令在被執行時可使一個電腦系統：將該儲存裝置寫入至一個第一極性，其係藉由：將該儲存裝置的一個列位址線和一行位址線大約驅動至一個中間電壓位準RCE經歷一周期E；接著該周期E後，將該列位址線驅動至低於該中間電壓位準RCE之一電壓位準RF一預定之周期F脈衝期間，以及使該行位址線大約維持在該中間電壓位準RCE處該預定之周期F脈衝期間；接著該預定之周期F脈衝期間後，將該列位址線驅動至高於該中間電壓位準RCE之一電壓位準RG一預定之周期G脈衝期間，以及將該行位址線驅動至低於該中間電壓位準RCE之一電壓位準CG該預定之周期G脈衝期間，以將該儲存裝置寫入至該第一極性；接著該預定之周期G脈衝期間後，將該列位址線大 約驅動至該中間電壓位準RCE，以及將該行位址線驅動至高於該中間電壓位準RCE之一電壓位準CH一預定之周期H脈衝期間；以及接著該預定之周期H脈衝期間後，使該列位址線大約維持在該中間電壓位準RCE，以及將該行列位址線大約驅動至該中間電壓位準RCE。
  13. 如請求項12之非暫時性電腦可讀取式媒體，其中，該等機器可讀取式指令在被執行時可進一步使該電腦系統：將該儲存裝置寫入至不同於該第一極性之一第二極性，其係藉由：將該儲存裝置的該列位址線和該行位址線大約驅動至一個中間電壓位準RCA經歷一周期A；接著該周期A後，將該列位址線驅動至大於該中間電壓位準RCA之一電壓位準RB一預定之周期B脈衝期間，以及將該行位址線大約維持在該中間電壓位準RCA處該預定之周期B脈衝期間；接著該預定之周期B脈衝期間後，將該列位址線驅動至低於該中間電壓位準RCA之一電壓位準RC一預定之周期C脈衝期間，以及將該行位址線驅動至高於該中間電壓位準RCA之一電壓位準CC該預定之周期C脈衝期間，以將該儲存裝置寫入至該第二極性；接著該預定之周期C脈衝期間後，將該列位址線大約驅動至該中間電壓位準RCA，以及將該行位址線驅動至低於該中間電壓位準RCA之一電壓位準CD一預定之 周期D脈衝期間；以及接著該預定之周期D脈衝期間後，使該列位址線大約維持在該中間電壓位準RCA，以及將該行列位址線大約驅動至該中間電壓位準RCA。
  14. 一種用以寫入一個儲存陣列之多數儲存裝置的一個儲存裝置之儲存裝置寫入脈衝控制設備，該儲存裝置寫入脈衝控制設備包含：一個列切換模組和一個行切換模組，藉以分別：將該儲存裝置的一個列位址線大約驅動至一個中間電壓位準RA經歷一周期A，以及將該儲存裝置的一個行位址線大約驅動至一個中間電壓位準CA經歷該周期A；接著該周期A後，將該列位址線驅動至大於該中間電壓位準RA之一電壓位準RB一預定之周期B脈衝期間，以及使該行位址線大約維持在該中間電壓位準CA處該預定之周期B脈衝期間；接著該預定之周期B脈衝期間後，將該列位址線驅動至低於該中間電壓位準RA之一電壓位準RC一預定之周期C脈衝期間，以及將該行位址線驅動至高於該中間電壓位準CA之一電壓位準CC該預定之周期C脈衝期間，以將該儲存裝置寫入至該第一極性；接著該預定之周期C脈衝期間後，將該列位址線大約驅動至該中間電壓位準RA，以及將該行位址線驅動至低於該中間電壓位準CA之一電壓位準CD一預定之周期 D脈衝期間；以及接著該預定之周期D脈衝期間後，使該列位址線大約維持在該中間電壓程度RA，以及將該行位址線大約驅動至該中間電壓位準CA。
  15. 如請求項14之儲存裝置寫入脈衝控制設備，其中，該儲存裝置為一個憶阻器。
TW103115708A 2013-07-10 2014-05-01 儲存裝置寫入脈衝控制技術 TWI534832B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/049951 WO2015005920A1 (en) 2013-07-10 2013-07-10 Storage device write pulse control

Publications (2)

Publication Number Publication Date
TW201506955A TW201506955A (zh) 2015-02-16
TWI534832B true TWI534832B (zh) 2016-05-21

Family

ID=52280420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115708A TWI534832B (zh) 2013-07-10 2014-05-01 儲存裝置寫入脈衝控制技術

Country Status (3)

Country Link
US (1) US9490011B2 (zh)
TW (1) TWI534832B (zh)
WO (1) WO2015005920A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755170B2 (en) * 2017-03-01 2020-08-25 International Business Machines Corporation Resistive processing unit with hysteretic updates for neural network training
CN110797062B (zh) * 2019-09-17 2021-07-06 华中科技大学 忆阻器的读写电路及读写方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
EP1626411A1 (en) 2004-08-13 2006-02-15 STMicroelectronics S.r.l. Shared address lines for crosspoint memory
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JP5100292B2 (ja) * 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
US7826255B2 (en) 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
KR101571148B1 (ko) 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8416604B2 (en) 2010-01-26 2013-04-09 Industrial Cooperation Foundation Chonbuk National University Method of implementing memristor-based multilevel memory using reference resistor array
CN102422361B (zh) * 2010-03-30 2014-03-19 松下电器产业株式会社 非易失性存储装置和对非易失性存储装置的写入方法
US8385102B2 (en) * 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
US8619457B2 (en) 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US8854873B1 (en) * 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
US20120295398A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Ion implant modification of resistive random access memory devices
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems

Also Published As

Publication number Publication date
WO2015005920A1 (en) 2015-01-15
US20160172033A1 (en) 2016-06-16
TW201506955A (zh) 2015-02-16
US9490011B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
US9830987B2 (en) Sense amplifier local feedback to control bit line voltage
CN101199023B (zh) 半导体存储装置
CN108648776B (zh) 用于补偿字线电压增加的设备、感测电路及方法
US8194434B2 (en) Resistance change memory device
US20190066784A1 (en) Memory Systems and Memory Programming Methods
KR20170075741A (ko) 벡터 프로세싱을 위한 멤리스티브 내적 엔진
US10748613B2 (en) Memory sense amplifiers and memory verification methods
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
US9442663B2 (en) Independent set/reset programming scheme
US10242738B2 (en) Resistance variable element methods and apparatuses
CN107533864A (zh) 相变存储器电流
TWI534832B (zh) 儲存裝置寫入脈衝控制技術
US10269444B2 (en) Memory with bit line short circuit detection and masking of groups of bad bit lines
TWI703577B (zh) 使用虛擬電力網路而降壓驅動之字線
US20160012884A1 (en) Memory system and method of operation of the same
KR20220065866A (ko) 극성 전이 능력을 포함하는 멀티플렉서 디코더
US9196361B2 (en) Memory structure and operation method therefor
US8472262B2 (en) Sense amplifier for reading a crossbar memory array
US20160329096A1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
US8730745B2 (en) Semiconductor device and method for controlling the same
US11562789B2 (en) Multiplexer for memory
WO2013180022A1 (ja) 半導体記憶装置、及び、メモリセルアレイの駆動方法
WO2016014089A1 (en) Asymmetrically selecting memory elements
JP6229982B2 (ja) 不揮発性半導体記憶装置
JP2013239223A (ja) 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees