JP2013239223A - 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 - Google Patents
不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 Download PDFInfo
- Publication number
- JP2013239223A JP2013239223A JP2012111942A JP2012111942A JP2013239223A JP 2013239223 A JP2013239223 A JP 2013239223A JP 2012111942 A JP2012111942 A JP 2012111942A JP 2012111942 A JP2012111942 A JP 2012111942A JP 2013239223 A JP2013239223 A JP 2013239223A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bit line
- line
- bit
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】 安定動作が可能であり、信頼性の高い不揮発性半導体記憶装置およびその駆動方法を提供する。
【解決手段】
可変抵抗素子を備えた不揮発性半導体記憶装置において、かかる可変抵抗素子のセット(低抵抗化)とリセット(高抵抗化)を交互に複数回行うイニシャライズ動作を行うに際し、複数のビット線からなるビット線群の中から、第1ビット線と第2ビット線を、夫々1又は複数本選択し、ソース線をフローティングとした状態で、第1ビット線に第1電圧VAを、第2ビット線に第2電圧VBを印加する電圧印加動作を複数回実行する。このとき、かかる複数回の電圧印加により、ビット線群の全てのビット線が第1ビット線として一度、且つ、第2ビット線として一度選択されるように、個々の電圧印加動作における第1ビット線と第2ビット線を選択する。
【選択図】 図2
【解決手段】
可変抵抗素子を備えた不揮発性半導体記憶装置において、かかる可変抵抗素子のセット(低抵抗化)とリセット(高抵抗化)を交互に複数回行うイニシャライズ動作を行うに際し、複数のビット線からなるビット線群の中から、第1ビット線と第2ビット線を、夫々1又は複数本選択し、ソース線をフローティングとした状態で、第1ビット線に第1電圧VAを、第2ビット線に第2電圧VBを印加する電圧印加動作を複数回実行する。このとき、かかる複数回の電圧印加により、ビット線群の全てのビット線が第1ビット線として一度、且つ、第2ビット線として一度選択されるように、個々の電圧印加動作における第1ビット線と第2ビット線を選択する。
【選択図】 図2
Description
本発明は、半導体記憶装置およびその駆動方法に関し、より詳しくは、電圧パルスの印加によりメモリセルの可変抵抗素子の抵抗状態として記憶されている情報の書き換えを行う半導体記憶装置およびその駆動方法に関する。
近年、フラッシュメモリに代わる新型の不揮発性半導体記憶装置が広く研究されている。中でも遷移金属酸化物等の可変抵抗体膜に電圧を印加することで抵抗変化が起きる現象を利用したRRAM(登録商標)は、微細化限界の点でフラッシュメモリに比べ有利であり、また高速のデ−タ書き換えが可能であることから研究開発が盛んに行われている。
以降、可変抵抗素子の抵抗状態を低抵抗化し、メモリセルに流れる電流を大きくする動作をセット(書き込み)、可変抵抗素子の抵抗状態を高抵抗化し、メモリセルに流れる電流を小さくする動作をリセット(消去)と称する。セット、リセットの定義は、勿論、この逆であっても構わない。また、このセット、リセットを合わせて、書き換えと称することにする。
かかるRRAMを安定して動かす工夫として、商品利用前に所定の書き換え動作を行っておくことが提案されている。特に、非特許文献1において、セットとリセットを交互に複数回行うこと(以下において、「イニシャライズ動作」又は「初期化動作」という)で、可変抵抗素子の高抵抗状態と低抵抗状態の抵抗値が安定することが指摘されている。
このように、イニシャライズ動作により、抵抗変化後の抵抗値のばらつきが改善される。これにより、書込み動作が安定し、誤書込みや素子の破壊を防ぐことができ、RRAMの信頼性を向上させることができる。
一方、RRAMを用いるメモリセルアレイの構成としては、特許文献1に示される、メモリセルの可変抵抗素子にセル選択用のトランジスタを直列に接続することで、選択されたメモリセルの可変抵抗素子に記憶された情報の書き換え・読み出しを行う際に非選択のメモリセルに流れるリーク電流及び回り込み電流を制限することのできる1T1R型のメモリセルアレイが従来用いられてきた。
図13に従来用いられてきたRRAMのセルアレイ構成を示す。メモリセルアレイ200において、可変抵抗素子としてR11〜Rn1、R12〜Rn2、・・・、R1m〜Rnmが、また、セル選択用のトランジスタとしてQ11〜Qn1、Q12〜Qn2、・・・、Q1m〜Qnm(n、mは自然数)が、夫々、列方向(図13の横方向)と行方向(図13の縦方向)にマトリクス状に配列している。個々のメモリセルにおいて、可変抵抗素子の一端とトランジスタの一端が接続され、また、同一列に配列されるメモリセルの可変抵抗素子の他端は、夫々、列方向に延伸するビット線BL1〜BLmに接続され、同一行に配列されるメモリセルのトランジスタの他端は、全メモリセル共通のコモン線CMLに接続され、同一行に配列されるメモリセルのトランジスタのゲート端子には、夫々、行方向に延伸するワード線WL1〜WLnが接続されている。
外部からは、書き換え電圧を与える電源線V1及びV2が供給され、ビット線BL1〜BLmには電源線V1の電圧が、コモン線CMLには電源線V2の電圧が、夫々、書き換え電圧印加回路201のトランジスタを介して印加される。また、共通電圧印加回路202のトランジスタを介して、ビット線BL1〜BLmとコモン線CMLが短絡され、コモン線側からビット線に電圧を印加することで、ビット線及び当該ビット線に接続する可変抵抗素子間の配線の寄生容量の影響により以前の書き換え電圧状態となっているビット線を充放電することが可能になっている。
図13の可変抵抗素子R11の書き換え時のタイミングチャートを図14に示す。
時刻t1でワード線WL1をセット時は電圧VWLS(代表値2.0V)、リセット時であれば電圧VWLR(代表値2.7V)に立ち上げた後、時刻t2でφ0,φ11,φ22〜φ2mを立ち上げる。即ち、書き換え電圧印加回路201のトランジスタを介して電源線V1の電圧を選択されたビット線BL1に、また電源線V2の電圧をコモン線CMLに印加し、さらに初期化回路202のトランジスタを介して、コモン線CMLと同じ電圧を非選択のビット線BL2〜BLmに印加する。このとき、電源線V1及びV2の電圧は、同じ電圧VPRE(代表値1.5V)であり、この結果、コモン線CMLと全ビット線BL1〜BLmは電圧VPREにプリチャージされる。
その後、時刻t4〜t5の間、電源線V1及びV2に書き換え電圧パルスを印加する。すなわち、セット時には、電源線V1を電圧VSET(代表値3V)に、電源線V2をGNDに変化させ、R11、Q11を介して、選択されたビット線BL1からコモン線CMLに向かって電流を流す。一方、リセット時には、電源線V1をGNDに、電源線V2を電圧VRST(代表値3V)に変化させ、Q11、R11を介して、コモン線CMLから選択されたビット線BL1に向かって電流を流す。
ここで、上記のワード線電圧VWLSおよびVWLRの設定方法について補足する。
遷移金属酸化物を可変抵抗体として用いたRRAMの場合、セット(低抵抗化)動作では、十分な電界を印加することで安定に低抵抗化するので、図13において、可変抵抗素子R11とトランジスタQ11の直列回路で構成されるメモリセルの両端には、ビット線BL1およびコモン線CMLを介して比較的高電圧を印加することが好ましい。しかしながら、一方で、抵抗変化後の抵抗値のばらつきを抑えるため、可変抵抗素子R11に流れる電流量は小さく制限することが好ましい。つまり、高電圧の書き換え電圧に対して書き換え電流を小さく制限するため、トランジスタQ11のゲート‐ソース間の電位差Vgsを低めに、即ちVWLSを低く設定する。
一方、リセット(高抵抗化)動作では、安定動作のためには電流を多く流すことが好ましい。しかしながら、一方で、過剰な電界を印加すると逆に低抵抗化してしまうため、メモリセルの両端には、比較的低電圧を印加することが好ましい。つまり、低電圧の書き換え電圧に対して大きな書き換え電流を得るため、トランジスタQ11のゲート‐ソース間の電位差Vgsを高めに、即ちVWLRを高く設定する。
W-Y Chang他、"Unipolar resistive switching characteristics of ZnO thin films for nonvolatile memory applications", Appl. Phys. Lett. 92, 022110, 2008年
上記のイニシャライズ動作を効果的とするには、1000回以上のセットとリセットを交互に繰り返すことが望ましい。しかしながら、これを1ビットずつ、1メモリセル毎に処理していては現実的な時間ではイニシャライズ動作が終了しないという問題がある。
特に、RRAMの特徴である高集積性を活かした1Gbit以上のメモリセルアレイにおいて、従来の回路構成でイニシャライズ動作を実行することは困難である。例えば、100Mbitを有するメモリセルアレイのイニシャライズ動作を行うとして、一回のセット及びリセットに要する時間を1μsecとして、1000サイクル実行するとした場合、1000[サイクル]×108[bit]×10−6[sec]≒28[hour]が必要となる。さらに、セットとリセットで書き換え電圧パルスの極性が異なるバイポーラ動作においては、上記の処理時間に加え、配線の充放電時間が数μsec程度、各サイクル毎に必要となる。
そこで、本発明は、イニシャライズ動作に要する時間を短縮しながら、使用するメモリセルアレイ全体に予めイニシャライズ処理を施すことのできる駆動方法を提供し、これにより安定動作が可能な不揮発性半導体記憶装置を実現することをその目的とする。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置は、二つの入出力端子を有し、当該二端子間に正負両極性の電圧を選択的に印加することで当該二端子間の電気抵抗を高抵抗状態と低抵抗状態の間で変化させることができる可変抵抗素子と、二つの入出力端子と一つの制御端子を有する選択トランジスタとを備え、前記可変抵抗素子の前記入出力端子の一方端と前記選択トランジスタの前記入出力端子の一方端とを接続してなる二つの入出力端子を有するメモリセルを、複数、行及び列方向に夫々マトリクス状に配列してなるメモリセルアレイと、
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士を接続する、行方向に延伸するワード線と、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士を接続する、列方向に延伸するビット線と、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士を接続するソース線と、
制御回路と、を備え、
前記制御回路は、一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1動作、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2動作が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線に電圧を印加する初期化動作の実行を制御し、
前記初期化動作において、前記制御回路は、前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加動作を、複数回実行し、
前記複数回の前記電圧印加動作の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加動作における前記第1ビット線および前記第2ビット線の選択を制御することを特徴とする。
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士を接続する、行方向に延伸するワード線と、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士を接続する、列方向に延伸するビット線と、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士を接続するソース線と、
制御回路と、を備え、
前記制御回路は、一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1動作、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2動作が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線に電圧を印加する初期化動作の実行を制御し、
前記初期化動作において、前記制御回路は、前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加動作を、複数回実行し、
前記複数回の前記電圧印加動作の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加動作における前記第1ビット線および前記第2ビット線の選択を制御することを特徴とする。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記電圧印加動作において、
前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗が低抵抗化し、
前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗が高低抵抗化することが好ましい。
前記電圧印加動作において、
前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗が低抵抗化し、
前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗が高低抵抗化することが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記電圧印加動作において、
前記制御回路は、前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することが好ましい。
前記電圧印加動作において、
前記制御回路は、前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記電圧印加動作において、
前記制御回路は、前記ビット線群を構成する前記ビット線のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することが好ましい。
前記電圧印加動作において、
前記制御回路は、前記ビット線群を構成する前記ビット線のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記制御回路は、一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1動作または前記第2動作を実行する選択書き換え動作を制御し、
前記選択書き換え動作を実行する動作モードと、前記初期化動作を実行する動作モードとを、切り替え可能に構成されていることが好ましい。
前記制御回路は、一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1動作または前記第2動作を実行する選択書き換え動作を制御し、
前記選択書き換え動作を実行する動作モードと、前記初期化動作を実行する動作モードとを、切り替え可能に構成されていることが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記第1電圧が、前記第2電圧よりも高く、
前記初期化動作における前記電圧印加動作において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、前記選択書き換え動作における前記第2動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことが好ましい。
前記第1電圧が、前記第2電圧よりも高く、
前記初期化動作における前記電圧印加動作において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、前記選択書き換え動作における前記第2動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、
前記第1動作が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる動作であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることが好ましい。
前記第1動作が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる動作であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値と、前記選択書き換え動作における前記第2動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値との和よりも小さいことが好ましい。
上記特徴の本発明に係る不揮発性半導体記憶装置は、更に、前記第2電圧が、接地電圧であることが好ましい。
上記目的を達成するための本発明に係る不揮発性半導体記憶装置の駆動方法は、二つの入出力端子を有し、当該二端子間に正負両極性の電圧を選択的に印加することで当該二端子間の電気抵抗を高抵抗状態と低抵抗状態の間で変化させることができる可変抵抗素子と、二つの入出力端子と一つの制御端子を有する選択トランジスタとを備え、前記可変抵抗素子の前記入出力端子の一方端と前記選択トランジスタの前記入出力端子の一方端とを接続してなる二つの入出力端子を有するメモリセルを、複数、行及び列方向に夫々マトリクス状に配列してなるメモリセルアレイの駆動方法であって、
前記メモリセルアレイは、
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士が、行方向に延伸するワード線に接続され、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士が、列方向に延伸するビット線に接続され、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士が、ソース線に接続され、
一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1工程、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2工程が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線の夫々に電圧を印加する初期化工程を有し、
前記初期化工程において、前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加工程を、複数回実行し、
前記複数回の前記電圧印加工程の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加工程における前記第1ビット線および前記第2ビット線を選択することを特徴とする。
前記メモリセルアレイは、
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士が、行方向に延伸するワード線に接続され、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士が、列方向に延伸するビット線に接続され、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士が、ソース線に接続され、
一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1工程、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2工程が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線の夫々に電圧を印加する初期化工程を有し、
前記初期化工程において、前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加工程を、複数回実行し、
前記複数回の前記電圧印加工程の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加工程における前記第1ビット線および前記第2ビット線を選択することを特徴とする。
上記特徴の本発明に係る駆動方法は、更に、前記電圧印加工程において、
前記第1電圧の印加により、前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗を低抵抗化させ、
前記第2電圧の印加により、前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗を高低抵抗化させることが好ましい。
前記第1電圧の印加により、前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗を低抵抗化させ、
前記第2電圧の印加により、前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗を高低抵抗化させることが好ましい。
上記特徴の本発明に係る駆動方法は、更に、前記電圧印加工程において、
前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することが好ましい。
前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することが好ましい。
上記特徴の本発明に係る駆動方法は、更に、前記電圧印加工程において、
前記ビット線群のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することが好ましい。
前記ビット線群のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することが好ましい。
上記特徴の本発明に係る駆動方法は、更に、
一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1工程または前記第2工程を実行する選択書き換え工程を実行する工程を有することが好ましい。
一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1工程または前記第2工程を実行する選択書き換え工程を実行する工程を有することが好ましい。
上記特徴の本発明に係る駆動方法は、更に、
前記第1電圧が、前記第2電圧よりも高く、
前記初期化工程における前記電圧印加工程において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、前記選択書き換え工程における前記第2工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことが好ましい。
前記第1電圧が、前記第2電圧よりも高く、
前記初期化工程における前記電圧印加工程において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、前記選択書き換え工程における前記第2工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことが好ましい。
上記特徴の本発明に係る駆動方法は、更に、
前記第1工程が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる工程であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることが好ましい。
前記第1工程が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる工程であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることが好ましい。
上記特徴の本発明に係る駆動方法は、更に、前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値と、前記選択書き換え工程における前記第2工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値との和よりも小さいことが好ましい。
上記特徴の本発明に係る駆動方法は、更に、前記第2電圧が、接地電圧であることが好ましい。
本発明の不揮発性半導体装置および駆動方法によれば、一又は複数のワード線、及び、複数のビット線からなるビット線群により選択される複数のメモリセルに対してイニシャライズ動作を行う際に、かかるビット線群の中から、一又は複数の第1ビット線、及び、一又は複数の第2ビット線を選択し、ソース線をフローティングとした状態で、第1ビット線に第1電圧を、第2ビット線に第2電圧を印加する。
これにより、「第1ビット線‐第1ビット線に接続するメモリセル‐ソース線‐第2ビット線に接続するメモリセル‐第2ビット線」の電流経路が形成される。第1電圧及び第2電圧の印加により、第1ビット線に接続するメモリセルと、第2ビット線に接続するメモリセルのうち、何れか一方がセット(低抵抗化)方向に電圧が印加され、他方がリセット(高抵抗化)方向に電圧が印加されるように、各メモリセルに電圧が印加される。
かかる第1電圧及び第2電圧を印加する電圧印加動作を、第1ビット線と第2ビット線を選択し直しながら複数回に分けて行い、ビット線群を構成する全てのビット線が、第1ビット線として一度選択され、第2ビット線として一度選択されるように、個々の電圧印加動作における第1ビット線と第2ビット線を選択する。この結果、ビット線群により選択される複数のメモリセルについて、セットとリセットが夫々一度ずつ実行されることとなり、イニシャライズ動作の1サイクルが完了する。
このとき、ソース線をフローティングとした状態で第1電圧と第2電圧の印加を行うため、ソース線の充放電に要する時間を考慮する必要はなく、複数のメモリセルに対し一括して、イニシャライズ動作を高速に行うことができる。
図15に、256ビットの可変抵抗素子に対し、セットとリセットで極性が逆の電圧パルスを印加して、イニシャライズ動作を行った後の高抵抗状態の抵抗値の累積確率分布を示す。図15から、イニシャライズのサイクル数を増やすことで、同一素子における抵抗変化後の高抵抗状態と低抵抗状態の抵抗値のばらつきが改善されるほか、素子間の抵抗値のばらつきも改善されることが分かる。好適には、1000サイクル以上のイニシャライズ動作を実行することにより、信頼性の高い不揮発性半導体装置を提供することができる。
なお、かかるイニシャライズ動作において、抵抗値の変動は必ずしも伴わない。図16に、図15においてイニシャライズの初期サイクルで特に抵抗値変化が乏しかった2つの素子の抵抗変化の様子を示す。図16に示すように、これらの素子は初期10サイクルでは抵抗値はほとんど変動していない。しかしながら、セット電圧パルス及びリセット電圧パルスを交互に与え続けることによって徐々に抵抗値が変動し始める。
図16から、抵抗値に変化がみられない場合でも、イニシャライズ動作による効果が蓄積していることを確認できる。可変抵抗素子の抵抗変化は可変抵抗体を構成する金属酸化膜中の酸素が移動することで生じると考えられているところ、かかる蓄積効果は、金属酸化膜中の酸素が、セット電圧パルス及びリセット電圧パルスによる電気的ストレスで再分布することを示唆している。
すなわち、イニシャライズ動作は膜中酸素全体の分布を変化させる一方、抵抗値に関与するのは界面付近およびフォーミング処理により形成されるフィラメント近辺の酸素のみであるため、イニシャライズ動作により酸素が再分布しても抵抗値の変化として現れない場合がある。しかしながら、このような場合でも、繰り返し電圧パルスを印加することで、抵抗変化に寄与する酸素の再分布が起こり、安定した抵抗変化を期待できる。
図17に、2つの電極11、12間に可変抵抗体としての金属酸化膜13を狭持してなる可変抵抗素子において、フォーミング処理により形成されるフィラメントの状態を示す。ここで、フィラメントは、金属酸化膜中の酸素欠損によって形成される電気伝導パスである。図17に示すように、金属酸化膜の成膜時の酸素分布の偏りにより、フォーミング処理後の酸素欠損14の分布状態もばらついており、図17(A)のように酸素欠損14がほぼ一次元的に連なるように理想的なフィラメントパスが形成されている場合と、図17(B)のように酸素欠損同士が複雑に干渉し合うフィラメントパスが形成されている場合がある。図17(A)の場合は、電圧パルス印加の初回から十分な抵抗変化を示す一方、図17(B)の場合は抵抗変化が起こりにくい。しかしながら、図17(B)に示すフィラメントの状態であっても、電圧パルスの印加を繰り返すことにより酸素の再分布が行われ、図17(A)と同様の抵抗変化を示すことができると考えられる。
つまり、電気的ストレスの印加により金属酸化膜中の酸素の再分布が誘起されることが上記のイニシャライズ動作の本質であり、イニシャライズ動作において、実際に抵抗値が変動するか否かは本質的ではないといえる。
以上、本発明の不揮発性半導体記憶装置とその駆動方法によれば、メモリセルアレイのイニシャライズ動作に要する時間が短縮され、安定動作が可能で、信頼性の高い不揮発性半導体記憶装置を実現することができる。
〈第1実施形態〉
本発明の一実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置1」と称す)の概略の構成を示す回路ブロック図を図1に示す。図1に示すように、本発明装置1は、夫々、メモリセルアレイ100、制御回路104、電圧発生回路105、ワード線デコーダ106、及び、ビット線デコーダ107を備えてなる。
本発明の一実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置1」と称す)の概略の構成を示す回路ブロック図を図1に示す。図1に示すように、本発明装置1は、夫々、メモリセルアレイ100、制御回路104、電圧発生回路105、ワード線デコーダ106、及び、ビット線デコーダ107を備えてなる。
メモリセルアレイ100は、可変抵抗素子とトランジスタを直列に接続したメモリセルを行及び列方向に夫々複数マトリクス状に配置されてなり、列方向に延伸するビット線により同一列に属するメモリセルが接続され、行方向に延伸するワード線により同一行に属するメモリセル同士が相互に接続される。
図2に、メモリセルアレイ100とその周辺回路の回路構成図を示す。本発明装置1は、書き換え電圧印加回路101、共通電圧印加回路102、及び、初期化電圧印加回路103を有している。
メモリセルアレイ100は、可変抵抗素子(記憶素子)としてR11〜Rn1、R12〜Rn2、・・・、R1m〜Rnmが、また、メモリセル選択用のトランジスタとしてQ11〜Qn1、Q12〜Qn2、・・・、Q1m〜Qnmが、夫々、行方向(図2の縦方向)と列方向(図2の横方向)にマトリクス状に配列して構成されている。個々のメモリセルにおいて、可変抵抗素子の一方端とトランジスタの入出力端子の一方端が接続され、可変抵抗素子とトランジスタが直列接続された2つの入出力端子を有するメモリセルが構成されている。かかるメモリセルの2つの入出力端子のうち、可変抵抗素子側の一方の入出力端子が、列方向に延伸するビット線BL1〜BLmの何れかに接続され、同一列に配列されたメモリセル同士の接続がされ、トランジスタ側の他方の入出力端子が、行方向に延伸して同一行に配列されたメモリセル同士を接続するn本の配線(ソース線)を介して、共通のコモン線CMLに接続されている。同一行に配列されたメモリセルのトランジスタの制御端子同士は、夫々、ワード線WL1〜WLnに接続されている。
可変抵抗素子R11〜Rnmは、例えば遷移金属酸化物等で構成される可変抵抗体の両端に電極を担持してなる素子である。可変抵抗体の材料としてはAl、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn、Nbの各酸化物もしくは酸窒化物、或いは、チタン酸ストロンチウム(SrTiOX)等を用いることができる。本実施形態では、低抵抗化と高抵抗化で極性が逆の電圧パルスを印加して書き換えを行う、所謂バイポーラ型の素子を想定する。
なお、これらの金属酸化物を可変抵抗体材料として用いる場合、可変抵抗素子の製造直後の初期抵抗は非常に高く、電気的ストレスによって高抵抗状態と低抵抗状態を切り替え可能な状態にするためには、使用前に、通常の書き換え動作に用いる電圧パルスより電圧振幅が大きく、かつパルス幅が長い電圧パルスを製造直後の初期状態の可変抵抗素子に印加し、抵抗スイッチングがおきる電流パスを形成しておく。かかる電圧印加処理は、フォーミング処理と呼ばれている。そして、フォーミング処理によって形成される電流パス(フィラメントパスと呼ばれる)がその後の素子の電気特性を決定することが知られている。本発明装置1では、電圧発生回路105が、かかるフォーミング処理に必要な電圧を生成し、制御回路104が、ワード線デコーダ106、及び、ビット線デコーダ107を制御することにより、フォーミング処理の実行を制御する構成となっている。
制御回路104は、メモリセルアレイ100のセット、リセット、読み出しの各メモリ動作の制御、及び、フォーミング処理の制御を行う。具体的には、制御回路104はアドレス線から入力されたアドレス信号、データ線から入力されたデータ入力、制御信号線から入力された制御入力信号に基づいて、電圧発生回路105、ワード線デコーダ106、及び、ビット線デコーダ107を制御し、メモリセルの各メモリ動作及びフォーミング処理を制御する。なお、図1に示す例では、制御回路104は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。さらに、制御回路104は、複数のメモリセルのイニシャライズ(初期化)動作を制御する。
電圧発生回路105は、制御回路104により制御され、セット、リセット、読み出しの各メモリ動作、及び、イニシャライズ動作において、動作対象のメモリセルを選択するために必要な所定の電圧を発生して、初期化電圧印加回路103、共通電圧印加回路102、ワード線デコーダ106、及び、ビット線デコーダ107に供給する。
ワード線デコーダ106は、セット、リセット、読み出しの各メモリ動作において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するワード線を選択し、選択されたワード線と非選択のワード線に、夫々選択ワード線電圧と非選択ワード線電圧を各別に印加する。また、イニシャライズ動作において、イニシャライズ対象のメモリセルに接続する一又は複数のワード線に、選択ワード線電圧を印加する。
ビット線デコーダ107は、セット、リセット、読み出しの各メモリ動作において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するビット線を選択し、選択されたビット線に、メモリ動作に必要な電圧を印加する。なお、図2の書き換え電圧印加回路101が、ビット線デコーダ107の一部を構成しており、アドレス信号に応じて、書き換え電圧印加回路101の各トランジスタのゲートに入力される電圧信号φ11〜φ12が切り替えられることで、書き換え電源線V1aまたはV1bから供給される電圧が、選択されたビット線に印加される。
なお、制御回路104、電圧発生回路105、ワード線デコーダ106、及び、ビット線デコーダ107の詳細な回路構成、デバイス構造、並びに、製造方法については、公知の回路構成を用いて実現可能であり、公知の半導体製造技術を用いて作製が可能であるので説明を割愛する。
メモリセルアレイ100内のメモリセルの通常の書き換え及び読み出し動作時において、動作対象の一のメモリセルを、一のワード線、及び、一のビット線を選択することによって選択し、選択されたワード線、及び、選択されたビット線とコモン線(ソース線)に所定の電圧を各別に印加することにより、選択されたメモリセルの可変抵抗素子に記憶された情報の書き換え又は読み出しを行うことができる。
このとき、選択されたメモリセルの書き換えを行う場合、書き換え対象のメモリセルに記憶したい情報に応じて、セット(第1動作)またはリセット(第2動作)の何れかを選択的に実行する。以下において、この動作について、適宜「選択書き換え動作」という。
かかる選択書き換え動作では、代表的な例では、セット動作の場合、選択されたメモリセルの入出力端子間に1.5V〜2.5Vのセット電圧VSETが、10nsec〜50nsecのパルス幅で印加されるように、選択されたメモリセルに接続するビット線及びソース線に電圧を印加し、選択されたメモリセルのトランジスタの制御端子にワード線を介して電圧VWLS(例えば、ソース線に印加される電圧を基準として+0.5V)を印加して、可変抵抗素子に流れる電流をトランジスタで制限しながら可変抵抗素子を低抵抗化させる。
一方、リセット動作の場合、選択されたメモリセルの入出力端子間に−1.0V〜−1.5Vのリセット電圧VRSTが、50nsec〜100nsecのパルス幅で印加されるように、選択されたメモリセルに接続するビット線及びソース線に電圧を印加する。このとき、選択されたメモリセルのトランジスタの制御端子にはワード線を介してセット動作の場合よりも高い電圧VWLR(例えば、ソース線に印加される電圧を基準として+1.2V)を印加して、トランジスタによる電流制限を極力行わない状態で、可変抵抗素子を高抵抗化させることが好ましい。
ここで、セット動作とリセット動作では、極性が逆の電圧パルスが可変抵抗素子間に印加されるように設定している。すなわち、可変抵抗素子は、所謂バイポーラ型の素子である。このような電圧設定で動作する可変抵抗素子の例としては、スパッタ成膜した厚さ3nmの酸化ハフニウム(HfOX)膜を可変抵抗体とし、Ta電極とTiN電極間に狭持したものが挙げられる。本実施形態では、セット動作およびリセット動作でソース線に印加する電圧を同一(例えば、接地電圧GND)とし、ソース線の電圧に対して正の電圧をビット線に印加してセット動作を行い、ソース線の電圧に対して負の電圧をビット線に印加してリセット動作を行う構成とする。
なお、可変抵抗素子に流れる電流は、上述したとおり、トランジスタのゲート‐ソース間の電位差Vgsにより制御される。本実施形態において、リセット動作ではビット線にソース線よりも低電圧を印加するため、トランジスタの可変抵抗素子と接続する側の入出力端子がトランジスタのソースとなる。したがって、リセット動作におけるトランジスタのゲート‐ソース間の電位差Vgsは、ソース線の電圧を基準としてトランジスタの制御端子に印加される電圧よりも高い。
つまり、セット及びリセット動作でソース線に印加する電圧を同じとして、ソース線の電圧に対して正の電圧をビット線に印加してセット動作を行い、ソース線の電圧に対して負の電圧をビット線に印加してリセット動作を行う構成とすることで、ワード線に印加する電圧を低くしつつ、効率よく選択書き換え動作を実行することができる。
図2より、本発明装置1は、上述した従来構成の半導体記憶装置(図13)において、初期化電圧印加回路103を更に備えるものとなっている。初期化電圧印加回路103は、書き換え電源線V1aとV1bを有し、ビット線BL1〜BLmのうち、半数の奇数番目のビット線BL2i−1(但し、i=1〜[m/2])が書き換え電源線V1aと、半数の偶数番目のビット線BL2iが書き換え電源線V1bと接続している。本実施形態では、かかる書き換え電源線V1aとV1bには第1電圧VAと第2電圧VBの何れかが、電圧発生回路105から供給され、イニシャライズ動作が行われる。一方、選択書き換え動作では、書き換え対象のメモリセルに接続するビット線が書き換え電源線V1aとV1bのどちらと接続しているかに応じて、少なくとも書き換え対象のメモリセルに接続するビット線と接続している方の書き換え電源線を介して必要な電圧が供給される。
本発明装置1は、イニシャライズ動作を行う動作モードと、選択書き換え動作を行う動作モードとの間で、制御モードを切り替えられるように構成されている。イニシャライズ動作が完了すると、選択書き換え動作を実行する動作モードに切り替わる。制御回路104が、かかる制御モードに応じて、書き換え電源線V1aとV1bに供給される電圧を変更する制御を行う。
以下に、図2に示すメモリセルアレイ100において、イニシャライズ動作を行うための本発明装置1の駆動方法を説明する。ただし、以下では、簡単のため、BL1〜BL6までの6本のビット線を選択し、共通のワード線WL1に接続する6つの可変抵抗素子R11〜R16を含むメモリセルに対し、一括してイニシャライズ動作を行う場合を説明する。ここで、メモリセルアレイ100は、フォーミング処理直後の状態であり、全ての可変抵抗素子が低抵抗状態にある場合を考える。
図3に、かかるイニシャライズ動作時のタイミングチャートを、一例として示す。図中、時刻tiとti+1の間の間隔は、200nsec程度である。
先ず、図3の時刻t1でワード線WL1を所定の電圧VWLI(ここでは、2.5V)に立ち上げた後、時刻t2でφ11〜φ16、φ31とφ32を立ち上げる。このとき、書き換え電源線V1aとV1bともに、接地電圧GNDが供給されている状態である。φ20〜φ2mは立ち下げた状態を維持する。
次に、イニシャライズ動作の第1のシークエンス(電圧印加工程)として、書き換え電源線V1aに第1電圧VA(例えば、3V)、書き換え電源線V1bに第2電圧VB(例えば、0V(GND))を印加する。具体的には、時刻t4〜時刻t5の期間、書き換え電源線V1aの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、時刻t4〜時刻t5の期間、ビット線BL1、BL3、BL5に第1電圧VAが、ビット線BL2、BL4、BL6に第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果生じる電流経路の概略図を図4に示す。かかる電圧印加により、ビット線BL1から、可変抵抗素子R11、トランジスタQ11、ソース線(コモン線CML)、トランジスタQ12、及び、可変抵抗素子R12を経由し、ビット線BL2へ流れ込む電流経路が生成される。同様に、図示しないが、ビット線BL3から、可変抵抗素子R13、トランジスタQ13、ソース線(コモン線CML)、トランジスタQ14、及び、可変抵抗素子R14を経由し、ビット線BL4へ流れ込む電流経路、並びに、ビット線BL5から、可変抵抗素子R15、トランジスタQ15、ソース線(コモン線CML)、トランジスタQ16、及び、可変抵抗素子R16を経由し、ビット線BL2へ流れ込む電流経路が生成される。
この結果、可変抵抗素子R11、R13、R15には、セット(低抵抗化)方向に電圧が印加され、可変抵抗素子R12、R14、R16には、リセット(高抵抗化)方向に電圧が印加される。今、R11〜R16は低抵抗状態にあるので、可変抵抗素子R12、R14、R16を有するメモリセルのリセット動作が開始され、高抵抗状態に変化する。一方、可変抵抗素子R11、R13、R15は、低抵抗状態の素子にさらにセット方向に電圧を印加しても、抵抗状態は変化せず、低抵抗状態を維持する。
次に、第1のシークエンスの実行後、第2のシークエンス(電圧印加工程)として、書き換え電源線V1aに第2電圧VB、書き換え電源線V1bに第1電圧VAを印加する。具体的には、時刻t6〜時刻t7の期間、書き換え電源線V1bの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、時刻t6〜時刻t7の期間、ビット線BL2、BL4、BL6に第1電圧VAが、ビット線BL1、BL3、BL5に第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果生じる電流経路の概略図を図5に示す。かかる電圧印加により、ビット線BL2から、可変抵抗素子R12、トランジスタQ12、ソース線(コモン線CML)、トランジスタQ11、及び、可変抵抗素子R11を経由し、ビット線BL1へ流れ込む電流経路が生成される。同様に、図示しないが、ビット線BL4から、可変抵抗素子R14、トランジスタQ14、ソース線(コモン線CML)、トランジスタQ13、及び、可変抵抗素子R13を経由し、ビット線BL3へ流れ込む電流経路、並びに、ビット線BL6から、可変抵抗素子R16、トランジスタQ16、ソース線(コモン線CML)、トランジスタQ15、及び、可変抵抗素子R15を経由し、ビット線BL5へ流れ込む電流経路が生成される。
この結果、第2のシークエンスでは、第1のシークエンスとは逆に、可変抵抗素子R11、R13、R15には、リセット(高抵抗化)方向に電圧が印加され、可変抵抗素子R12、R14、R16には、セット(低抵抗化)方向に電圧が印加される。時刻t6では、可変抵抗素子R11、R13、R15は低抵抗状態にあり、可変抵抗素子R12、R14、R16は高抵抗状態にある。
このとき、高抵抗状態の可変抵抗素子R12、R14、R16に印加電圧VA−VBの殆どが印加され、可変抵抗素子R11〜R16に電流は殆ど流れない。ソース線の電位は、第2電圧VBに近い電圧に低下する。ここで、第1電圧と第2電圧の電圧差VA−VBが、セット動作に必要な電圧よりも高ければ、可変抵抗素子R12、R14、R16を有するメモリセルのセット動作が開始され、数ナノ秒後には低抵抗状態に変化する。この結果、上記の電流経路に電流が流れ、ソース線の電位はVAとVBの間の中間電位に上昇する。ソース線を介して低抵抗状態の可変抵抗素子R11、R13、R15に、リセット方向に電流が流れ込むことにより、可変抵抗素子R11、R13、R15を有するメモリセルのリセット動作が開始され、数十ナノ秒〜数百ナノ秒で高抵抗状態に変化する。
ここで、可変抵抗素子R11、R13、R15のリセット動作が行われているとき、低抵抗状態の可変抵抗素子R12、R14、R16にも同じリセット電流が流れる。したがって、可変抵抗素子R11、R13、R15と、可変抵抗素子R12、R14、R16には、ともに同じ電圧が印加されている。しかし、R12、R14、R16にはセット方向に電流が流れるため、リセット動作は起こらず、低抵抗化はされない。第1電圧と第2電圧の電圧差VA−VBが、リセット動作を行うために可変抵抗素子間に印加することが必要な電圧(ここでは、0.6V程度)の2倍より高電圧であれば、可変抵抗素子R11、R13、R15は高抵抗状態に変化できる。
上記の第1のシークエンスと第2のシークエンスにより、イニシャライズ動作の1サイクルが終了する。
その後、時刻t8〜時刻t9において、再び第1のシークエンスを実行し、書き換え電源線V1aの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、ビット線BL1、BL3、BL5に第1電圧VAが、ビット線BL2、BL4、BL6に第2電圧VBが印加される。時刻t8では、可変抵抗素子R11、R13、R15は高抵抗状態にあり、可変抵抗素子R12、R14、R16は低抵抗状態にある。
このとき、高抵抗状態の可変抵抗素子R11、R13、R15に印加電圧VA−VBの殆どが印加され、可変抵抗素子R11〜R16に電流は殆ど流れない。ソース線の電位は、第2電圧VBに近い電圧に低下する。この結果、可変抵抗素子R11、R13、R15を有するメモリセルのセット動作が開始され、数ナノ秒後には可変抵抗素子R11、R13、R15が低抵抗状態に変化した後、可変抵抗素子R12、R14、R16を有するメモリセルのリセット動作が開始され、数十ナノ秒〜数百ナノ秒で可変抵抗素子R12、R14、R16が高抵抗状態に変化する。
このように、第1のシークエンスと第2のシークエンスにより、全ての選択されたメモリセルについて、リセット動作とセット動作が1回ずつ実行され、第1のシークエンスと第2のシークエンスを交互に繰り返すことで、イニシャライズ動作を効率よく、高速に行うことができる。
上記の第1のシークエンスと第2のシークエンスによる電圧印加手順をビット線BL1〜BL6毎に表にしたものを図6(a)に、各シークエンス後のメモリセルの可変抵抗素子R11〜R16の抵抗状態を、メモリセルが接続するビット線毎に表にしたものを図6(b)に示す。図6から、全てのビット線BL1〜BL6が、第1及び第2のシークエンスを通して、第1電圧V1を印加するビット線(第1ビット線)として一度選択され、且つ、第2電圧V2を印加するビット線(第2ビット線)として一度選択されていることが分かる。
つまり、本実施形態のイニシャライズ動作の駆動方法では、ソース線を中間ノードとして、2つのメモリセルが直列に接続されるメモリ回路を形成し、かかるメモリ回路の両端と接続する2本のビット線の一方の第1ビット線に第1電圧VAを、他方の第2ビット線に第2電圧VBを印加する。このように構成することで、かかる2つのメモリセルのうち、一方のメモリセルにリセット方向に電圧が印加され、他方のメモリセルにはセット方向に電圧が印加される。この結果、低抵抗状態の可変抵抗素子がリセットされて高抵抗状態に変化する動作と、高抵抗状態の可変抵抗素子がセットされ低抵抗状態に変化する動作を、同一のシークエンスで実行することができる。
ここで、第1電圧と第2電圧の電圧差VA−VBは、上述の選択書き換え動作におけるセット電圧VSET以上であれば、高抵抗状態の可変抵抗素子を低抵抗状態に変化させることができる。ただし、かかる電圧差VA−VBは、直列に接続された低抵抗状態のメモリセルを介して印加されるため、低抵抗状態のメモリセルの可変抵抗素子及びトランジスタにより生じる電圧降下分を考慮して、セット電圧VSETよりも高めに設定しておくことが好ましい。
ここで、上記第1及び第2のシークエンスにおいて、メモリ回路の一方の高抵抗状態の可変抵抗素子がセットされ、低抵抗状態に変化することで、上述の通り、ソース線の電位はVAとVBの間の中間電位(〜(VA+VB)/2)に上昇する。この状態でも、メモリ回路の2つのトランジスタがオン状態を保つように、イニシャライズ動作対象として選択されたメモリセルに接続するワード線には、VWLIとして、(VA+VB)/2にトランジスタの閾値電圧を加えた電圧より高電圧を印加する。
また、高抵抗状態の可変抵抗素子を低抵抗化(セット)する場合には、上述の通り、変化後の抵抗値のばらつきを抑えるため、メモリセルのトランジスタにより可変抵抗素子に流れる電流を制限しながら、低抵抗状態に変化させる。しかしながら、本実施形態の駆動方法では、かかるメモリ回路内に2つのトランジスタが直列に接続されているため、2つのトランジスタによる電圧降下が大きくなり、低抵抗化対象の可変抵抗素子に十分な電圧を印加できない場合がある。
さらに、低抵抗状態の可変抵抗素子を高抵抗化(リセット)する場合は、上述の通り、トランジスタによる電流制限を行わないことが好ましい。しかしながら、本実施形態の駆動方法では、かかるメモリ回路内の2つのトランジスタ、及び、高抵抗化対象でない可変抵抗素子が負荷になっているため、2つのトランジスタによる電圧降下が大きくなり、高抵抗化対象の可変抵抗素子に十分な電圧を印加できない場合がある。
このため、低抵抗化(セット)及び高抵抗化(セット)対象の可変抵抗素子に抵抗変化に十分な電圧が印加されるように、ワード線に印加する電圧VWLI、及び、第1電圧VAを設定することが好ましい。
具体的には、上述の通り、2本のビット線の一方に第1電圧VAを、他方に第2電圧VBを印加したとき、初めのうちは印加電圧VA−VBの殆どが高抵抗状態の可変抵抗素子に印加され、電流は流れない。セット動作が完了し、高抵抗状態の可変抵抗素子が低抵抗化されると、低抵抗化に伴い電流が流れ始めるとともに、ソース線の電位が(VA+VB)/2に上昇する。この場合において、可変抵抗素子に流れる電流を制限するためには、イニシャライズ動作対象として選択されたメモリセルに接続するワード線には、上述の選択書き換え動作におけるセット動作において選択されたメモリセルに接続するワード線にソース線を基準として印加される電圧VWLSに(VA+VB)/2を加えた程度の電圧を、VWLIとして印加するとよい。ただし、上述の通り、本実施形態の駆動方法では、メモリ回路内に2つのトランジスタが直列に接続されているため、低抵抗化対象の可変抵抗素子に十分な電圧を印加できるように、ワード線に印加する電圧を選択書き換え動作におけるセット動作時より高めに設定し、2つのトランジスタによる電圧降下を低減しておくことが好ましい。
さらに、本実施形態の駆動方法では、メモリ回路を構成する一方の可変抵抗素子が低抵抗化し、ソース線の電位が(VA+VB)/2に上昇した後、他方の可変抵抗素子の高抵抗化が開始される。このため、イニシャライズ動作対象として選択されたメモリセルに接続するワード線には、上述の選択書き換え動作におけるリセット動作において選択されたメモリセルに接続するワード線にソース線を基準として印加される電圧VWLRに(VA+VB)/2を加えた程度の電圧を、VWLIとして印加するとよい。さらに、リセット動作では、電流制限を極力行わず、可変抵抗素子を高抵抗化させることが好ましいため、VWLIはより高めに設定することが好ましい。ただし、本実施形態の駆動方法では、かかるメモリ回路の両端にセット電圧以上の高電圧が印加されるため、高抵抗化対象でない可変抵抗素子に過剰な電圧が印加されることで、素子が破壊される虞がある。この対策として、イニシャライズ動作対象として選択されたメモリセルに接続するワード線に印加される電圧VWLIを、選択書き換え動作におけるリセット動作時よりも低めに設定し、低抵抗状態の可変抵抗素子に分圧される電圧を低減することが好ましい。
つまり、イニシャライズ動作対象として選択されたメモリセルに接続するワード線に印加される電圧VWLIは、下記の数1を満たすように設定されることが好ましい。
[数1]
VWLS+(VA+VB)/2 < VWLI < VWLR+(VA+VB)/2
又は、第2電圧VBを基準として、
VWLS+(VA−VB)/2 < VWLI−VB< VWLR+(VA−VB)/2
VWLS+(VA+VB)/2 < VWLI < VWLR+(VA+VB)/2
又は、第2電圧VBを基準として、
VWLS+(VA−VB)/2 < VWLI−VB< VWLR+(VA−VB)/2
以上、BL1〜BL6の6本のビット線を選択し、ワード線WL1に接続する6つの可変抵抗素子R11〜R16を含むメモリセルに対し、一括してイニシャライズ動作を行う場合を説明した。しかしながら、BL1〜BLmの全てのビット線を選択し、同一行に属するメモリセルに対して一括してイニシャライズ動作を行うことも可能である。ワード線WL1を選択する場合、第1のシークエンスを実行することで、ビット線BL1、BL3、BL5・・・BL(m−1)に第1電圧を、ビット線BL2、BL4、BL6・・・BLmに第2電圧を印加し、可変抵抗素子R11、R13、R15・・・R1(m−1)に低抵抗状態が書き込まれ、可変抵抗素子R12、R14、R16・・・R1mに高抵抗状態が書き込まれる。その後、第2のシークエンスを実行することで、ビット線BL1、BL3、BL5・・・BL(m−1)に第2電圧を、ビット線BL2、BL4、BL6・・・BLmに第1電圧を印加し、可変抵抗素子R11、R13、R15・・・R1(m−1)に高抵抗状態が書き込まれ、可変抵抗素子R12、R14、R16・・・R1mに低抵抗状態が書き込まれる。第1のシークエンスと第2のシークエンスを実行するだけで、m個の素子に一度にイニシャライズ動作の1サイクルが行われる。
この結果、1メモリセル毎にイニシャライズ動作を行う場合と比べると、処理時間が単純換算で2/mに短縮され、大容量のメモリであるほど効果的となる。また、本発明の駆動方法では、ソース線(コモン線)に何ら電圧を加えない(フローティング状態とする)ため、負荷の大きいソース線の充放電時間を考慮する必要はない。
これに対し、イニシャライズ動作の方法としては、全てのビット線BL1〜BLmを選択し、第1のシークエンスにおいて可変抵抗素子R11〜R1mのセット動作を一括して行い、その後、第2のシークエンスにおいて可変抵抗素子R11〜R1mのリセット動作を一括して行う方法が考えられるが、図13においてソース線(コモン線CML)の立ち上げ、立ち下げを伴うため、各シークエンスの間にソース線を一定の電圧にプリチャージする工程が必要になり、動作が非常に遅くなるという問題があった。
これに対し、本発明装置1及びその駆動方法では、ソース線をフローティング状態のままリセット動作とセット動作を行うため、イニシャライズに要する時間を大幅に短縮できる。
また、上述の通り、第1及び第2のシークエンスにおいて、一方の高抵抗状態の可変抵抗素子がセット動作により低抵抗状態に変化した後、他方の可変抵抗素子のリセット動作が開始されるものであるため、各ビット線に印加される第1電圧と第2電圧の電圧差は、選択書き換え動作におけるセット電圧VSETとリセット電圧VRSTの和までは必要とされず、最低限セット電圧VSET以上であれば、ワード線に印加する電圧VWLIを調整することで、動作可能である。
本実施形態では、初期化電圧印加回路103の書き換え電源線V1aが、奇数番目のビット線BL2i−1(但し、i=1〜[m/2])と接続し、書き換え電源線V1bが、偶数番目のビット線BL2iと接続していることにより、第1電圧VAが印加される第1ビット線と第2電圧VBが印加される第2ビット線とが、常に隣接するビット線同士となるように選択される。これにより、第1電圧V1及び第2電圧V2を印加した際に形成される複数の電流経路(図4、図5参照)において、ソース線(コモン線CML)上を電流が流れる電流経路が最短となるため、ソース線による負荷の影響を低減できる。
さらに、かかる複数の電流経路同士が、ソース線上において合流することはないため、ソース線に流れる電流量が最小となり、ソース線による負荷の影響を低減できる。
〈第2実施形態〉
上記第1実施形態では、本発明装置1が、2本の書き換え電源線V1aとV1bを有する初期化電圧印加回路103を備え、かかる書き換え電源線V1aとV1bの夫々が、1つおきにビット線と接続しているものを例示した。しかしながら、本発明は、かかる初期化電圧印加回路103の構成に限定されるものではない。
上記第1実施形態では、本発明装置1が、2本の書き換え電源線V1aとV1bを有する初期化電圧印加回路103を備え、かかる書き換え電源線V1aとV1bの夫々が、1つおきにビット線と接続しているものを例示した。しかしながら、本発明は、かかる初期化電圧印加回路103の構成に限定されるものではない。
特に、本発明装置1では、リセット動作に必要な電圧はソース線(コモン線CML)を介して印加されるため、ソース線の負荷が大きい場合、十分な電圧を高抵抗化対象の可変抵抗素子に印加できない場合がある。結果、十分なリセット電流を可変抵抗素子に流すことができず、高抵抗化が困難な場合がある。本実施形態では、この場合の解決方法の一例を示す。
図7に、本発明の一実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置2」と称す)において用いられるメモリセルアレイ100とその周辺回路の回路構成図を示す。本発明装置2は、初期化電圧印加回路103の構成が本発明装置1と異なっている。記憶装置全体としての構成は、図1に示す回路ブロック図と同様であり、詳細な説明を割愛する。
初期化電圧印加回路103は、3本の書き換え電源線V1a、V1b、V1cを有し、夫々、異なる電圧をビット線BL1〜BLmに印加できるように構成されている。書き換え電源線V1aは、ビット線BL1、BL4・・・BL(m−2)と接続し、書き換え電源線V1bは、ビット線BL2、BL5・・・BL(m−1)と接続し、書き換え電源線V1cは、ビット線BL3、BL6・・・BLmと接続している。つまり、書き換え電源線V1a、V1b、及びV1cの夫々は、2つおきのビット線と接続している。
図7の回路構成で、本発明のイニシャライズ動作を行う場合の駆動方法について説明する。この場合、イニシャライズ動作は、3つのシークエンス(電圧印加工程)からなる。
図8に、かかるイニシャライズ動作時のタイミングチャートを示す。図中、時刻tiとti+1の間の間隔は、100nsec程度である。ここで、メモリセルアレイ100は、フォーミング処理直後の状態であり、全ての可変抵抗素子が低抵抗状態にあるとする。
先ず、図8の時刻t1でワード線WL1を所定の電圧VWLI(ここでは、2.5V)に立ち上げた後、時刻t2でφ11〜φ16、φ31〜φ33を立ち上げる。このとき、書き換え電源線V1a、V1b、V1cともに、接地電圧GNDが供給されている状態である。φ20〜φ2mは立ち下げた状態を維持する。
次に、イニシャライズ動作の第1のシークエンスとして、書き換え電源線V1aに第1電圧VA(例えば、3V)、書き換え電源線V1bに第2電圧VB(例えば、0V(GND))を印加する。具体的には、時刻t4〜時刻t6の期間、書き換え電源線V1aの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、時刻t4〜t6の期間、ビット線BL1、BL4・・・BL(m−2)に第1電圧VAが、ビット線BL2、BL5・・・BL(m−1)に第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図9の実線に示す。かかる電圧印加により、ビット線BL1から、可変抵抗素子R11、トランジスタQ11、ソース線(コモン線CML)、トランジスタQ12、及び、可変抵抗素子R12を経由し、ビット線BL2へ流れ込む電流経路が生成される。
さらに、時刻t5〜時刻t6において、書き換え電源線V1cの電圧をGND(第2電圧VB)から第3電圧VC(例えば、3V)に上昇させることで、ビット線BL3、BL6・・・BLmに第3電圧VCを印加する。この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図9の点線に示す。ビット線BL3から、可変抵抗素子R13、トランジスタQ13、ソース線(コモン線CML)、トランジスタQ12、及び、可変抵抗素子R12を経由し、ビット線BL2へ流れ込む電流経路が生成される。
この結果、可変抵抗素子R11、R14・・・R1(m−2)には、セット(低抵抗化)方向に電圧が印加され、可変抵抗素子R12、R15・・・R1(m−1)には、リセット(高抵抗化)方向に電圧が印加される。今、R11〜R1mは低抵抗状態にあるので、可変抵抗素子R12、R15・・・R1(m−1)を有するメモリセルのリセット動作が開始され、高抵抗状態に変化する。一方、可変抵抗素子R11、R14・・・R1(m−2)、及び、可変抵抗素子R13、R16・・・R1mは、低抵抗状態の素子にさらにセット方向に電圧を印加しても、抵抗状態は変化せず、低抵抗状態を維持する。
次に、第1のシークエンスの実行後、第2のシークエンスとして、書き換え電源線V1bに第1電圧VA、書き換え電源線V1cに第2電圧VBを印加する。具体的には、時刻t7〜時刻t9の期間、書き換え電源線V1bの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、時刻t7〜時刻t9の期間、ビット線BL2、BL5・・・BL(m−1)に第1電圧VAが、ビット線BL3、BL6・・・BLmに第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図10の実線に示す。かかる電圧印加により、ビット線BL2から、可変抵抗素子R12、トランジスタQ12、ソース線(コモン線CML)、トランジスタQ13、及び、可変抵抗素子R13を経由し、ビット線BL3へ流れ込む電流経路が生成される。
この結果、可変抵抗素子R12、R15・・・R1(m−1)には、セット(低抵抗化)方向に電圧が印加され、可変抵抗素子R13、R16・・・R1mには、リセット(高抵抗化)方向に電圧が印加される。時刻t7では、可変抵抗素子R11、R14・・・R1(m−2)、及び、可変抵抗素子R13、R16・・・R1mは低抵抗状態にあり、可変抵抗素子R12、R15・・・R1(m−1)は高抵抗状態にある。
このとき、高抵抗状態の可変抵抗素子R12、R15・・・R1(m−1)に印加電圧VA−VBの殆どが印加され、可変抵抗素子に電流は殆ど流れない。ソース線の電位は、第2電圧VBに近い電圧に低下する。ここで、第1電圧と第2電圧の電圧差VA−VBが、セット動作に必要な電圧よりも高ければ、可変抵抗素子R12、R15・・・R1(m−1)を有するメモリセルのセット動作が開始され、数ナノ秒後には低抵抗状態に変化する。この結果、時刻t8において可変抵抗素子R12、R15・・・R1(m−1)の低抵抗化が完了し、上記の電流経路に電流が流れ、ソース線の電位はVAとVBの間の中間電位に上昇する。
さらに、時刻t8〜時刻t9において、書き換え電源線V1aの電圧をGND(第2電圧VB)から第3電圧VCに上昇させることで、ビット線BL1、BL4・・・BL(m−2)に第3電圧VCを印加する。この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図10の点線に示す。ビット線BL1から、可変抵抗素子R11、トランジスタQ11、ソース線(コモン線CML)、トランジスタQ13、及び、可変抵抗素子R13を経由し、ビット線BL3へ流れ込む電流経路が生成される。つまり、時刻t8〜時刻t9において、可変抵抗素子R13に流れる電流は、図10の実線と点線で表される電流の和となる。
かかる電流が、低抵抗状態の可変抵抗素子R13、R16・・・R1mに、リセット方向に電流が流れ込むことにより、可変抵抗素子R13、R16・・・R1mのリセット動作が開始され、数十ナノ秒〜数百ナノ秒で高抵抗状態に変化する。この結果、時刻t9において可変抵抗素子R13、R16・・・R1mの低抵抗化が完了する。一方、可変抵抗素子R11、R14・・・R1(m−2)、及び、可変抵抗素子R12、R15・・・R1(m−1)は、低抵抗状態の素子にさらにセット方向に電圧を印加しても、抵抗状態は変化せず、低抵抗状態を維持する。
次に、第2のシークエンスの実行後、第3のシークエンスとして、書き換え電源線V1cに第1電圧VA、書き換え電源線V1aに第2電圧VBを印加する。具体的には、時刻t10〜時刻t12の期間、書き換え電源線V1cの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、時刻t10〜時刻t12の期間、ビット線BL3、BL6・・・BLmに第1電圧VAが、ビット線BL1、BL4・・・BL(m−2)に第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図11の実線に示す。かかる電圧印加により、ビット線BL3から、可変抵抗素子R13、トランジスタQ13、ソース線(コモン線CML)、トランジスタQ11、及び、可変抵抗素子R11を経由し、ビット線BL1へ流れ込む電流経路が生成される。
この結果、可変抵抗素子R13、R16・・・R1mには、セット(低抵抗化)方向に電圧が印加され、可変抵抗素子R11、R14・・・R1(m−2)には、リセット(高抵抗化)方向に電圧が印加される。時刻t10では、可変抵抗素子R13、R16・・・R1mは高抵抗状態にあり、可変抵抗素子R11、R14・・・R1(m−2)、及び、可変抵抗素子R12、R15・・・R1(m−1)は低抵抗状態にある。
このとき、高抵抗状態の可変抵抗素子R13、R16・・・R1mに印加電圧VA−VBの殆どが印加され、可変抵抗素子に電流は殆ど流れない。ソース線の電位は、第2電圧VBに近い電圧に低下する。ここで、第1電圧と第2電圧の電圧差VA−VBが、セット動作に必要な電圧よりも高ければ、可変抵抗素子R13、R16・・・R1mを有するメモリセルのセット動作が開始され、数ナノ秒後には低抵抗状態に変化する。この結果、この結果、時刻t11において可変抵抗素子R13、R16・・・R1mの低抵抗化が完了し、上記の電流経路に電流が流れ、ソース線の電位はVAとVBの間の中間電位に上昇する。
さらに、時刻t11〜時刻t12において、書き換え電源線V1bの電圧をGND(第2電圧VB)から第3電圧VCに上昇させることで、ビット線BL2、BL5・・・BL(m−1)に第3電圧VCを印加する。この結果生じる電流経路の概略図を、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流について、図11の点線に示す。ビット線BL2から、可変抵抗素子R12、トランジスタQ12、ソース線(コモン線CML)、トランジスタQ11、及び、可変抵抗素子R11を経由し、ビット線BL1へ流れ込む電流経路が生成される。つまり、時刻t11〜時刻t12において、可変抵抗素子R11に流れる電流は、図11の実線と点線で表される電流の和となる。
かかる電流が、低抵抗状態の可変抵抗素子R11、R14・・・R1(m−2)に、リセット方向に電流が流れ込むことにより、可変抵抗素子R11、R14・・・R1(m−1)のリセット動作が開始され、数十ナノ秒〜数百ナノ秒で高抵抗状態に変化する。この結果、時刻t12において可変抵抗素子R11、R14・・・R1(m−2)の低抵抗化が完了する。一方、可変抵抗素子R12、R15・・・R1(m−1)、及び、可変抵抗素子R13、R16・・・R1mは、低抵抗状態の素子にさらにセット方向に電圧を印加しても、抵抗状態は変化せず、低抵抗状態を維持する。
上記の第1乃至第3のシークエンスにより、イニシャライズ動作の1サイクルが終了する。以降、時刻t3〜時刻t12までのサイクルが繰り返される。
時刻t13〜時刻t15(図示しないが、時刻t4〜時刻t6に相当する)において、再び第1のシークエンスを実行し、書き換え電源線V1aの電圧をGND(第2電圧VB)から第1電圧VAに上昇させる。これにより、ビット線BL1、BL4・・・BL(m−2)に第1電圧VAが、ビット線BL2、BL5・・・BL(m−1)に第2電圧VBが印加される。このとき、ソース線(コモン線CML)の電位は、φ20〜φ2mが立ち下がっていることにより、不定状態である。
この結果、可変抵抗素子R11、R14・・・R1(m−2)には、セット(低抵抗化)方向に電圧が印加され、可変抵抗素子R12、R15・・・R1(m−1)には、リセット(高抵抗化)方向に電圧が印加される。時刻t13では、可変抵抗素子R11、R14・・・R1(m−2)は高抵抗状態にあり、可変抵抗素子R12、R15・・・R1(m−1)、及び、可変抵抗素子R13、R16・・・R1mは低抵抗状態にある。
このとき、高抵抗状態の可変抵抗素子R11、R14・・・R1(m−2)に印加電圧VA−VBの殆どが印加され、可変抵抗素子に電流は殆ど流れない。ソース線の電位は、第2電圧VBに近い電圧に低下する。ここで、第1電圧と第2電圧の電圧差VA−VBが、セット動作に必要な電圧よりも高ければ、可変抵抗素子R11、R14・・・R1(m−2)を有するメモリセルのセット動作が開始され、数ナノ秒後には低抵抗状態に変化する。この結果、時刻t14において可変抵抗素子R11、R14・・・R1(m−2)の低抵抗化が完了し、上記の電流経路に電流が流れ、ソース線の電位はVAとVBの間の中間電位に上昇する。
さらに、時刻t14〜時刻t15において、書き換え電源線V1aの電圧をGND(第2電圧VB)から第3電圧VCに上昇させることで、ビット線BL1、BL4・・・BL(m−2)に第3電圧VCを印加する。この結果生じる電流経路は、図9に示した通りである。図9では、特に可変抵抗素子R11〜R13を有するメモリセルに流れる電流が示されているが、可変抵抗素子R12に流れる電流は、第1電圧VAが印加されたビット線BL1からソース線(コモン線CML)及びトランジスタQ12を介して可変抵抗素子R12に流れ込む電流(図9の実線)と、第3電圧VCが印加されたビット線BL3からソース線(コモン線CML)及びトランジスタQ12を介して可変抵抗素子R12に流れ込む電流(図9の点線)との和となる。
かかる電流が、低抵抗状態の可変抵抗素子R12、R15・・・R1(m−1)に、リセット方向に電流が流れ込むことにより、可変抵抗素子R12、R15・・・R1(m−1)のリセット動作が開始され、数十ナノ秒〜数百ナノ秒で高抵抗状態に変化する。この結果、時刻t15において可変抵抗素子R12、R15・・・R1(m−2)の低抵抗化が完了する。一方、可変抵抗素子R11、R14・・・R1(m−2)、及び、可変抵抗素子R13、R16・・・R1mは、低抵抗状態の素子にさらにセット方向に電圧を印加しても、抵抗状態は変化せず、低抵抗状態を維持する。
このようにイニシャライズ動作を行うことで、1メモリセル毎にイニシャライズ動作を行う場合と比べると、処理時間が単純換算で3/mに短縮される。また、ソース線(コモン線)に何ら電圧を加えない(フローティング状態とする)ため、負荷の大きいソース線の充放電時間を考慮する必要はない。
上記の第1乃至第3のシークエンスによる電圧印加手順をビット線毎に表にしたものを図12(a)に、各シークエンス後のメモリセルの可変抵抗素子の抵抗状態を、メモリセルが接続するビット線毎に表にしたものを図12(b)に示す。図12から、全てのビット線が、第1乃至第3のシークエンス全体を通して、第1電圧V1を印加するビット線(第1ビット線)として一度選択され、且つ、第2電圧V2を印加するビット線(第2ビット線)として一度選択されていることが分かる。第1電圧VAが印加される第1ビット線と第2電圧VBが印加される第2ビット線の本数は、同数であることが好ましい。
このように第1ビット線と第2ビット線の選択を行うことで、第1乃至第3のシークエンスにより、全ての選択されたメモリセルについて、リセット動作とセット動作が1回ずつ実行され、第1乃至第3のシークエンスを繰り返し実行することで、イニシャライズ動作を効率よく、高速に行うことができる。
本発明装置2及びその駆動方法では、第1ビット線および第2ビット線の何れにも選択されないビット線(第3ビット線)を選択し、第1ビット線に第1電圧VA、及び、第2ビット線に第2電圧VBの印加中に、かかる第3ビット線に第3電圧VCを遅れて印加している。第3電圧VCの印加により、高抵抗化(リセット)対象の低抵抗状態の可変抵抗素子に流すリセット電流を増大させ、ソース線(コモン線CML)の負荷が大きい場合であっても、十分な電流を高抵抗化対象の可変抵抗素子に供給することができる。
したがって、第3電圧VCを印加するビット線の本数を増やすことで、より大きなリセット電流が得られる。例えば、本実施形態の駆動方法では、第3電圧を印加するビット線の本数は、第1電圧を印加するビット線の本数と同数となっているが、本発明装置2における書き換え電源線とビット線の接続法を変更し、第3電圧を印加するビット線の本数を、第1電圧を印加するビット線の本数の2倍とすることで、より大きなリセット電流を期待できる。ただし、イニシャライズ動作に要する処理時間は4/mに増加する。
なお、第3電圧VCの電圧値については、第1電圧が第2電圧よりも高電圧(VA>VB)とした場合、VC>(VA+VB)/2であればリセット電流増大の効果が得られる。しかしながら、第3電圧VCとして、第1電圧VAと同じ電圧を印加するのが好適である。
以上、本発明装置1、2及びその駆動方法に依れば、メモリセルアレイのイニシャライズ動作に要する時間が短縮され、安定動作が可能で、信頼性の高い不揮発性半導体記憶装置を実現することができる。
〈別実施形態〉
以下に、別実施形態につき説明する。
以下に、別実施形態につき説明する。
〈1〉上記実施形態では、不揮発性半導体記憶装置が、書き換え電圧印加回路103を備え、書き換え電源線V1a〜V1cの何れかを介して選択されたビット線に第1電圧VA又は第2電圧VBの何れかを印加する構成となっているが、本発明において、必ずしもこのような書き換え電圧印加回路103の構成は必要ではない。制御回路104が、第1電圧VAを印加する第1ビット線と第2電圧VBを印加する第2ビット線を、イニシャライズ動作対象として選択されたメモリセルに接続するビット線群の中から選択できるように構成されている限り、その構成は問わない。
〈2〉上記実施形態では、メモリセルアレイ100が、ソース線に対して正の電圧を選択されたビット線に印加されることで、メモリセルのセット動作が行われ、ソース線に対して負の電圧を選択されたビット線に印加されることで、メモリセルのリセット動作が行われる構成である。しかしながら、これは逆であってもよい。その場合、イニシャライズ動作において、第1電圧VAが第2電圧VBより低電圧(VA<VB)としたとき、第1電圧が印加される第1ビット線に接続するメモリセルの可変抵抗素子がセット動作により低抵抗化され、第2電圧が印加される第2ビット線に接続するメモリセルの可変抵抗素子がリセット動作により高抵抗化されることとなる。この場合において、第2実施形態において、第3ビット線を選択する場合は、第3電圧VCとして、VC<(VA+VB)/2を満足する電圧を第3ビット線に印加する。第3電圧VCとして、第1電圧と同じ電圧を印加するのが好適である。
〈3〉上記実施形態では、一本のワード線を選択し、複数のビット線に接続するメモリセルに対して一括してイニシャライズ動作を行う例を説明したが、複数本のワード線を選択してイニシャライズ動作を行うこともできる。
〈4〉上記実施形態では、メモリセルアレイが、メモリセルの2つの入出力端子のうち、可変抵抗素子側の一方の入出力端子をビット線BL1〜BLmに接続し、トランジスタ側の他方の入出力端子をソース線(コモン線CML)に接続して、メモリセルアレイが構成されているが、これは逆であってもよい。メモリセルアレイが、メモリセルのトランジスタ側の一方の入出力端子をビット線BL1〜BLmに接続し、可変抵抗素子側の他方の入出力端子をソース線(コモン線CML)に接続したメモリセルアレイであっても、本発明のイニシャライズ動作を行うことができる。
〈5〉本発明のイニシャライズ方法は、バイポーラ型の可変抵抗素子を備えたメモリセルアレイに対して好適に行うことができる。ここで、可変抵抗素子の構成としては、バイポーラ型の抵抗変化を示す素子であれば足り、可変抵抗体や電極の材料、或いは素子のサイズ等により本発明が制限されるものではない。
本発明は、半導体記憶装置に利用可能であり、特に、大容量で信頼性の高い不揮発性メモリに利用することができる。
1: 本発明に係る半導体記憶装置
11、12: 電極
13: 可変抵抗体(金属酸化膜)
14: 酸素欠損
100、200: メモリセルアレイ
101、201: 書き換え電圧印加回路
102、202: 共通電圧印加回路
103: 初期化電圧印加回路
104: 制御回路
105: 電圧発生回路
106: ワード線デコーダ
107: ビット線デコーダ
BL1〜BLm: ビット線
CML: コモン線
Q11〜Qnm: セル選択トランジスタ
R11〜Rnm: 可変抵抗素子
V1a〜V1c: 書き換え電源線
V2: プリチャージ電源線
VA: 第1電圧
VB: 第2電圧
VC: 第3電圧
WL1〜WLn: ワード線
φ0、φ11〜φ1m、φ21〜φ2m、φ31〜φ33: 切替信号
11、12: 電極
13: 可変抵抗体(金属酸化膜)
14: 酸素欠損
100、200: メモリセルアレイ
101、201: 書き換え電圧印加回路
102、202: 共通電圧印加回路
103: 初期化電圧印加回路
104: 制御回路
105: 電圧発生回路
106: ワード線デコーダ
107: ビット線デコーダ
BL1〜BLm: ビット線
CML: コモン線
Q11〜Qnm: セル選択トランジスタ
R11〜Rnm: 可変抵抗素子
V1a〜V1c: 書き換え電源線
V2: プリチャージ電源線
VA: 第1電圧
VB: 第2電圧
VC: 第3電圧
WL1〜WLn: ワード線
φ0、φ11〜φ1m、φ21〜φ2m、φ31〜φ33: 切替信号
Claims (18)
- 二つの入出力端子を有し、当該二端子間に正負両極性の電圧を選択的に印加することで当該二端子間の電気抵抗を高抵抗状態と低抵抗状態の間で変化させることができる可変抵抗素子と、二つの入出力端子と一つの制御端子を有する選択トランジスタとを備え、前記可変抵抗素子の前記入出力端子の一方端と前記選択トランジスタの前記入出力端子の一方端とを接続してなる二つの入出力端子を有するメモリセルを、複数、行及び列方向に夫々マトリクス状に配列してなるメモリセルアレイと、
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士を接続する、行方向に延伸するワード線と、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士を接続する、列方向に延伸するビット線と、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士を接続するソース線と、
制御回路と、を備え、
前記制御回路は、一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、
前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1動作、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2動作が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線に電圧を印加する初期化動作の実行を制御し、
前記初期化動作において、
前記制御回路は、
前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加動作を、複数回実行し、
前記複数回の前記電圧印加動作の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加動作における前記第1ビット線および前記第2ビット線の選択を制御することを特徴とする不揮発性半導体記憶装置。 - 前記電圧印加動作において、
前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗が低抵抗化し、
前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗が高低抵抗化することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記電圧印加動作において、
前記制御回路は、前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。 - 前記電圧印加動作において、
前記制御回路は、前記ビット線群を構成する前記ビット線のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することを特徴とする請求項1〜3の何れか一項に記載の不揮発性半導体記憶装置。 - 前記制御回路は、
一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1動作または前記第2動作を実行する選択書き換え動作を制御し、
前記選択書き換え動作を実行する動作モードと、前記初期化動作を実行する動作モードとを、切り替え可能に構成されていることを特徴とする請求項1〜4の何れか一項に記載の不揮発性半導体記憶装置。 - 前記第1電圧が、前記第2電圧よりも高く、
前記初期化動作における前記電圧印加動作において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、
前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、
前記選択書き換え動作における前記第2動作において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことを特徴とする請求項5に記載の不揮発性半導体記憶装置。 - 前記第1動作が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる動作であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることを特徴とする請求項5又は6に記載の不揮発性半導体記憶装置。 - 前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え動作における前記第1動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値と、前記選択書き換え動作における前記第2動作において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値との和よりも小さいことを特徴とする請求項5〜7の何れか一項に記載の不揮発性半導体記憶装置。
- 前記第2電圧が、接地電圧であることを特徴とする請求項1〜8の何れか一項に記載の不揮発性半導体記憶装置。
- 二つの入出力端子を有し、当該二端子間に正負両極性の電圧を選択的に印加することで当該二端子間の電気抵抗を高抵抗状態と低抵抗状態の間で変化させることができる可変抵抗素子と、二つの入出力端子と一つの制御端子を有する選択トランジスタとを備え、前記可変抵抗素子の前記入出力端子の一方端と前記選択トランジスタの前記入出力端子の一方端とを接続してなる二つの入出力端子を有するメモリセルを、複数、行及び列方向に夫々マトリクス状に配列してなるメモリセルアレイの駆動方法であって、
前記メモリセルアレイは、
同一行に配列された前記メモリセルの前記選択トランジスタの前記制御端子同士が、行方向に延伸するワード線に接続され、
同一列に配列された前記メモリセルの前記入出力端子の一方端同士が、列方向に延伸するビット線に接続され、
少なくとも同一行に配列された前記メモリセルの前記入出力端子の他方端同士が、ソース線に接続され、
一または複数の前記ワード線、及び、複数の前記ビット線からなるビット線群により選択される複数の前記メモリセルの夫々に対し、前記メモリセルの前記可変抵抗素子の前記入出力端子間に第1の極性の電圧パルスを印加する第1工程、及び、前記メモリセルの前記可変抵抗素子の前記入出力端子間に前記第1の極性とは逆極性の第2の極性の電圧パルスを印加する第2工程が、ともに1度ずつ実行されるように選択された前記ビット線群の前記ビット線の夫々に電圧を印加する初期化工程を有し、
前記初期化工程において、
前記ビット線群を構成する前記ビット線の中から、一または複数の第1ビット線、及び、一または複数の第2ビット線を選択し、前記ソース線がフローティングの状態で、前記第1ビット線に第1電圧を印加するとともに、前記第2ビット線に前記第1電圧と異なる第2電圧を印加する電圧印加工程を、複数回実行し、
前記複数回の前記電圧印加工程の実行の結果、前記ビット線群を構成する全ての前記ビット線が前記第1ビット線として一度選択され、前記ビット線群を構成する全ての前記ビット線が前記第2ビット線として一度選択されるように、個々の前記電圧印加工程における前記第1ビット線および前記第2ビット線を選択することを特徴とする駆動方法。 - 前記電圧印加工程において、
前記第1電圧の印加により、前記第1電圧が印加された前記第1ビット線に接続する前記メモリセルの前記高抵抗状態の前記可変抵抗素子の抵抗を低抵抗化させ、
前記第2電圧の印加により、前記第2電圧が印加された前記第2ビット線に接続する前記メモリセルの前記低抵抗状態の前記可変抵抗素子の抵抗を高低抵抗化させることを特徴とする請求項10に記載の駆動方法。 - 前記電圧印加工程において、
前記ビット線群のうち、隣接する前記ビット線の一方を前記第1ビット線、他方を前記第2ビット線として選択することを特徴とする請求項10又は11に記載の駆動方法。 - 前記電圧印加工程において、
前記ビット線群のうち、前記第1ビット線および前記第2ビット線のいずれにも選択されなかった一または複数の前記ビット線を第3ビット線として選択し、前記第1電圧と前記第2電圧の印加中に、前記第1電圧と前記第2電圧の印加から遅れて、前記第3ビット線に第3電圧を印加することを特徴とする請求項10〜12の何れか一項に記載の駆動方法。 - 一の前記ワード線、及び、一の前記ビット線を選択し、選択された前記ビット線および前記ソース線に所定の電圧を印加して、選択された一の前記メモリセルに対して前記第1工程または前記第2工程を実行する選択書き換え工程を実行する工程を有することを特徴とする請求項10〜13の何れか一項に記載の駆動方法。
- 前記第1電圧が、前記第2電圧よりも高く、
前記初期化工程における前記電圧印加工程において、前記第2電圧を基準として選択された前記ワード線に印加される電圧が、
前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記第1電圧と前記第2電圧の間の電圧差の絶対値を2で割った中間値を加算した電圧よりも高く、
前記選択書き換え工程における前記第2工程において、前記ソース線に印加される電圧を基準として選択された前記ワード線に印加される電圧に、前記中間値を加算した電圧よりも低いことを特徴とする請求項14に記載の駆動方法。 - 前記第1工程が、選択された前記メモリセルの前記可変抵抗素子を前記低抵抗状態に変化させる工程であり、
前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値以上であることを特徴とする請求項14又は15に記載の駆動方法。 - 前記第1電圧と前記第2電圧との電圧差の絶対値が、前記選択書き換え工程における前記第1工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値と、前記選択書き換え工程における前記第2工程において、前記ソース線に印加される電圧を基準として選択された前記ビット線に印加される電圧の絶対値との和よりも小さいことを特徴とする請求項14〜16の何れか一項に記載の駆動方法。
- 前記第2電圧が、接地電圧であることを特徴とする請求項10〜17の何れか一項に記載の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111942A JP2013239223A (ja) | 2012-05-15 | 2012-05-15 | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 |
PCT/JP2013/063512 WO2013172372A1 (ja) | 2012-05-15 | 2013-05-15 | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111942A JP2013239223A (ja) | 2012-05-15 | 2012-05-15 | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013239223A true JP2013239223A (ja) | 2013-11-28 |
Family
ID=49583776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012111942A Pending JP2013239223A (ja) | 2012-05-15 | 2012-05-15 | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013239223A (ja) |
WO (1) | WO2013172372A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4742824B2 (ja) * | 2005-11-10 | 2011-08-10 | ソニー株式会社 | 記憶装置の初期化方法 |
JP2008210441A (ja) * | 2007-02-26 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置 |
JP5287197B2 (ja) * | 2008-12-09 | 2013-09-11 | ソニー株式会社 | 半導体装置 |
-
2012
- 2012-05-15 JP JP2012111942A patent/JP2013239223A/ja active Pending
-
2013
- 2013-05-15 WO PCT/JP2013/063512 patent/WO2013172372A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013172372A1 (ja) | 2013-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8654559B2 (en) | Semiconductor memory device | |
KR101964994B1 (ko) | 저항변화형 메모리 디바이스 및 그 구동 방법 | |
JP4189395B2 (ja) | 不揮発性半導体記憶装置及び読み出し方法 | |
JP5149414B2 (ja) | 半導体記憶装置およびその駆動方法 | |
US7911824B2 (en) | Nonvolatile memory apparatus | |
JP5642649B2 (ja) | 半導体記憶装置及び半導体装置 | |
JP6391014B2 (ja) | 抵抗変化型不揮発性記憶装置 | |
JP4774109B2 (ja) | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 | |
US8411487B2 (en) | Semiconductor memory device | |
US11257544B2 (en) | Fast read speed memory device | |
CN107077890B (zh) | 非易失性存储装置 | |
JP5069339B2 (ja) | 不揮発性可変抵抗素子の抵抗制御方法 | |
US9508431B2 (en) | Nonvolatile semiconductor memory device of variable resistive type with reduced variations of forming current after breakdown | |
JPWO2008129774A1 (ja) | 抵抗変化型記憶装置 | |
WO2006134732A1 (ja) | 半導体記憶装置 | |
CN109584932B (zh) | 记忆体装置及其操作方法 | |
US8514607B2 (en) | Semiconductor memory device | |
JP5748877B1 (ja) | 抵抗変化型メモリ | |
JP6547758B2 (ja) | 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法 | |
JP2013084341A (ja) | 半導体装置及びその制御方法 | |
CN110612574A (zh) | 存储器装置和控制存储器装置的方法 | |
WO2013172372A1 (ja) | 不揮発性半導体記憶装置、及びメモリセルアレイの駆動方法 | |
WO2013180022A1 (ja) | 半導体記憶装置、及び、メモリセルアレイの駆動方法 | |
JP5236343B2 (ja) | 半導体装置及びその制御方法 | |
CN115527582A (zh) | 电阻式记忆体装置及对其进行程序化的方法 |