TWI574263B - 電阻式記憶體裝置及其讀取方法 - Google Patents

電阻式記憶體裝置及其讀取方法 Download PDF

Info

Publication number
TWI574263B
TWI574263B TW104126406A TW104126406A TWI574263B TW I574263 B TWI574263 B TW I574263B TW 104126406 A TW104126406 A TW 104126406A TW 104126406 A TW104126406 A TW 104126406A TW I574263 B TWI574263 B TW I574263B
Authority
TW
Taiwan
Prior art keywords
read
resistance value
temperature
resistive memory
read resistance
Prior art date
Application number
TW104126406A
Other languages
English (en)
Other versions
TW201706997A (zh
Inventor
達 陳
林孟弘
王炳琨
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW104126406A priority Critical patent/TWI574263B/zh
Publication of TW201706997A publication Critical patent/TW201706997A/zh
Application granted granted Critical
Publication of TWI574263B publication Critical patent/TWI574263B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

電阻式記憶體裝置及其讀取方法
本發明是有關於一種記憶體裝置及其讀取方法,且特別是有關於一種電阻式記憶體裝置及其讀取方法。
非揮發性記憶體具有存入的資料在斷電後也不會消失之優點,因此是許多電子產品維持正常操作所必備的記憶元件。目前,電阻式隨機存取記憶體(resistive random access memory,RRAM)是業界積極發展的一種非揮發性記憶體,其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點,在未來個人電腦和電子設備上極具應用潛力。
一般來說,電阻式記憶胞(cell)可根據所施加的脈衝電壓極性來截斷或導通絲狀導電路徑(filament path)。藉此將電阻值可逆且非揮發地設定為低電阻狀態(low resistance state,LRS)或高電阻狀態(high resistance state,HRS),以分別表示不同邏輯 準位的儲存資料。舉例來說,在寫入資料邏輯1時,可藉由施加重置脈衝(RESET pulse)來截斷絲狀導電路徑以形成高電阻狀態。在寫入資料邏輯0時,可藉由施加極性相反的設定脈衝(SET pulse)來導通絲狀導電路徑以形成低電阻狀態。藉此,在讀取資料時,可依據不同電阻狀態下產生的不同大小範圍的讀取電流,來讀取邏輯1或邏輯0的資料。
然而,低電阻狀態的電阻值通常在高溫時會傾向增加,高電阻狀態的電阻值通常在高溫時會傾向減少。此種電阻值隨溫度改變的情形常常會導致低電阻狀態及高電阻狀態難以區隔。
本發明提供一種電阻式記憶體裝置及其讀取方法,可正確地讀取電阻式記憶胞的儲存資料。
本發明的電阻式記憶體裝置的讀取方法包括:施加兩個讀取脈衝至電阻式記憶胞,以依序取得電阻式記憶胞在不同溫度的第一讀取電阻值及第二讀取電阻值;依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定第二讀取電阻值的電阻狀態;以及依據第二讀取電阻值的電阻狀態,來決定電阻式記憶胞的儲存資料的邏輯準位。
本發明的電阻式記憶體裝置包括電阻式記憶胞陣列、熱電元件(thermoelectric element)以及控制單元。電阻式記憶胞陣列包括多個電阻式記憶胞。熱電元件耦接至電阻式記憶胞陣列。熱 電元件用以依據電氣脈衝來調整電阻式記憶胞的溫度。控制單元耦接至熱電元件以及電阻式記憶胞陣列。控制單元施加兩個讀取脈衝至電阻式記憶胞其中之一,以依序取得電阻式記憶胞在不同溫度的第一讀取電阻值及第二讀取電阻值。控制單元依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定第二讀取電阻值的電阻狀態。控制單元依據第二讀取電阻值的電阻狀態,來決定電阻式記憶胞的儲存資料的邏輯準位。
基於上述,在本發明的範例實施例中,電阻式記憶體裝置及其讀取方法,其中的控制單元依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定讀取電阻值的電阻狀態,可正確地讀取電阻式記憶胞的儲存資料。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式做詳細說明如下。
200‧‧‧電阻式記憶體裝置
210‧‧‧電阻式記憶胞陣列
212、214‧‧‧電阻式記憶胞
220‧‧‧熱電元件
230‧‧‧控制單元
BL‧‧‧位元線
SL‧‧‧源極線
DATA‧‧‧邏輯資料
IR1、IR2‧‧‧讀取電流
T1‧‧‧第一溫度
T2‧‧‧第二溫度
Tm‧‧‧溫度臨界值
R1‧‧‧第一讀取電阻值
R2‧‧‧第二讀取電阻值
VR‧‧‧讀取電壓
ST‧‧‧電氣訊號
S210、S220、S230、S300、S310、S320、S330、S340、S350、S360、S370、S380、S390、S400、S410‧‧‧電阻式記憶體裝置的讀取方法的各步驟
圖1是依照本發明一實施例所繪示之電阻式記憶體裝置的示意圖。
圖2是依照本發明一實施例所繪示之電阻式記憶體裝置的讀取方法的流程圖。
圖3是依照本發明另一實施例所繪示之電阻式記憶體裝置的讀取方法的流程圖。
一般而言,電阻式記憶胞可藉由施加重置脈衝來形成高電阻狀態以例如儲存邏輯1的資料。並且可藉由施加極性相反的設定脈衝來形成低電阻狀態以例如儲存邏輯0的資料。因此在讀取資料時,即可藉由對應不同電阻狀態的讀取電流來分辨其電阻狀態,以正確地讀取邏輯1或邏輯0的資料。但是,低電阻狀態的電阻值通常在高溫時會傾向增加,高電阻狀態的電阻值通常在高溫時會傾向減少。此種電阻值隨溫度改變的情形常常會導致低電阻狀態及高電阻狀態難以區隔。
以下將說明如何實現本發明實施例所提出的電阻式記憶體裝置及其讀取方法。
圖1是依照本發明一實施例所繪示之電阻式記憶體裝置的示意圖。請參照圖1,電阻式記憶體裝置200包括電阻式記憶胞陣列210、熱電元件220以及控制單元230。電阻式記憶胞陣列210包括多個電阻式記憶胞212。電阻式記憶胞陣列210透過多條位元線BL及多條源極線SL耦接至控制單元230。每個電阻式記憶胞212可以包括開關元件,例如金氧半導場效電晶體或雙極性接面電晶體,以及可變電阻元件,且每個電阻式記憶胞212可以提供單一個位元的儲存資料。
在資料讀取期間,控制單元230施加讀取電壓VR至電阻式記憶胞212其中之一,例如電阻式記憶胞214,以在第一溫度時產生第一讀取電流IR1。在資料讀取期間,控制單元230會再施加 讀取電壓VR至電阻式記憶胞214,以在第二溫度時產生第二讀取電流IR2。也就是說,在資料讀取期間,控制單元230施加讀取電壓VR的兩個脈衝至電阻式記憶胞214,以依序取得電阻式記憶胞214在不同溫度的第一讀取電阻值及第二讀取電阻值。
在本範例實施例中,控制單元230例如輸出電氣脈衝ST給熱電元件220,以控制熱電元件220依據電氣脈衝ST來調整電阻式記憶胞214的溫度。在本範例實施例中,熱電元件220例如是帕爾帖熱電元件(Peltier thermoelectric element)或其他類似元件,本發明並不加以限制。
控制單元230可例如是中央處理單元(Central Processing Unit,CPU)、微處理器(Microprocessor)、數位訊號處理器(Digital Signal Processor,DSP)、可程式化控制器、可程式化邏輯裝置(Programmable Logic Device,PLD)或其他類似裝置或這些裝置的組合。控制單元230係耦接至電阻式記憶胞陣列210以及熱電元件220。
以下即舉實施例說明電阻式記憶體裝置200的資料讀取方法的詳細步驟。
圖2是依照本發明一實施例所繪示之電阻式記憶體裝置的讀取方法的流程圖。請同時參照圖1及圖2,本實施例對於邏輯資料的讀取方法例如至少適用於圖1的電阻式記憶體裝置200,以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之讀取方法的各個步驟。
在步驟S210中,控制單元230施加兩個讀取脈衝至電阻式記憶胞214,以依序取得電阻式記憶胞214在不同溫度的第一讀取電阻值及第二讀取電阻值。在此步驟中,在控制單元230施加第一個讀取脈衝至電阻式記憶胞214之後,會同時判斷此時電阻式記憶胞214的第一溫度。並且,控制單元230依據一溫度臨界值來判斷要調升或調降電阻式記憶胞214的溫度。接著,控制單元230再施加第二個讀取脈衝至電阻式記憶胞214,以取得第二溫度時的第二讀取電阻值。
在步驟S220中,控制單元230依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定第二讀取電阻值的電阻狀態。舉例而言,在本範例實施例中,若第二讀取電阻值小於第一讀取電阻值(R2<R1),並且第二溫度大於第一溫度(T2>T1),控制單元230例如決定第二讀取電阻值的電阻狀態係第一電阻狀態,例如高電阻狀態(HRS)。若第二讀取電阻值小於第一讀取電阻值(R2<R1),並且第二溫度小於第一溫度(T2<T1),控制單元230例如決定第二讀取電阻值的電阻狀態係第二電阻狀態,例如低電阻狀態(LRS)。若第二讀取電阻值大於或等於第一讀取電阻值(R2R1),並且第二溫度大於第一溫度(T2>T1),控制單元230例如決定第二讀取電阻值的電阻狀態係第二電阻狀態。若第二讀取電阻值大於或等於第一讀取電阻值(R2R1),並且第二溫度小於第一溫度(T2<T1),控制單元230例如決定第二讀取電阻值的電阻狀態係第一電阻狀態。惟本發明並不加以限制。
在步驟S230中,控制單元230依據第二讀取電阻值的電阻狀態,來決定電阻式記憶胞214的儲存資料的邏輯準位,以讀取電阻式記憶胞214的儲存資料。舉例而言,在一實施例中,第二讀取電阻值的第一電阻狀態例如是代表儲存邏輯1的資料,第二讀取電阻值的第二電阻狀態例如是代表儲存邏輯0的資料。反之,在其他實施例中,第二讀取電阻值的第一電阻狀態例如也可以是代表儲存邏輯0的資料,在此例中,第二讀取電阻值的第二電阻狀態例如是代表儲存邏輯1的資料。
因此,透過本發明實施例的讀取方法,控制單元例如依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定讀取電阻值的電阻狀態,可正確地讀取電阻式記憶胞的儲存資料。
圖3是依照本發明另一實施例所繪示之電阻式記憶體裝置的讀取方法的流程圖。請同時參照圖1及圖3,本實施例對於邏輯資料的讀取方法至少適用於圖2的電阻式記憶體裝置200,以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之寫入方法的各個步驟。
在步驟S310中,控制單元230施加讀取電壓VR的讀取脈衝至電阻式記憶胞214,以取得電阻式記憶胞214在第一溫度的第一讀取電阻值,並且決定電阻式記憶胞214的第一溫度。在步驟S320中,控制單元230判斷第一溫度是否小於溫度臨界值。在本範例實施例中,溫度臨界值例如是攝氏150度C或攝氏85度C, 本發明並不加以限制。若第一溫度小於溫度臨界值(T1<Tm),控制單元230執行步驟S330。在步驟S330中,控制單元230利用電氣訊號ST來控制熱電元件220,以讓熱電元件220依據電氣訊號ST來調升電阻式記憶胞214的溫度。若第一溫度大於或等於溫度臨界值(T1Tm),控制單元230執行步驟S340。在步驟S340中,控制單元230利用電氣訊號ST來控制熱電元件220,以讓熱電元件220依據電氣訊號ST來調降電阻式記憶胞214的溫度。
在電阻式記憶胞214的溫度調降或調升之後,在步驟S410中,控制單元230依據第一讀取電阻值R1來讀取電阻式記憶胞214的儲存資料,接著決定電阻式記憶胞214的儲存資料是否落入一預定範圍,例如依據所讀取的儲存資料控制單元230難以區隔其邏輯準位的範圍。若電阻式記憶胞214的儲存資料落入此預定範圍,控制單元230進一步執行步驟S350。相對地,若電阻式記憶胞214的儲存資料沒有落入此預定範圍,在步驟S410中,控制單元230確認所讀取的儲存資料,並且依據第一讀取電阻值R1的電阻狀態來決定電阻式記憶胞214的儲存資料的邏輯準位。
在步驟S350中,控制單元230施加讀取電壓VR的讀取脈衝至電阻式記憶胞214,以取得電阻式記憶胞214在第二溫度的第二讀取電阻值,並且決定電阻式記憶胞214的第二溫度。接著,在步驟S360中,控制單元230判斷第二讀取電阻值是否小於第一讀取電阻值。之後,在步驟S370中,控制單元230進一步判斷第 二溫度是否大於第一溫度。
在步驟S360及S370中,經判斷,若第二讀取電阻值小於第一讀取電阻值(R2<R1),並且第二溫度大於第一溫度(T2>T1),控制單元230執行步驟S380,決定第二讀取電阻值的電阻狀態係第一電阻狀態,例如高電阻狀態(HRS)。經判斷,若第二讀取電阻值小於第一讀取電阻值(R2<R1),並且第二溫度小於第一溫度(T2<T1),控制單元230執行步驟S390,決定第二讀取電阻值的電阻狀態係第二電阻狀態,例如低電阻狀態(LRS)。
在步驟S360及S370中,經判斷,若第二讀取電阻值大於或等於第一讀取電阻值(R2R1),並且第二溫度大於第一溫度(T2>T1),控制單元230執行步驟S390,決定第二讀取電阻值的電阻狀態係第二電阻狀態。經判斷,若第二讀取電阻值大於或等於第一讀取電阻值(R2R1),並且第二溫度小於第一溫度(T2<T1),控制單元230執行步驟S390,決定第二讀取電阻值的電阻狀態係第一電阻狀態。
在步驟S300中,控制單元230依據第二讀取電阻值的電阻狀態,來決定電阻式記憶胞214的儲存資料的邏輯準位,以讀取電阻式記憶胞214的儲存資料。
另外,本發明之實施例的電阻式記憶體裝置的讀取方法可以由圖1至圖2實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
綜上所述,在本發明範例實施例的電阻式記憶體裝置及 其讀取方法中,控制單元依據讀取電阻值的大小以及讀取電阻值各自對應的溫度的大小,來決定讀取電阻值的電阻狀態,可正確地讀取電阻式記憶胞的儲存資料。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S300、S310、S320、S330、S340、S350、S360、S370、S380、S390、S400、S410‧‧‧電阻式記憶體裝置的讀取方法的各步驟
T1‧‧‧第一溫度
T2‧‧‧第二溫度
Tm‧‧‧溫度臨界值
R1‧‧‧第一讀取電阻值
R2‧‧‧第二讀取電阻值

Claims (14)

  1. 一種電阻式記憶體裝置的讀取方法,包括:施加兩個讀取脈衝至一電阻式記憶胞,以依序取得該電阻式記憶胞在不同溫度的一第一讀取電阻值及一第二讀取電阻值;依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態;以及依據該第二讀取電阻值的電阻狀態,來決定該電阻式記憶胞的儲存資料的邏輯準位。
  2. 如申請專利範圍第1項所述之電阻式記憶體裝置的讀取方法,更包括:在取得該第一讀取電阻值及該第二讀取電阻值之間,調整該電阻式記憶胞的溫度,以取得該第一讀取電阻值對應的一第一溫度及該第二讀取電阻值對應的一第二溫度。
  3. 如申請專利範圍第2項所述之電阻式記憶體裝置的讀取方法,其中調整該電阻式記憶胞的溫度的步驟包括:判斷該第一溫度是否小於一溫度臨界值;若該第一溫度小於該溫度臨界值,調升該電阻式記憶胞的溫度;以及若該第一溫度大於或等於該溫度臨界值,調降該電阻式記憶胞的溫度。
  4. 如申請專利範圍第2項所述之電阻式記憶體裝置的讀取方 法,其中在依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態的步驟包括:判斷該第二讀取電阻值是否小於該第一讀取電阻值;若該第二讀取電阻值小於該第一讀取電阻值,決定該第二讀取電阻值的電阻狀態係一第一電阻狀態及一第二電阻狀態兩者其中之一;以及若該第二讀取電阻值大於或等於該第一讀取電阻值,決定該第二讀取電阻值的電阻狀態係該第一電阻狀態及該第二電阻狀態兩者其中之另一。
  5. 如申請專利範圍第4項所述之電阻式記憶體裝置的讀取方法,其中在依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態的步驟更包括:判斷該第二溫度是否大於該第一溫度;若該第二讀取電阻值小於該第一讀取電阻值,並且該第二溫度大於該第一溫度,決定該第二讀取電阻值的電阻狀態係該第一電阻狀態;以及若該第二讀取電阻值小於該第一讀取電阻值,並且該第二溫度小於該第一溫度,決定該第二讀取電阻值的電阻狀態係該第二電阻狀態。
  6. 如申請專利範圍第4項所述之電阻式記憶體裝置的讀取方 法,其中在依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態的步驟更包括:判斷該第二溫度是否大於該第一溫度;若該第二讀取電阻值大於或等於該第一讀取電阻值,並且該第二溫度大於該第一溫度,決定該第二讀取電阻值的電阻狀態係該第二電阻狀態;以及若該第二讀取電阻值大於或等於該第一讀取電阻值,並且該第二溫度小於該第一溫度,決定該第二讀取電阻值的電阻狀態係該第一電阻狀態。
  7. 如申請專利範圍第1項所述之電阻式記憶體裝置的讀取方法,更包括:在取得該第一讀取電阻值的步驟以及取得該第二讀取電阻值的步驟之間,依據該第一讀取電阻值來讀取該電阻式記憶胞的儲存資料,以及判斷該電阻式記憶胞的儲存資料是否落入一預定範圍;以及若該電阻式記憶胞的儲存資料是否落入該預定範圍,執行依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態的步驟。
  8. 一種電阻式記憶體裝置,包括:一電阻式記憶胞陣列,包括多個電阻式記憶胞; 一熱電元件,耦接至該電阻式記憶胞陣列,用以依據一電氣脈衝來調整該些電阻式記憶胞的溫度;以及一控制單元,耦接至該熱電元件以及該電阻式記憶胞陣列,並且該控制單元施加兩個讀取脈衝至該些電阻式記憶胞其中之一,以依序取得該電阻式記憶胞在不同溫度的一第一讀取電阻值及一第二讀取電阻值,該控制單元依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態,以及該控制單元依據該第二讀取電阻值的電阻狀態,來決定該電阻式記憶胞的儲存資料的邏輯準位。
  9. 如申請專利範圍第8項所述之電阻式記憶體裝置,其中在該控制單元取得該第一讀取電阻值及該第二讀取電阻值之間,該控制單元輸出該電氣脈衝給該熱電元件,以控制該熱電元件調整該電阻式記憶胞的溫度,從而該控制單元取得該第一讀取電阻值對應的一第一溫度及該第二讀取電阻值對應的一第二溫度。
  10. 如申請專利範圍第9項所述之電阻式記憶體裝置,其中在該控制單元調整該電阻式記憶胞的溫度時,該控制單元判斷該第一溫度是否小於一溫度臨界值,若該第一溫度小於該溫度臨界值,該控制單元控制該熱電元件調升該電阻式記憶胞的溫度,以及若該第一溫度大於或等於該溫度臨界值,該控制單元控制該熱電元件調降該電阻式記憶胞的溫度。
  11. 如申請專利範圍第8項所述之電阻式記憶體裝置,其中在 該控制單元依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態時,該控制單元判斷該第二讀取電阻值是否小於該第一讀取電阻值,若該第二讀取電阻值小於該第一讀取電阻值,該控制單元決定該第二讀取電阻值的電阻狀態係一第一電阻狀態及一第二電阻狀態兩者其中之一,以及若該第二讀取電阻值大於或等於該第一讀取電阻值,該控制單元決定該第二讀取電阻值的電阻狀態係該第一電阻狀態及該第二電阻狀態兩者其中之另一。
  12. 如申請專利範圍第11項所述之電阻式記憶體裝置,其中在該控制單元依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態時,該控制單元更判斷該第二溫度是否大於該第一溫度,若該第二讀取電阻值小於該第一讀取電阻值,並且該第二溫度大於該第一溫度,該控制單元決定該第二讀取電阻值的電阻狀態係該第一電阻狀態,以及若該第二讀取電阻值小於該第一讀取電阻值,並且該第二溫度小於該第一溫度,該控制單元決定該第二讀取電阻值的電阻狀態係該第二電阻狀態。
  13. 如申請專利範圍第11項所述之電阻式記憶體裝置,其中在該控制單元依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態時,該控制單元更判斷該第二溫度是否大於該 第一溫度,若該第二讀取電阻值大於或等於該第一讀取電阻值,並且該第二溫度大於該第一溫度,該控制單元決定該第二讀取電阻值的電阻狀態係該第二電阻狀態,以及若該第二讀取電阻值大於或等於該第一讀取電阻值,並且該第二溫度小於該第一溫度,該控制單元決定該第二讀取電阻值的電阻狀態係該第一電阻狀態。
  14. 如申請專利範圍第8項所述之電阻式記憶體裝置,其中在取得該第一讀取電阻值的操作以及取得該第二讀取電阻值的操作之間,該控制單元依據該第一讀取電阻值來讀取該電阻式記憶胞的儲存資料,以及該控制單元判斷該電阻式記憶胞的儲存資料是否落入一預定範圍,以及若該電阻式記憶胞的儲存資料是否落入該預定範圍,該控制單元依據該第一及該第二讀取電阻值的大小以及該第一及該第二讀取電阻值各自對應的溫度的大小,來決定該第二讀取電阻值的電阻狀態。
TW104126406A 2015-08-13 2015-08-13 電阻式記憶體裝置及其讀取方法 TWI574263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104126406A TWI574263B (zh) 2015-08-13 2015-08-13 電阻式記憶體裝置及其讀取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104126406A TWI574263B (zh) 2015-08-13 2015-08-13 電阻式記憶體裝置及其讀取方法

Publications (2)

Publication Number Publication Date
TW201706997A TW201706997A (zh) 2017-02-16
TWI574263B true TWI574263B (zh) 2017-03-11

Family

ID=58608884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126406A TWI574263B (zh) 2015-08-13 2015-08-13 電阻式記憶體裝置及其讀取方法

Country Status (1)

Country Link
TW (1) TWI574263B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430576B2 (ja) * 2017-04-19 2018-11-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US8184491B2 (en) * 2009-08-17 2012-05-22 Industrial Technology Research Institute Method for reading memory cell
US8559218B2 (en) * 2008-09-12 2013-10-15 Micron Technology, Inc. Temperature compensation in memory devices and systems
US8634225B2 (en) * 2010-03-24 2014-01-21 Samsung Electronics Co., Ltd. Method and apparatus managing worn cells in resistive memories
TWI433153B (zh) * 2009-08-17 2014-04-01 Ind Tech Res Inst 記憶體單元之讀取方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US6967884B2 (en) * 2003-03-10 2005-11-22 Sharp Laboratories Of America, Inc. RRAM circuit with temperature compensation
US8559218B2 (en) * 2008-09-12 2013-10-15 Micron Technology, Inc. Temperature compensation in memory devices and systems
US8184491B2 (en) * 2009-08-17 2012-05-22 Industrial Technology Research Institute Method for reading memory cell
TWI433153B (zh) * 2009-08-17 2014-04-01 Ind Tech Res Inst 記憶體單元之讀取方法
US8634225B2 (en) * 2010-03-24 2014-01-21 Samsung Electronics Co., Ltd. Method and apparatus managing worn cells in resistive memories
US8773892B2 (en) * 2010-03-24 2014-07-08 Samsung Electronics Co., Ltd. Method and apparatus managing worn cells in resistive memories

Also Published As

Publication number Publication date
TW201706997A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI571874B (zh) 電阻式記憶體裝置及其寫入方法
KR102305388B1 (ko) 메모리를 포함하는 장치 및 방법 그리고 그 동작
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
TWI600013B (zh) 用於記憶體胞元應用之選擇裝置
TWI506628B (zh) 用於具開關的相變化記憶體之快速驗證之方法、裝置及系統
TWI708141B (zh) 記憶體裝置、用以操作記憶體裝置之方法及運算系統
TWI571875B (zh) 電阻式記憶體裝置及其寫入方法
TW201735037A (zh) 記憶體裝置與其操作方法
US9508435B1 (en) Writing method for resistive memory apparatus
CN105931665B (zh) 一种相变存储器读出电路及方法
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
JP6121580B2 (ja) 抵抗性メモリ装置及びその読み取り方法
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
KR102298604B1 (ko) 저항성 메모리 장치의 제어 방법
TW201839768A (zh) 非揮發性記憶體元件的操作方法及其應用
US10490272B2 (en) Operating method of resistive memory element
TWI643194B (zh) 電阻式記憶體儲存裝置的操作方法
CN109658963B (zh) 电阻式存储器存储装置的操作方法
TWI629682B (zh) 電阻式記憶體儲存裝置及其寫入方法
JP6586398B2 (ja) オプションコード供与回路及びその供与方法