JP6121580B2 - 抵抗性メモリ装置及びその読み取り方法 - Google Patents

Description

本発明は、メモリ装置及びその読み取り方法に関し、特に抵抗性メモリ装置及びその読み取り方法に関する。

不揮発性メモリは、電源が消された後に蓄積されているデータを節約することができ、そのため、適切に機能する多くの電気製品にとって不可欠なメモリデバイスである。現在、抵抗ランダムアクセスメモリ（ＲＲＡＭ）は、産業界で活発に開発されている不揮発性メモリ型であり、書き込み動作のための電圧は低く、書き込み及び消去のために要する時間は短く、記憶時間が長く、非破壊の読み込み動作を達成し、マルチステートメモリとすることができ、単純な構造で必要な面積は小さいという利点がある。その結果、ＲＲＡＭは、将来のパーソナルコンピュータ及び電子装置の応用で大きなポテンシャルを有する。

一般に、抵抗性メモリセルは、印加されたパルス電圧のレベル及び極性にしたがってフィラメントパスの幅を変更することができる。そのため、抵抗は、異なる論理レベルで蓄積データを表すために、低抵抗状態（ＬＲＳ）又は高抵抗状態（ＨＲＳ）で可逆かつ不揮発な方法で設定することができる。例えば、論理１のデータが書き込まれると、フィラメントパスを破壊するためにリセットパルスが印加され、高抵抗状態が形成される。論理０のデータが書き込まれると、フィラメントパスを再構築するために反対の極性のセットパルスが印加され、低抵抗状態が形成される。そのため、データの読み取り中に、異なる抵抗状態で生成された読み取り電流にしたがって論理１又は論理０のデータが読み込まれる。

しかしながら、高抵抗状態での抵抗は通常、高温で低くなる傾向にある一方、低抵抗状態での抵抗は、通常、高温で高くなる傾向にある。このように抵抗が温度で変化するという状況によって、低抵抗状態を高抵抗状態から区別することが困難となる。

抵抗が温度で変化することによって、通常、低抵抗状態を高抵抗状態から区別することが困難となる。

本発明の抵抗性メモリ装置の読み取り方法は、２つの読み取りパルスを抵抗性メモリセルに印加し、異なる温度で抵抗性メモリセルの第１の読み取り抵抗と第２の読み取り抵抗とを順次取得するステップと、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって第２の読み取り抵抗の抵抗状態を決定するステップと、第２の読み取り抵抗の抵抗状態にしたがって抵抗性メモリセルの蓄積データの論理レベルを決定するステップとを含む。

本発明の抵抗性メモリ装置は、抵抗性メモリセルアレイと、熱電デバイスと、制御ユニットとを備える。抵抗性メモリセルアレイは、複数の抵抗性メモリセルを含む。熱電デバイスは、抵抗性メモリセルアレイに結合される。熱電デバイスは、電気パルスにしたがって抵抗性メモリセルの温度を調整するよう構成される。制御ユニットは、熱電デバイス及び抵抗性メモリセルアレイに結合される。制御ユニットは２つの読み取りパルスを抵抗性メモリセルの１つに印加し、異なる温度で抵抗性メモリセルの第１の読み取り抵抗及び第２の読み取り抵抗を順次、取得する。制御ユニットは、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって第２の読み取り抵抗の抵抗状態を決定する。制御ユニットは、第２の読み取り抵抗の抵抗状態にしたがって抵抗性メモリセルの蓄積データの論理レベルを決定する。

制御ユニットは、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって、読み取り抵抗の抵抗状態を決定し、抵抗性メモリセルの蓄積データは正確に読み取られる。

本発明の一実施形態による抵抗性メモリ装置を示す概略図である。 本発明の一実施形態による抵抗性メモリ装置の読み取り方法を示すフローチャートである。 本発明の他の実施形態による抵抗性メモリ装置の読み取り方法を示すフローチャートである。

一般に、抵抗性メモリセルは、リセットパルスを印加することによって、例えば、論理１のデータを蓄積するための高抵抗状態を形成することができ、リセットパルスとは反対の極性を有するセットパルスを印加することによって、例えば、論理０のデータを蓄積するための低抵抗状態を形成することができる。そのため、データ読み取り動作中に、抵抗状態は、異なる抵抗状態に対応する読み取り電流にしたがって区別され、論理１又は論理０のデータを正確に読み取る。しかし、低抵抗状態の抵抗は高温で上昇する傾向にあり、高抵抗状態の抵抗は高温で低下する傾向にある。このように温度で抵抗が変化するという状況によって、通常、低抵抗状態を高抵抗状態から区別することが困難になる。

本発明の実施形態によって提供される抵抗性メモリ装置及び読み取り方法の実施は、以降に記載される。

図１は、本発明の実施形態による抵抗性メモリ装置を示す概略図である。図１を参照すると、抵抗性メモリ装置２００は、抵抗性メモリセルアレイ２１０、熱電デバイス２２０、及び制御ユニット２３０を備える。抵抗性メモリセルアレイ２１０は、複数の抵抗性メモリセル２１２を含む。抵抗性メモリセルアレイ２１０は、複数のビットラインＢＬ及び複数のソースラインＳＬを介して制御ユニット２３０に結合される。各抵抗性メモリセル２１２は、スイッチデバイス、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）又はバイポーラ接合トランジスタ（ＢＪＴ）と、可変抵抗素子とを備え、各抵抗性メモリセル２１２は、１ビットの蓄積データを提供することができる。

データ読み取り動作中に、制御ユニット２３０は、読み取り電圧ＶＲを抵抗性メモリセル２１２の１つ、例えば、第１の温度で第１の読み取り電流ＩＲ１を生成する抵抗性メモリセル２１４に印加する。データ読み取り動作中に、制御ユニット２３０は、読み取り電圧ＶＲを、第２の温度で第２の読み取り電流ＩＲ２を生成する抵抗性メモリセル２１４に再び印加する。すなわち、データ読み取り動作中に、制御ユニット２３０は、読み取り電圧ＶＲの２つのパルスを抵抗性メモリセル２１４に印加し、異なる温度で抵抗性メモリセル２１４の第１の読み取り抵抗及び第２の読み取り抵抗を、順次、取得する。

本例示的実施形態において、制御ユニット２３０は、電気パルスＳＴにしたがって抵抗性メモリセル２１４の温度を調整するよう熱電デバイス２２０を制御するために、例えば、電気パルスＳＴを熱電デバイス２２０に出力する。本例示的実施形態において、熱電デバイス２２０は、例えば、ペルティエ熱電デバイス、又は任意の他の同様の素子であり、本発明では限定されない。

制御ユニット２３０は、例えば、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、プログラマブルコントローラ、プログラマブルロジックデバイス（ＰＬＤ）、又は他の任意の同様のデバイス、又はデバイスの組み合わせとすることができる。制御ユニット２３０は、抵抗性メモリセルアレイ２１０及び熱電デバイス２２０に結合される。

抵抗性メモリ装置２００のデータ読み取り方法の詳細なステップを記載する実施形態が以下で提供される。

図２は、本発明の実施形態による抵抗性メモリ装置の読み取り方法を示すフローチャートである。図１及び２の両方を参照すると、本実施形態の論理データの読み取り方法は、少なくとも、例えば、図１に示される抵抗性メモリ装置２００に適用される。本発明の実施形態の読み取り方法の各ステップは、以降の抵抗性メモリ装置２００の各構成を参照して記載される。

ステップＳ２１０で、制御ユニット２３０は、２つの読み取りパルスを抵抗性メモリセル２１４に印加し、異なる温度で抵抗性メモリセル２１４の第１の読み取り抵抗及び第２の読み取り抵抗を、順次、取得する。このステップでは、第１の読み取りパルスを抵抗性メモリセル２１４に印加すると、制御ユニット２３０は、抵抗性メモリセル２１４の第１の温度を同時に決定する。一方、制御ユニット２３０は、温度閾値にしたがって抵抗性メモリセル２１４の温度を上げるか下げるかを決定する。そして、制御ユニット２３０は、第２の読み取りパルスを抵抗性メモリセル２１４にさらに印加し、第２の温度での第２の読み取り抵抗を取得する。

ステップＳ２２０で、制御ユニット２３０は、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって、第２の読み取り抵抗の抵抗状態を決定する。例えば、本例示的実施形態では、第２の読み取り抵抗が第１の読み取り抵抗より小さく（すなわち、Ｒ２＜Ｒ１）、第２の温度が第１の温度より高い（すなわち、Ｔ２＞Ｔ１）場合、制御ユニット２３０は、例えば、第２の読み取り抵抗の抵抗状態を第１の抵抗状態、例えば高抵抗状態（ＨＲＳ）として決定する。第２の読み取り抵抗が第１の読み取り抵抗より小さく（すなわち、Ｒ２＜Ｒ１）、第２の温度が第１の温度より低い（すなわち、Ｔ２＜Ｔ１）場合、制御ユニット２３０は、例えば、第２の読み取り抵抗の抵抗状態を第２の抵抗状態、例えば低抵抗状態（ＬＲＳ）として決定する。第２の読み取り抵抗が第１の読み取り抵抗より大きいか等しく（すなわち、Ｒ２≧Ｒ１）、第２の温度が第１の温度より高い（すなわち、Ｔ２＞Ｔ１）場合、制御ユニット２３０は、例えば、第２の読み取り抵抗の抵抗状態を第２の抵抗状態として決定する。第２の読み取り抵抗が第１の読み取り抵抗より大きいか等しく（すなわち、Ｒ２≧Ｒ１）、第２の温度が第１の温度より低い（すなわち、Ｔ２＜Ｔ１）場合、制御ユニット２３０は、例えば、第２の読み取り抵抗の抵抗状態を第１の抵抗状態として決定する。しかし、本発明はこれに限られない。

ステップＳ２３０で、制御ユニット２３０は、第２の読み取り抵抗の抵抗状態にしたがって、抵抗性メモリセル２１４の蓄積データの論理レベルを決定し、抵抗性メモリセル２１４の蓄積データを読み込む。例えば一実施形態では、第２の読み取り抵抗の第１の抵抗状態は、例えば、論理１のデータの蓄積を表し、第２の読み取り抵抗の第２の抵抗状態は、例えば、論理０のデータの蓄積を表すことができる。反対に、他の実施形態では、第２の読み取り抵抗の第１の抵抗状態は、例えば論理０のデータの蓄積を表すこともできる。この例では、第２の読み取り抵抗の第２の抵抗状態は、例えば、論理１のデータの蓄積を表す。

そのため、本発明の実施形態の読み取り方法を通して、制御ユニットは、例えば、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって、読み取り抵抗の抵抗状態を決定し、抵抗性メモリセルの蓄積データを正確に読み込む。

図３は、本発明の他の実施形態による抵抗性メモリ装置の読み取り方法を示すフローチャートである。図１及び３の両方を同時に参照すると、本実施形態の論理データの読み取り方法は、少なくとも、例えば、図１に示された抵抗性メモリ装置２００に適用される。本発明の実施形態の読み取り方法の各ステップは、以下の抵抗性メモリ装置２００の各構成を参照して記載される。

ステップＳ３１０では、制御ユニット２３０は、読み取り電圧ＶＲの読み取りパルスを抵抗性メモリセル２１４に印加し、引き続き、第１の温度で、抵抗性メモリセル２１４の第１の読み取り抵抗を取得し、抵抗性メモリセル２１４の第１の温度を決定する。ステップＳ３２０では、制御ユニット２３０は、第１の温度が温度閾値より低いか否かを決定する。本例示的実施形態では、温度閾値は、例えば１５０℃または８５℃であり、本発明では限定されない。第１の温度が温度閾値より低い（すなわち、Ｔ１＜Ｔｍ）である場合、制御ユニット２３０はステップＳ３３０を実行する。ステップＳ３３０では、制御ユニット２３０は、電気信号ＳＴを用いて熱電デバイス２２０を制御し、熱電デバイス２２０は、電気信号ＳＴにしたがって抵抗性メモリセル２１４の温度を上げる。第１の温度が温度閾値より高いか等しい（すなわち、Ｔ１≧Ｔｍ）場合、制御ユニット２３０はステップＳ３４０を実行する。ステップＳ３４０では、制御ユニット２３０は、電気信号ＳＴを用いて熱電デバイス２２０を制御し、熱電デバイス２２０は電気信号ＳＴにしたがって抵抗性メモリセル２１４の温度を下げる。

抵抗性メモリセル２１４の温度が下げられ、又は上げられると、制御ユニット２３０は、第１の読み取り抵抗Ｒ１にしたがって抵抗性メモリセル２１４の蓄積データを読み込み、そして、抵抗性メモリセル２１４の読み取り蓄積データが所定の範囲、例えば制御ユニット２３０がステップＳ４１０で読み取り蓄積データにしたがって論理レベルを区別しにくい範囲になったか否かを決定する。抵抗性メモリセル２１４の読み取り蓄積データの論理レベルが所定の範囲になった場合、制御ユニット２３０は、さらにステップＳ３５０を実行する。一方、抵抗性メモリセル２１４の読み取り蓄積データが所定の範囲にならなかった場合、制御ユニット２３０は、読み取り蓄積データを確認し、ステップＳ４００で第１の読み取り抵抗Ｒ１の抵抗状態にしたがって、抵抗性メモリセル２１４の蓄積データの論理レベルを決定する。

ステップＳ３５０で、制御ユニット２３０は、読み取り電圧ＶＲの読み取りパルスを抵抗性メモリセル２１４に印加し、第２の温度での抵抗性メモリセル２１４の第２の読み取り抵抗を取得し、抵抗性メモリセル２１４の第２の温度を決定する。そして、ステップＳ３６０で、制御ユニット２３０は、第２の読み取り抵抗が第１の読み取り抵抗より小さいか否かを決定する。その後、ステップＳ３７０で、制御ユニット２３０は、第２の温度が第１の温度より高いか否かをさらに決定する。

ステップＳ３６０及びＳ３７０で、決定を経て、第２の読み取り抵抗が第１の読み取り抵抗より小さく（すなわち、Ｒ２＜Ｒ１）、第２の温度が第１の温度より高い（すなわち、Ｔ２＞Ｔ１）場合、制御ユニット２３０はステップＳ３８０を実行し、第２の読み取り抵抗の抵抗状態を第１の抵抗状態、例えば、高抵抗状態（ＨＲＳ）として決定する。決定を経て、第２の読み取り抵抗が第１の読み取り抵抗より小さく（すなわち、Ｒ２＜Ｒ１）、第２の温度が第１の温度より低い（すなわち、Ｔ２＜Ｔ１）場合、制御ユニット２３０は、ステップＳ３９０を実行し、第２の読み取り抵抗の抵抗状態を第２の抵抗状態、例えば、低抵抗状態（ＬＲＳ）として決定する。

ステップＳ３６０及びＳ３７０で、決定を経て、第２の読み取り抵抗が第１の読み取り抵抗より大きいか等しく（すなわち、Ｒ２≧Ｒ１）、第２の温度が第１の温度より高い（すなわち、Ｔ２＞Ｔ１）場合、制御ユニット２３０はステップＳ３９０を実行し、第２の読み取り抵抗の抵抗状態を第２の抵抗状態として決定する。決定を経て、第２の読み取り抵抗が第１の読み取り抵抗より大きいか等しく（すなわち、Ｒ２≧Ｒ１）、第２の温度が第１の温度より低い（すなわち、Ｔ２＜Ｔ１）場合、制御ユニット２３０はステップＳ３９０を実行し、第２の読み取り抵抗の抵抗状態を第１の抵抗状態として決定する。

ステップＳ３００で、制御ユニット２３０は、抵抗性メモリセル２１４の蓄積データを読み取るために、第２の読み取り抵抗の抵抗状態にしたがって抵抗性メモリセル２１４の蓄積データの論理レベルを決定する。

さらに、本発明の実施形態の抵抗性メモリ装置の読み取り方法の十分な教示、提案、及び実施の説明は、図１及び図２で説明された上記の例示的実施形態から得られ、関連する記載は以降で繰り返さない。

要するに、本発明の実施形態によって提供される抵抗性メモリ装置及びその読み取り方法において、制御ユニットは、読み取り抵抗の値及び読み取り抵抗に対応する温度にしたがって読み取り抵抗の抵抗状態を決定し、その結果、抵抗性メモリセルの蓄積データは正しく読み取られる。

本発明は、上記実施形態を参照して説明されてきたが、本発明の趣旨から逸脱せずに、記載された実施形態の変更がなされることは当業者にとって明らかである。したがって、本発明の範囲は、添付の請求項によって定義され、上記詳細な説明によって定義されるのではない。

本発明は、抵抗性メモリ装置及びその読み取り方法を対象とする。

２００ 抵抗性メモリ装置
２１０ 抵抗性メモリセルアレイ
２１２，２１４ 抵抗性メモリセル
２２０ 熱電デバイス
２３０ 制御ユニット
ＢＬ ビットライン
ＳＬ ソースライン
ＤＡＴＡ 論理データ
ＩＲ１，ＩＲ２ 読み取り電流
Ｔ１ 第１の温度
Ｔ２ 第２の温度
Ｔｍ 温度閾値
Ｒ１ 第１の読み取り抵抗
Ｒ２ 第２の読み取り抵抗
ＶＲ 読み取り電圧
ＳＴ 電気信号
Ｓ２１０，Ｓ２２０，Ｓ２３０，Ｓ３００，Ｓ３１０，Ｓ３２０，Ｓ３３０，Ｓ３４０，Ｓ３５０，Ｓ３６０，Ｓ３７０，Ｓ３８０，Ｓ３９０，Ｓ４００，Ｓ４１０：抵抗性メモリ装置の読み取り方法のステップ

Claims (14)

1. 抵抗性メモリ装置の読み取り方法であって、
   抵抗性メモリセルに２つの読み取りパルスを印加し、異なる温度で前記抵抗性メモリの第１の読み取り抵抗及び第２の読み取り抵抗を、順次、取得するステップと、
   前記読み取り抵抗の値及び前記読み取り抵抗に対応する前記温度にしたがって、前記第２の読み取り抵抗の抵抗状態を決定するステップと、
   前記第２の読み取り抵抗の前記抵抗状態にしたがって前記抵抗性メモリセルの蓄積データの論理レベルを決定するステップと、
   を含む読み取り方法。
2. 前記第１の読み取り抵抗を取得するステップと、前記第２の読み取り抵抗を取得するステップとの間に、前記抵抗性メモリセルの前記温度を調整し、前記第１の読み取り抵抗に対応する第１の温度、及び前記第２の読み取り抵抗に対応する第２の温度を取得するステップと、
   をさらに含む請求項１に記載の読み取り方法。
3. 前記抵抗性メモリセルの前記温度を調整するステップは、
   前記第１の温度が温度閾値より小さいか否かを決定するステップと、
   前記第１の温度が前記温度閾値より低い場合、前記抵抗性メモリセルの前記温度を上げるステップと、
   前記第１の温度が前記温度閾値より高いか等しい場合、前記抵抗性メモリセルの前記温度を下げるステップと、
   を含む請求項２に記載の読み取り方法。
4. 前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定するステップは、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さいか否かを決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さい場合、前記第２の読み取り抵抗の前記抵抗状態を第１の抵抗状態及び第２の抵抗状態のうちの一方として決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しい場合、前記第２の読み取り抵抗の前記抵抗状態を前記第１の抵抗状態及び前記第２の抵抗状態のうちの他方として決定するステップと、
   を含む請求項２に記載の読み取り方法。
5. 前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって、前記第２の読み取り抵抗の前記抵抗状態を決定するステップは、
   前記第２の温度が前記第１の温度より高いか否かを決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さく、前記第２の温度が前記第１の温度より高い場合、前記第２の読み取り抵抗の前記抵抗状態を前記第１の抵抗状態として決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さく、前記第２の温度が前記第１の温度より低い場合、前記第２の読み取り抵抗の前記抵抗状態を前記第２の抵抗状態として決定するステップと、
   をさらに含む請求項４に記載の読み取り方法。
6. 前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって、前記第２の読み取り抵抗の前記抵抗状態を決定するステップは、
   前記第２の温度が前記第１の温度より高いか否かを決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しく、前記第２の温度が前記第１の温度より高い場合、前記第２の読み取り抵抗の前記抵抗状態を前記第２の抵抗状態として決定するステップと、
   前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しく、前記第２の温度が前記第１の温度より低い場合、前記第２の読み取り抵抗の前記抵抗状態を前記第１の抵抗状態として決定するステップと、
   をさらに含む請求項４に記載の読み取り方法。
7. 前記第１の読み取り抵抗を取得するステップと、前記第２の読み取り抵抗を取得するステップとの間に、前記第１の読み取り抵抗にしたがって前記抵抗性メモリセルの前記蓄積データを読み取り、前記抵抗性メモリの前記蓄積データが所定の範囲になったか否かを決定するステップと、
   前記抵抗性メモリセルの前記蓄積データが前記所定の範囲になった場合、前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定するステップを実行するステップと、
   をさらに含む請求項１に記載の読み取り方法。
8. 複数の抵抗性メモリセルを含む抵抗性メモリセルアレイと、
   前記抵抗性メモリセルアレイに結合され、電気パルスにしたがって前記抵抗性メモリセルの温度を調整するよう構成された熱電デバイスと、
   前記熱電デバイス及び前記抵抗性メモリセルアレイに結合され、前記抵抗性メモリセルの１つに２つの読み取りパルスを印加して、異なる温度で前記抵抗性メモリセルの第１の読み取り抵抗及び第２の読み取り抵抗を、順次、取得し、前記読み取り抵抗の値及び前記読み取り抵抗に対応する温度にしたがって、前記第２の読み取り抵抗の抵抗状態を決定し、前記第２の読み取り抵抗の前記抵抗状態にしたがって前記抵抗性メモリセルの蓄積データの論理レベルを決定する制御ユニットと、
   を備える抵抗性メモリ装置。
9. 第１の読み取り抵抗を取得する動作と、前記第２の読み取り抵抗を取得する動作との間に、前記制御ユニットは、前記抵抗性メモリセルの前記温度を調整するよう前記熱電デバイスを制御するために、前記熱電デバイスに前記電気パルスを出力し、前記制御ユニットは、前記第１の読み取り抵抗に対応する第１の温度と、前記第２の読み取り抵抗に対応する第２の温度とを取得する、請求項８に記載の抵抗性メモリ装置。
10. 前記制御ユニットが前記抵抗性メモリセルの前記温度を調整すると、前記制御ユニットは、前記第１の温度が温度閾値より低いか否かを決定し、前記第１の温度が前記温度閾値より低い場合、前記制御ユニットは、前記抵抗性メモリセルの前記温度を上げるよう前記熱電デバイスを制御し、前記第１の温度が前記温度閾値より高いか等しい場合、前記制御ユニットは、前記抵抗性メモリセルの前記温度を下げるよう前記熱電デバイスを制御する、請求項９に記載の抵抗性メモリ装置。
11. 前記制御ユニットが、前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定すると、前記制御ユニットは、前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さいか否かを決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さい場合、前記制御ユニットは、前記第２の読み取り抵抗の前記抵抗状態を第１の抵抗状態及び第２の抵抗状態のうちの一方として決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しい場合、前記制御ユニットは、前記第２の読み取り抵抗の前記抵抗状態を第１の抵抗状態及び第２の抵抗状態のうちの他方として決定する、請求項９に記載の抵抗性メモリ装置。
12. 前記制御ユニットが前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定すると、前記制御ユニットは、前記第２の温度が前記第１の温度より高いか否かをさらに決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さく、前記第２の温度が前記第１の温度より高い場合、前記制御ユニットは前記第２の読み取り抵抗の前記抵抗状態を前記第２の抵抗状態として決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より小さく、前記第２の温度が前記第１の温度より低い場合、前記制御ユニットは、前記第２の読み取り抵抗の前記抵抗状態を前記第１の抵抗状態として決定する、請求項１１に記載の抵抗性メモリ装置。
13. 前記制御ユニットが前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定すると、前記制御ユニットは、前記第２の温度が前記第１の温度より高いか否かをさらに決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しく、前記第２の温度が前記第１の温度より高い場合、前記制御ユニットは前記第２の読み取り抵抗の前記抵抗状態を前記第２の抵抗状態として決定し、前記第２の読み取り抵抗が前記第１の読み取り抵抗より大きいか等しく、前記第２の温度が前記第１の温度より低い場合、前記制御ユニットは、前記第２の読み取り抵抗の前記抵抗状態を前記第１の抵抗状態として決定する、請求項１１に記載の抵抗性メモリ装置。
14. 前記第１の読み取り抵抗を取得する動作と、前記第２の読み取り抵抗を取得する動作との間に、前記制御ユニットは、前記第１の読み取り抵抗にしたがって前記抵抗性メモリセルの前記蓄積データを読み取り、前記制御ユニットは前記抵抗性メモリセルの前記蓄積データが所定の範囲になったか否かを決定し、前記抵抗性メモリセルの前記蓄積データが前記所定の範囲になった場合、前記制御ユニットは、前記読み取り抵抗の前記値及び前記読み取り抵抗に対応する前記温度にしたがって前記第２の読み取り抵抗の前記抵抗状態を決定する、請求項８に記載の抵抗性メモリ装置。