CN106448727A - 电阻式存储器装置及其读取方法 - Google Patents

电阻式存储器装置及其读取方法 Download PDF

Info

Publication number
CN106448727A
CN106448727A CN201510558236.1A CN201510558236A CN106448727A CN 106448727 A CN106448727 A CN 106448727A CN 201510558236 A CN201510558236 A CN 201510558236A CN 106448727 A CN106448727 A CN 106448727A
Authority
CN
China
Prior art keywords
resistance value
reading
temperature
resistance
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510558236.1A
Other languages
English (en)
Other versions
CN106448727B (zh
Inventor
陈达
林孟弘
王炳琨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106448727A publication Critical patent/CN106448727A/zh
Application granted granted Critical
Publication of CN106448727B publication Critical patent/CN106448727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Abstract

本发明提供一种电阻式存储器装置及其读取方法，其施加两个读取脉冲至电阻式存储单元，以依序取得电阻式存储单元在不同温度的第一读取电阻值及第二读取电阻值。接着，依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定第二读取电阻值的电阻状态。之后，依据第二读取电阻值的电阻状态，来决定电阻式存储单元的存储数据的逻辑电平。本发明的电阻式存储器装置及其读取方法，可正确地读取电阻式存储单元的存储数据。

Description

电阻式存储器装置及其读取方法
技术领域
本发明是有关于一种存储器装置及其读取方法，且特别是有关于一种电阻式存储器装置及其读取方法。
背景技术
非易失性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电子产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistive random access memory，简称RRAM)是业界积极发展的一种非易失性存储器，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。
一般来说，电阻式存储单元(cell)可根据所施加的脉冲电压极性来截断或导通丝状导电路径(filament path)。藉此将电阻值可逆且非易失地设定为低电阻状态(low resistance state，简称LRS)或高电阻状态(high resistance state，简称HRS)，以分别表示不同逻辑电平的存储数据。举例来说，在写入数据逻辑1时，可通过施加重置脉冲(RESET pulse)来截断丝状导电路径以形成高电阻状态。在写入数据逻辑0时，可通过施加极性相反的设定脉冲(SETpulse)来导通丝状导电路径以形成低电阻状态。藉此，在读取数据时，可依据不同电阻状态下产生的不同大小范围的读取电流，来读取逻辑1或逻辑0的数据。
然而，低电阻状态的电阻值通常在高温时会倾向增加，高电阻状态的电阻值通常在高温时会倾向减少。此种电阻值随温度改变的情形常常会导致低电阻状态及高电阻状态难以区隔。
发明内容
本发明提供一种电阻式存储器装置及其读取方法，可正确地读取电阻式存储单元的存储数据。
本发明的电阻式存储器装置的读取方法包括：施加两个读取脉冲至电阻式存储单元，以依序取得电阻式存储单元在不同温度的第一读取电阻值及第二读取电阻值；依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定第二读取电阻值的电阻状态；以及依据第二读取电阻值的电阻状态，来决定电阻式存储单元的存储数据的逻辑电平。
本发明的电阻式存储器装置包括电阻式存储单元阵列、热电元件(thermoelectric element)以及控制单元。电阻式存储单元阵列包括多个电阻式存储单元。热电元件耦接至电阻式存储单元阵列。热电元件用以依据电气脉冲来调整电阻式存储单元的温度。控制单元耦接至热电元件以及电阻式存储单元阵列。控制单元施加两个读取脉冲至电阻式存储单元其中之一，以依序取得电阻式存储单元在不同温度的第一读取电阻值及第二读取电阻值。控制单元依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定第二读取电阻值的电阻状态。控制单元依据第二读取电阻值的电阻状态，来决定电阻式存储单元的存储数据的逻辑电平。
基于上述，在本发明的范例实施例中，电阻式存储器装置及其读取方法，其中的控制单元依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定读取电阻值的电阻状态，可正确地读取电阻式存储单元的存储数据。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图做详细说明如下。
附图说明
图1是依照本发明一实施例所示出的电阻式存储器装置的示意图；
图2是依照本发明一实施例所示出的电阻式存储器装置的读取方法的流程图；
图3是依照本发明另一实施例所示出的电阻式存储器装置的读取方法的流程图。
附图标记说明：
200：电阻式存储器装置；
210：电阻式存储单元阵列；
212、214：电阻式存储单元；
220：热电元件；
230：控制单元；
BL：位线；
SL：源极线；
DATA：逻辑数据；
IR1、IR2：读取电流；
T1：第一温度；
T2：第二温度；
Tm：温度临界值；
R1：第一读取电阻值；
R2：第二读取电阻值；
VR：读取电压；
ST：电气信号；
S210、S220、S230、S300、S310、S320、S330、S340、S350、S360、S370、S380、S390、S400、S410：电阻式存储器装置的读取方法的各步骤。
具体实施方式
一般而言，电阻式存储单元可通过施加重置脉冲来形成高电阻状态以例如存储逻辑1的数据。并且可通过施加极性相反的设定脉冲来形成低电阻状态以例如存储逻辑0的数据。因此在读取数据时，即可通过对应不同电阻状态的读取电流来分辨其电阻状态，以正确地读取逻辑1或逻辑0的数据。但是，低电阻状态的电阻值通常在高温时会倾向增加，高电阻状态的电阻值通常在高温时会倾向减少。此种电阻值随温度改变的情形常常会导致低电阻状态及高电阻状态难以区隔。
以下将说明如何实现本发明实施例所提出的电阻式存储器装置及其读取方法。
图1是依照本发明一实施例所示出的电阻式存储器装置的示意图。请参照图1，电阻式存储器装置200包括电阻式存储单元阵列210、热电元件220以及控制单元230。电阻式存储单元阵列210包括多个电阻式存储单元212。电阻式存储单元阵列210通过多条位线BL及多条源极线SL耦接至控制单元230。每个电阻式存储单元212可以包括开关元件，例如金氧半导体场效应晶体管或双极性接面型晶体管，以及可变电阻元件，且每个电阻式存储单元212可以提供单一个比特的存储数据。
在数据读取期间，控制单元230施加读取电压VR至电阻式存储单元212其中之一，例如电阻式存储单元214，以在第一温度时产生第一读取电流IR1。在数据读取期间，控制单元230会再施加读取电压VR至电阻式存储单元214，以在第二温度时产生第二读取电流IR2。也就是说，在数据读取期间，控制单元230施加读取电压VR的两个脉冲至电阻式存储单元214，以依序取得电阻式存储单元214在不同温度的第一读取电阻值及第二读取电阻值。
在本范例实施例中，控制单元230例如输出电气脉冲ST给热电元件220，以控制热电元件220依据电气脉冲ST来调整电阻式存储单元214的温度。在本范例实施例中，热电元件220例如是帕尔帖热电元件(Peltier thermoelectricelement)或其他类似元件，本发明并不加以限制。
控制单元230可例如是中央处理单元(Central Processing Unit，简称CPU)、微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor，简称DSP)、可程序化控制器、可程序化逻辑装置(Programmable Logic Device，PLD)或其他类似装置或这些装置的组合。控制单元230耦接至电阻式存储单元阵列210以及热电元件220。
以下即举实施例说明电阻式存储器装置200的数据读取方法的详细步骤。
图2是依照本发明一实施例所示出的电阻式存储器装置的读取方法的流程图。请同时参照图1及图2，本实施例对于逻辑数据的读取方法例如至少适用于图1的电阻式存储器装置200，以下即搭配电阻式存储器装置200中的各项元件说明本发明实施例的读取方法的各个步骤。
在步骤S210中，控制单元230施加两个读取脉冲至电阻式存储单元214，以依序取得电阻式存储单元214在不同温度的第一读取电阻值及第二读取电阻值。在此步骤中，在控制单元230施加第一个读取脉冲至电阻式存储单元214之后，会同时判断此时电阻式存储单元214的第一温度。并且，控制单元230依据一温度临界值来判断要调升或调降电阻式存储单元214的温度。接着，控制单元230再施加第二个读取脉冲至电阻式存储单元214，以取得第二温度时的第二读取电阻值。
在步骤S220中，控制单元230依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定第二读取电阻值的电阻状态。举例而言，在本范例实施例中，若第二读取电阻值小于第一读取电阻值(R2<R1)，并且第二温度大于第一温度(T2>T1)，控制单元230例如决定第二读取电阻值的电阻状态是第一电阻状态，例如高电阻状态(HRS)。若第二读取电阻值小于第一读取电阻值(R2<R1)，并且第二温度小于第一温度(T2<T1)，控制单元230例如决定第二读取电阻值的电阻状态是第二电阻状态，例如低电阻状态(LRS)。若第二读取电阻值大于或等于第一读取电阻值(R2≥R1)，并且第二温度大于第一温度(T2>T1)，控制单元230例如决定第二读取电阻值的电阻状态是第二电阻状态。若第二读取电阻值大于或等于第一读取电阻值(R2≥R1)，并且第二温度小于第一温度(T2<T1)，控制单元230例如决定第二读取电阻值的电阻状态是第一电阻状态。惟本发明并不加以限制。
在步骤S230中，控制单元230依据第二读取电阻值的电阻状态，来决定电阻式存储单元214的存储数据的逻辑电平，以读取电阻式存储单元214的存储数据。举例而言，在一实施例中，第二读取电阻值的第一电阻状态例如是代表存储逻辑1的数据，第二读取电阻值的第二电阻状态例如是代表存储逻辑0的数据。反之，在其他实施例中，第二读取电阻值的第一电阻状态例如也可以是代表存储逻辑0的数据，在此例中，第二读取电阻值的第二电阻状态例如是代表存储逻辑1的数据。
因此，通过本发明实施例的读取方法，控制单元例如依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定读取电阻值的电阻状态，可正确地读取电阻式存储单元的存储数据。
图3是依照本发明另一实施例所示出的电阻式存储器装置的读取方法的流程图。请同时参照图1及图3，本实施例对于逻辑数据的读取方法至少适用于图2的电阻式存储器装置200，以下即搭配电阻式存储器装置200中的各项元件说明本发明实施例的写入方法的各个步骤。
在步骤S310中，控制单元230施加读取电压VR的读取脉冲至电阻式存储单元214，以取得电阻式存储单元214在第一温度的第一读取电阻值，并且决定电阻式存储单元214的第一温度。在步骤S320中，控制单元230判断第一温度是否小于温度临界值。在本范例实施例中，温度临界值例如是摄氏150度C或摄氏85度C，本发明并不加以限制。若第一温度小于温度临界值(T1<Tm)，控制单元230执行步骤S330。在步骤S330中，控制单元230利用电气信号ST来控制热电元件220，以让热电元件220依据电气信号ST来调升电阻式存储单元214的温度。若第一温度大于或等于温度临界值(T1≥Tm)，控制单元230执行步骤S340。在步骤S340中，控制单元230利用电气信号ST来控制热电元件220，以让热电元件220依据电气信号ST来调降电阻式存储单元214的温度。
在电阻式存储单元214的温度调降或调升之后，在步骤S410中，控制单元230依据第一读取电阻值R1来读取电阻式存储单元214的存储数据，接着决定电阻式存储单元214的存储数据是否落入一预定范围，例如依据所读取的存储数据控制单元230难以区隔其逻辑电平的范围。若电阻式存储单元214的存储数据落入此预定范围，控制单元230进一步执行步骤S350。相对地，若电阻式存储单元214的存储数据没有落入此预定范围，在步骤S410中，控制单元230确认所读取的存储数据，并且依据第一读取电阻值R1的电阻状态来决定电阻式存储单元214的存储数据的逻辑电平。
在步骤S350中，控制单元230施加读取电压VR的读取脉冲至电阻式存储单元214，以取得电阻式存储单元214在第二温度的第二读取电阻值，并且决定电阻式存储单元214的第二温度。接着，在步骤S360中，控制单元230判断第二读取电阻值是否小于第一读取电阻值。之后，在步骤S370中，控制单元230进一步判断第二温度是否大于第一温度。
在步骤S360及S370中，经判断，若第二读取电阻值小于第一读取电阻值(R2<R1)，并且第二温度大于第一温度(T2>T1)，控制单元230执行步骤S380，决定第二读取电阻值的电阻状态是第一电阻状态，例如高电阻状态(HRS)。经判断，若第二读取电阻值小于第一读取电阻值(R2<R1)，并且第二温度小于第一温度(T2<T1)，控制单元230执行步骤S390，决定第二读取电阻值的电阻状态是第二电阻状态，例如低电阻状态(LRS)。
在步骤S360及S370中，经判断，若第二读取电阻值大于或等于第一读取电阻值(R2≥R1)，并且第二温度大于第一温度(T2>T1)，控制单元230执行步骤S390，决定第二读取电阻值的电阻状态是第二电阻状态。经判断，若第二读取电阻值大于或等于第一读取电阻值(R2≥R1)，并且第二温度小于第一温度(T2<T1)，控制单元230执行步骤S390，决定第二读取电阻值的电阻状态是第一电阻状态。
在步骤S300中，控制单元230依据第二读取电阻值的电阻状态，来决定电阻式存储单元214的存储数据的逻辑电平，以读取电阻式存储单元214的存储数据。
另外，本发明的实施例的电阻式存储器装置的读取方法可以由图1至图2实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明范例实施例的电阻式存储器装置及其读取方法中，控制单元依据读取电阻值的大小以及读取电阻值各自对应的温度的大小，来决定读取电阻值的电阻状态，可正确地读取电阻式存储单元的存储数据。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种电阻式存储器装置的读取方法，其特征在于，包括：
施加两个读取脉冲至一电阻式存储单元，以依序取得所述电阻式存储单元在不同温度的一第一读取电阻值及一第二读取电阻值；
依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态；以及
依据所述第二读取电阻值的电阻状态，来决定所述电阻式存储单元的存储数据的逻辑电平。
2.根据权利要求1所述的电阻式存储器装置的读取方法，其特征在于，还包括：
在取得所述第一读取电阻值及所述第二读取电阻值之间，调整所述电阻式存储单元的温度，以取得所述第一读取电阻值对应的一第一温度及所述第二读取电阻值对应的一第二温度。
3.根据权利要求2所述的电阻式存储器装置的读取方法，其特征在于，调整所述电阻式存储单元的温度的步骤包括：
判断所述第一温度是否小于一温度临界值；
若所述第一温度小于所述温度临界值，调升所述电阻式存储单元的温度；以及
若所述第一温度大于或等于所述温度临界值，调降所述电阻式存储单元的温度。
4.根据权利要求2所述的电阻式存储器装置的读取方法，其特征在于，在依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态的步骤包括：
判断所述第二读取电阻值是否小于所述第一读取电阻值；
若所述第二读取电阻值小于所述第一读取电阻值，决定所述第二读取电阻值的电阻状态是一第一电阻状态及一第二电阻状态两者其中之一；以及
若所述第二读取电阻值大于或等于所述第一读取电阻值，决定所述第二读取电阻值的电阻状态是所述第一电阻状态及所述第二电阻状态两者其中之另一。
5.根据权利要求4所述的电阻式存储器装置的读取方法，其特征在于，在依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态的步骤还包括：
判断所述第二温度是否大于所述第一温度；
若所述第二读取电阻值小于所述第一读取电阻值，并且所述第二温度大于所述第一温度，决定所述第二读取电阻值的电阻状态是所述第一电阻状态；以及
若所述第二读取电阻值小于所述第一读取电阻值，并且所述第二温度小于所述第一温度，决定所述第二读取电阻值的电阻状态是所述第二电阻状态。
6.根据权利要求4所述的电阻式存储器装置的读取方法，其特征在于，在依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态的步骤还包括：
判断所述第二温度是否大于所述第一温度；
若所述第二读取电阻值大于或等于所述第一读取电阻值，并且所述第二温度大于所述第一温度，决定所述第二读取电阻值的电阻状态是所述第二电阻状态；以及
若所述第二读取电阻值大于或等于所述第一读取电阻值，并且所述第二温度小于所述第一温度，决定所述第二读取电阻值的电阻状态是所述第一电阻状态。
7.根据权利要求1所述的电阻式存储器装置的读取方法，其特征在于，还包括：
在取得所述第一读取电阻值的步骤以及取得所述第二读取电阻值的步骤之间，依据所述第一读取电阻值来读取所述电阻式存储单元的存储数据，以及判断所述电阻式存储单元的存储数据是否落入一预定范围；以及
若所述电阻式存储单元的存储数据是否落入所述预定范围，执行依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态的步骤。
8.一种电阻式存储器装置，其特征在于，包括：
一电阻式存储单元阵列，包括多个电阻式存储单元；
一热电元件，耦接至所述电阻式存储单元阵列，用以依据一电气脉冲来调整所述多个电阻式存储单元的温度；以及
一控制单元，耦接至所述热电元件以及所述电阻式存储单元阵列，并且所述控制单元施加两个读取脉冲至所述多个电阻式存储单元其中之一，以依序取得所述电阻式存储单元在不同温度的一第一读取电阻值及一第二读取电阻值，所述控制单元依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态，以及所述控制单元依据所述第二读取电阻值的电阻状态，来决定所述电阻式存储单元的存储数据的逻辑电平。
9.根据权利要求8所述的电阻式存储器装置，其特征在于，在所述控制单元取得所述第一读取电阻值及所述第二读取电阻值之间，所述控制单元输出所述电气脉冲给所述热电元件，以控制所述热电元件调整所述电阻式存储单元的温度，从而所述控制单元取得所述第一读取电阻值对应的一第一温度及所述第二读取电阻值对应的一第二温度。
10.根据权利要求9所述的电阻式存储器装置，其特征在于，在所述控制单元调整所述电阻式存储单元的温度时，所述控制单元判断所述第一温度是否小于一温度临界值，若所述第一温度小于所述温度临界值，所述控制单元控制所述热电元件调升所述电阻式存储单元的温度，以及若所述第一温度大于或等于所述温度临界值，所述控制单元控制所述热电元件调降所述电阻式存储单元的温度。
11.根据权利要求8所述的电阻式存储器装置，其特征在于，在所述控制单元依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态时，所述控制单元判断所述第二读取电阻值是否小于所述第一读取电阻值，若所述第二读取电阻值小于所述第一读取电阻值，所述控制单元决定所述第二读取电阻值的电阻状态是一第一电阻状态及一第二电阻状态两者其中之一，以及若所述第二读取电阻值大于或等于所述第一读取电阻值，所述控制单元决定所述第二读取电阻值的电阻状态是所述第一电阻状态及所述第二电阻状态两者其中之另一。
12.根据权利要求11所述的电阻式存储器装置，其特征在于，在所述控制单元依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态时，所述控制单元还判断所述第二温度是否大于所述第一温度，若所述第二读取电阻值小于所述第一读取电阻值，并且所述第二温度大于所述第一温度，所述控制单元决定所述第二读取电阻值的电阻状态是所述第一电阻状态，以及若所述第二读取电阻值小于所述第一读取电阻值，并且所述第二温度小于所述第一温度，所述控制单元决定所述第二读取电阻值的电阻状态是所述第二电阻状态。
13.根据权利要求11所述的电阻式存储器装置，其特征在于，在所述控制单元依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定所述第二读取电阻值的电阻状态时，所述控制单元还判断所述第二温度是否大于所述第一温度，若所述第二读取电阻值大于或等于所述第一读取电阻值，并且所述第二温度大于所述第一温度，所述控制单元决定所述第二读取电阻值的电阻状态是所述第二电阻状态，以及若所述第二读取电阻值大于或等于所述第一读取电阻值，并且所述第二温度小于所述第一温度，所述控制单元决定所述第二读取电阻值的电阻状态是所述第一电阻状态。
14.根据权利要求8所述的电阻式存储器装置，其特征在于，在取得所述第一读取电阻值的操作以及取得所述第二读取电阻值的操作之间，所述控制单元依据所述第一读取电阻值来读取所述电阻式存储单元的存储数据，以及所述控制单元判断所述电阻式存储单元的存储数据是否落入一预定范围，以及若所述电阻式存储单元的存储数据是否落入所述预定范围，所述控制单元依据该些读取电阻值的大小以及该些读取电阻值各自对应的温度的大小，来决定该第二读取电阻值的电阻状态。
CN201510558236.1A 2015-08-12 2015-09-06 电阻式存储器装置及其读取方法 Active CN106448727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/824,081 US9412445B1 (en) 2015-08-12 2015-08-12 Resistive memory apparatus and reading method thereof
US14/824,081 2015-08-12

Publications (2)

Publication Number Publication Date
CN106448727A true CN106448727A (zh) 2017-02-22
CN106448727B CN106448727B (zh) 2019-02-19

Family

ID=55524103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510558236.1A Active CN106448727B (zh) 2015-08-12 2015-09-06 电阻式存储器装置及其读取方法

Country Status (6)

Country Link
US (1) US9412445B1 (zh)
EP (1) EP3131096B1 (zh)
JP (1) JP6121580B2 (zh)
KR (1) KR101926772B1 (zh)
CN (1) CN106448727B (zh)
ES (1) ES2702379T3 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337A (zh) * 2019-02-11 2020-08-18 华邦电子股份有限公司 电阻式存储器及控制方法
WO2022111150A1 (en) * 2020-11-25 2022-06-02 International Business Machines Corporation Resistive memory array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179414A1 (en) * 2003-03-10 2004-09-16 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
CN1898749A (zh) * 2003-12-26 2007-01-17 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
US20110038216A1 (en) * 2009-08-17 2011-02-17 Industrial Technology Research Institute Method for reading memory cell
US20150109856A1 (en) * 2013-10-22 2015-04-23 SK Hynix Inc. Semiconductor memory apparatus and temperature control method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US7948793B2 (en) 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
TWI433153B (zh) 2009-08-17 2014-04-01 Ind Tech Res Inst 記憶體單元之讀取方法
KR20110107190A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US9099175B1 (en) * 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
KR20130021739A (ko) * 2011-08-23 2013-03-06 삼성전자주식회사 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
JP2013050818A (ja) * 2011-08-30 2013-03-14 Toshiba Corp メモリシステム
US20150043266A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Enhanced temperature range for resistive type memory circuits with pre-heat operation
KR102140786B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102161739B1 (ko) * 2014-07-15 2020-10-05 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179414A1 (en) * 2003-03-10 2004-09-16 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
CN1898749A (zh) * 2003-12-26 2007-01-17 松下电器产业株式会社 具有可变电阻的存储器件、存储电路及半导体集成电路
US20110038216A1 (en) * 2009-08-17 2011-02-17 Industrial Technology Research Institute Method for reading memory cell
US20150109856A1 (en) * 2013-10-22 2015-04-23 SK Hynix Inc. Semiconductor memory apparatus and temperature control method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337A (zh) * 2019-02-11 2020-08-18 华邦电子股份有限公司 电阻式存储器及控制方法
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
WO2022111150A1 (en) * 2020-11-25 2022-06-02 International Business Machines Corporation Resistive memory array
US11588103B2 (en) 2020-11-25 2023-02-21 International Business Machines Corporation Resistive memory array
GB2616573A (en) * 2020-11-25 2023-09-13 Ibm Resistive memory array

Also Published As

Publication number Publication date
EP3131096A1 (en) 2017-02-15
CN106448727B (zh) 2019-02-19
US9412445B1 (en) 2016-08-09
EP3131096B1 (en) 2018-09-19
JP2017037698A (ja) 2017-02-16
JP6121580B2 (ja) 2017-04-26
KR20170020207A (ko) 2017-02-22
ES2702379T3 (es) 2019-02-28
KR101926772B1 (ko) 2018-12-07

Similar Documents

Publication Publication Date Title
TWI571874B (zh) 電阻式記憶體裝置及其寫入方法
EP2943959B1 (en) Nonvolatile memory array logic
US9613695B2 (en) Methods, devices and systems using over-reset state in a memory cell
JP6282258B2 (ja) 抵抗変化型ランダムアクセスメモリのメモリセルアレイ
TW201320076A (zh) 用於具開關的相變化記憶體之快速驗證
TWI571875B (zh) 電阻式記憶體裝置及其寫入方法
TW201735037A (zh) 記憶體裝置與其操作方法
TWI569271B (zh) 電阻式記憶體裝置的寫入方法
CN106448727A (zh) 电阻式存储器装置及其读取方法
CN106653079B (zh) 电阻式存储器装置及其写入方法
TW201715526A (zh) 電阻式記憶胞的操作方法及電阻式記憶體
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
US10490272B2 (en) Operating method of resistive memory element
US8773886B2 (en) Memory array with co-planar waveguide based memory element selection
TWI633558B (zh) 電阻式記憶體元件的操作方法
CN106328196A (zh) 电阻式存储器装置的写入方法
JP6586398B2 (ja) オプションコード供与回路及びその供与方法
US9786369B1 (en) Enhanced MLC programming
TWI588828B (zh) 記憶裝置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant