KR20220033828A - 선택 소자 및 이를 포함하는 메모리 소자 - Google Patents

선택 소자 및 이를 포함하는 메모리 소자 Download PDF

Info

Publication number
KR20220033828A
KR20220033828A KR1020200116164A KR20200116164A KR20220033828A KR 20220033828 A KR20220033828 A KR 20220033828A KR 1020200116164 A KR1020200116164 A KR 1020200116164A KR 20200116164 A KR20200116164 A KR 20200116164A KR 20220033828 A KR20220033828 A KR 20220033828A
Authority
KR
South Korea
Prior art keywords
electrode
memory device
nitrogen
memory
doped
Prior art date
Application number
KR1020200116164A
Other languages
English (en)
Other versions
KR102395814B1 (ko
Inventor
손현철
이다윤
김태호
김재연
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020200116164A priority Critical patent/KR102395814B1/ko
Publication of KR20220033828A publication Critical patent/KR20220033828A/ko
Application granted granted Critical
Publication of KR102395814B1 publication Critical patent/KR102395814B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • H01L45/144
    • H01L45/1233
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 기술로 해결하고자 하는 과제 중 하는 상기한 종래 기술의 난점을 해소하기 위한 것으로, 다양한 메모리 소자와 함께 사용하여 누수 전류를 제어할 수 있는 선택 소자를 형성하고자 하는 것이다.

Description

선택 소자 및 이를 포함하는 메모리 소자{SELECTION DEVICE AND MEMORY DEVICE COMPRISING THE SAME}
본 기술은 선택 소자 및 이를 포함하는 메모리 소자와 관련된다.
프로그래밍 가능한 비휘발성 메모리 소자로서 낸드(NAND) 플래시 메모리가 대표적이며 멀티레벨 셀(MLC) 구현을 통해 집적도가 향상되고 있다. 그러나, 낸드 플래시 메모리도 스케일링의 한계에 도달함에 따라, 이를 대체할 수 있는 비휘발성 메모리 소자로서 가역적으로 저항값이 변할 수 있는 가변 저항체를 이용한 저항성 메모리 소자(ReRAM)가 주목을 받고 있다. 상기 가변 저항체의 저항 값이라는 물리적 특성을 그 자체로 데이터 상태로서 이용할 수 있고 저전력 구동이 가능하므로 단순한 구성을 가지면서도 저전력 메모리 소자로서 광범위하게 연구되고 있다.
저항성 메모리 소자의 집적도를 향상시키기 위해 크로스 포인트 구조의 소자 구조가 개발되고 있다. 크로스 포인트 구조에서는, 선택된 메모리 셀 이외의 선택되지 않은 저저항 상태의 셀을 통한 예기치 못한 전류 흐름인 누수 전류(sneak current)를 유발시킬 수 있다. 이러한 누수 전류는 오판독, 오기록 등의 동작상의 문제를 야기한다.
누수 전류를 제어하기 위하여 선택 메모리 소자와 함께 선택 소자를 연결하여 사용하며, 선택 소자는 다이오드와는 달리 (+)과 (-) 외부 전계에 대칭적인 IV 특성을 가지며, 낮은 외부 전계에서는 낮은 전류가 흘러야 하며 높은 외부 전계에서는 높은 전류가 흐르는 우수한 비선형 특성을 가져야 한다.
넓은 기록 전압 범위 및 판독 전압 범위를 가지는 다양한 메모리 소자와 함께 사용하여 선택 소자의 문턱 전압을 제어할 수 있는 기술이 필요하다.
본 기술로 해결하고자 하는 과제 중 하는 상기한 종래 기술의 난점을 해소하기 위한 것으로, 다양한 메모리 소자와 함께 사용하여 문턱 전압을 제어할 수 있는 선택 소자를 형성하고자 하는 것이다.
본 실시예에 의한 선택 소자는: 제1 전극 및 제2 전극 제1 전극과 제2 전극 사이에 위치하고, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함한다.
일 실시에에서, 스위칭 막은, 질소가 0 초과 2.4 at% 이하로 도핑된다.
일 실시에에서, 스위칭 막은, 질소가 0 초과 5.00 at% 이하로 도핑된다.
본 실시예에 의한 메모리 소자는: 제1 전극 및 제2 전극제1 전극과 연결되며, 저항값의 변화로 데이터를 저장하는 메모리 부; 제2 전극과 연결되며, 제공되는 전압에 따라 도통과 차단이 제어되는 스위치 부를 포함하며, 스위치 부는, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함한다.
스위치 부는, 질소가 0 초과 2.4 at% 이하로 도핑된다.
본 발명에 의하면, 갈륨-텔룰라이드 스위칭 막에 도핑되는 질소의 농도를 조절하여 스위칭 막의 문턱 전압을 제어할 수 있다. 따라서, 다양한 메모리 소자의 세트 전압(set voltage)에 따라 목적하는 스위칭 전압을 가지도록 선택 소자를 형성할 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 메모리 소자를 포함하는 메모리 장치(10)의 개요적 사시도이다.
도 2는 본 실시예에 의한 메모리 소자의 개요를 도시한 도면이다.
도 3은 본 실시예에 의한 선택 소자의 개요적 단면도이다.
도 4는 선택 소자의 제조 방법을 개요적으로 도시한 순서도이다.
도 5는 타이타늄나이트라이드(TiN)으로 상부 전극과 하부 전극을 형성하고, 스위칭 막으로 갈륨텔루라이드(Ga-Te)를 사용한 경우에 스위칭 막의 질소 도핑 농도별 문턱 전압의 변화를 도시한 도면이다.
도 6은 질소 도핑 농도별 문턱 전압값을 도시한 도면이다.
도 7은 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다.
도 8은 질소로 도핑된 선택부를 포함하는 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 메모리 장치(10), 메모리 소자(100) 및 선택 소자(200)를 설명한다. 도 1은 본 실시예에 의한 메모리 소자(100)를 포함하는 메모리 장치(10)의 개요적 사시도이다. 도 1을 참조하면, 일 방향으로 연장된 워드 라인들(WL1, WL2, WL3)과 타 방향으로 연장된 비트 라인들(BL1, BL2, BL3) 및 워드 라인들과 비트 라인들이 교차하는 지점에서 각각 일 단부가 워드 라인과 전기적으로 연결되고, 타 단부가 비트 라인과 전기적으로 연결된 메모리 소자(100)들을 포함한다.
메모리 소자(100)의 판독(read) 및 기록(write) 동작은, 선택된 메모리 소자(100)와 전기적으로 연결된 워드 라인과 비트 라인을 활성화시키는 것에 의해 수행될 수 있다. 메모리 장치(10)는 각각의 워드 라인을 통해 메모리 소자(100)에 연결된 워드 라인에 목적하는 전압을 제공하는 워드 라인 제어 회로(미도시)를 더 포함할 수 있다. 메모리 장치(10)는 비트 라인들(BL1- BL3)에 목적하는 전압을 제어하는 비트 라인 제어 회로(미도시) 및 메모리 소자(100)에서 읽은 정보를 검출하는 검출 회로부를 더 포함할 수 있다.
워드 라인 제어 회로와 비트 라인 제어 회로는 선택된 메모리 셀에 결합된 해당 워드 라인과 비트 라인을 활성화시켜 특정 메모리 셀에 선택적으로 액세스할 수 있다. 기록 동작 동안 워드 라인 제어 회로는 선택된 워드 라인에 소정 전압을 인가함으로써 선택된 메모리 셀에 정보를 기록한다. 선택된 메모리 소자(100)에 전압이 제공되면 메모리 소자(100)를 통하여 전류가 흐르면서 논리값에 상응하는 저항값이 기록된다.
도 2는 본 실시예에 의한 메모리 소자(100)의 개요를 도시한 도면이다. 도 2를 참조하면, 메모리 소자(100)는 워드 라인과 전기적으로 연결되는 제1 전극(110), 선택부(150), 저항의 변화로 데이터를 저장하는 메모리 부(140), 비트 라인과 전기적으로 연결되는 제2 전극(120) 및 선택부(150)와 메모리 부(140) 사이에 위치한 제3 전극(130)을 포함한다. 도시되지 않은 다른 실시예에 의하면, 선택부(150)는 메모리 부(130와 워드 라인(WL) 사이에 위치할 수 있다. 후술할 바와 같이 제2 전극(120), 선택부(150) 및 제3 전극(130)은 선택 소자(200, 도 3 참조)를 형성할 수 있다.
메모리 부(140)는 저항 변화를 유지하는 물질로 이루어지며, 일 예로 전원의 제공이 중단되어도 저항의 변화가 유지되는 물질일 수 있다. 따라서, 본 실시예에 의한 메모리 소자(100) 및 이를 포함하는 메모리 장치(10)는 비휘발성 메모리 (non-volatile memory)일 수 있다.
메모리 부(140)는 상변화 메모리(Phase Change memory), 자기 메모리, 또는 저항변화 메모리(Resistive memory)를 형성하기 위한 상변화 재료, 가변 저항상 재료, 프로그래밍 가능한 금속화셀 재료, 자성체 재료, 또는 이들의 조합일 수 있다.
일 실시예로, 메모리 부(140)는 상변화 재료일 수 있다. 상변화 재료는 비정질 상태와 결정질 상태를 전환될 수 있으며, 각 상태별로 서로 다른 저항값을 가질 수 있다. 일 예로, 비정질 상태에서는 높은 저항값을 갖고, 결정질 상태에서는 낮은 저항값을 가질 수 있다. 상변화 재료는, 예를 들면, GeSbTe계 재료, 즉, GeSb2Te3, Ge2Sb2Te5,GeSb2Te4 중 어느 하나 또는 이들의 조합과 같은 칼코게나이드계 화합물을 포함할 수 있다. 또는, 다른 상변화 재료로서, GeTeAs, GeSnTe, SeSnTe, GaSeTe, GeTeSnAu, SeSb2, InSe, GeTe, BiSeSb, PdTeGeSn, InSeTiCo, InSbTe, In3SbTe2, GeTeSb2, GeTe3Sb, GeSbTePd 또는 AgInSbTe 가 있으며, 이들은 예시적일 뿐 본 발명이 이에 제한되는 것이 아니다. 또한, 전술한 재료들에, 불순물 원소, 예를 들면, B, C, N, P와 같은 비금속 원소가 더 도핑된 재료가 적용될 수 있다.
다른 실시예로, 메모리 부(140)는 전기적 신호에 의해 전기적 저항값이 가역적으로 변할 수 있는 가변 저항성 재료를 포함할 수 있다. 가변 저항성 재료는, 전술한 상변화 재료와 유사하게 저저항 상태와 고저항 상태 사이에서 가역적으로 변환될 수 있는 재료이다. 가변 저항성 재료의 예로서, SrTiO3, SrZrO3, Nb:SrTiO3와 같은 페로브스카이트계 산화물 또는 TiOx, NiO, TaOx, HfOx, AlOx, ZrOx, CuOx, NbOx, 및 TaOx, GaOx, GdOx, MnOx, PrCaMnO, 및 ZnONIOx와 같은 전이 금속 산화물을 포함할 수 있다. 페로브스카이트계 산화물 및 전이 금속 산화물은 화학양론적 또는 비화학양론적일 수 있으며, 본 발명이 이에 한정되는 것은 아니며, 열거된 재료는 2 이상의 혼합되거나 적층되어 실시될 수 있다. 일 실시예에서, 가변 저항성 재료는 스퍼터링 또는 원자층 증착 공정을 통해 형성될 수 있을 것이다.
다른 실시예로, 메모리 부(140)는 자성체 재료를 포함할 수 있다. 자성체 재료는, 예를 들면, Mg, Ni, Co, 및/또는 Fe의 조합을 포함하는 조성물일 수 있다. 이 경우, 메모리 부(140)는 거대자기 저항(GMR: Giant Magneto Resistive) 구조 또는 터널링 자기저항(TMR: Tunneling Magneto Resistance) 구조를 포함할 수 있다. 터널링 자기저항 구조의 경우, 메모리 부(140)는 이들 자성체 재료로 이루어진 막과 함께 적합한 절연막의 적층 구조체의 의해 얻어지는 자성 터널링 접합(magneto tunneling junction)을 포함할 수 있으며, 공지의 스핀 토크 전달 메모리를 구현할 수 있다.
가변 저항성 재료의 저항 스위칭 특성을 설명하기 위하여, 도전성 필라멘트, 계면 효과 및 트랩 전하와 관련된 다양한 메커니즘들이 제안되고 있지만, 이러한 메커니즘들은 여전히 명확한 것은 아니며 본 발명이 이에 의해 제한되는 것은 아니다. 비휘발성 메모리 소자로의 응용을 위해, 미세 구조 내에 전하에 의한 전류에 영향을 미치는 일종의 이력(hysterisis)을 갖는 인자를 가지는 한, 본 발명의 메모리 부(140)로서 이용될 수 있다.
또한, 이력은 인가 전압의 극성에 무관한 단극성(unipolar) 스위칭 특성과 인가 전압의 극성에 의존하는 양극성(bipolar) 스위칭 특성에 따라 구별되는 특성을 가질 수 있지만, 본 발명은 이에 제한되지 않는다. 예를 들면, 메모리 부(140는 단극성 저항 재료로만 이루어지거나, 양극성 저항 재료로만 이루어질 수 있다. 또는, 메모리 부(140는 단극성 저항 재료로 이루어진 막과 양극성 저항 재료로 이루어진 막의 적층 구조체를 이용하여 멀티 비트 구동을 하는 메모리 셀을 제공할 수 있다.
또 다른 실시예로, 메모리 부(140)는 프로그램 가능한 금속화 셀 재료를 포함할 수 있다. 예를 들면, 복수의 도전성 라인들(WL1, WL2)을 전기화학적으로 활성인, 예를 들면 산화 가능한 은(Ag), 텔루륨(Te), 구리(Cu), 탄탈륨(Ta), 티타늄(Ti)와 같은 금속 전극, 또는 이에 상대적으로 비활성인 텅스텐(W), 금(Au), 백금(Pt), 파라듐(Pd), 및 로듐(Rh)과 같은 금속 전극으로 구성하고, 복수의 도전성 라인들(W1, W2)과 채널막(CH) 사이에, 슈퍼 이온 영역들을 갖는 전해질 물질을 포함하는 프로그램 가능한 금속화셀 재료를 배치하여, 메모리 부(140)를 구현할 수 있다.
프로그램 가능한 금속화 셀 재료는, 전해질 재료 내에서 슈퍼 이온 영역들의 물리적 재배치를 통하여 저항 변화 또는 스위칭 특성을 나타낼 수 있다. 슈퍼 이온 영역을 갖는 전해질 물질은, 예를 들면, 게르마늄셀레늄 화합물(GeSe) 재료와 같은 베이스 글래스 재료(base glass material)일 수 있다. GeSe 화합물은 칼코게나이드 글래스 또는 칼코게나이드 재료로 지칭될 수 있다. 이러한 GeSe 화합물에는, Ge3Se7, Ge4Se6 또는 Ge2Se3이 있다. 다른 실시예에서는, 다른 공지의 재료가 이용될 수 있다.
또 다른 실시예에서, 메모리 부(140)는 자성체 재료를 포함할 수 있다. 자성체 재료는, 예를 들면, Mg, Ni, Co, 및/또는 Fe의 조합을 포함하는 조성물일 수 있다. 이 경우, 메모리 부(140)는 거대자기저항(GMR: Giant Magneto Resistive) 구조 또는 터널링 자기저항(TMR: Tunneling Magneto Resistance) 구조를 포함할 수 있다. 터널링 자기저항 구조의 경우, 메모리 부(140)는 이들 자성체 재료로 이루어진 막과 함께 적합한 절연막의 적층 구조체의 의해 얻어지는 자성 터널링 접합(magneto tunneling junction)을 포함할 수 있으며, 공지의 스핀 토크 전달 메모리를 구현할 수 있다.
메모리 부(140)는 위에서 설명된 재료들이 단일층 또는 복수로 적층된 적층 구조를 가질 수 있다. 일 예로, 메모리 부(140)는 전술한 상변화 재료, 가변 저항성 재료, 자성체 재료들로부터 선택된 2 이상의 막들을 포함할 수 있다. 이러한 적층 구조는 서로 조합되어, 직렬 또는 병렬로 연결될 수 있다.
제1 전극(110), 제 2 전극(120) 및 제3 전극(130)은 동일한 재료이거나 다른 재료일 수 있다. 일 실시예에서, 이들 전극들(110, 120, 130)은 반응성 금속인 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다. 전극들(110, 120, 130)은 필요에 따라 쇼트키 장벽층을 형성하기 위해 큰 일함수를 갖는 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh)을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
일 예로, 전극들(110, 120, 130)은 비활성 금속인 텅스텐(W), TiN 또는 TaN과 같은 도전성질화물, (InSn)2O3와 같은 도전성 산화물을 전극들(EL1, EL2, EL3)의 재료로 이용될 수 있다. 다른 실시예에서, 전극들(110, 140, 150)은 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix와 같은 실리콘 금속 화합물을 포함할 수 있다. 또한, 열거된 전극 재료들은 단일하게, 혼합되거나 합금화되거나, 2 이상의 전극들이 적층되어 적용될 수 있다.
제 1 전극(110) 및 제 2 전극(120)은 워드 라인(WL)과 비트 라인(BL)에 각각 전기적으로 결합된다. 일 실시예에서, 제 1 전극(110) 및 제 2 전극(120)은 워드 라인(WL)과 비트 라인(BL)은 각각 동일한 재료로 형성되어 서로 일체로 형성될 수 있다.
선택부(150)는 적어도 일부에 결정화된 칼코게나이드 재료를 포함하는 칼코게나이드계 박막을 포함한다. 칼코게나이드계 박막은 결정화된 칼코게나이드 재료 뿐만 아니라, 칼코게나이드 화합물들을 포함할 수 있으며, 칼코게나이드 화합물은 As-Te, Ge-Te, As-Te-Ge, As-Se, Ge-Se, 또는 As-Se-Ge 화합물을 포함할 수 있고, 또는 이들에 질소(N)가 도핑된 화합물을 포함할 수 있다.
바람직한 실시예에서, 선택부(150)는 갈륨텔룰라이드(Ga-Te, gallium telluride) 화합물일 수 있으며, 질소(N, nitrogen)으로 도핑될 수 있다. 선택부(150)에 포함된 갈륨텔룰라이드막은 Ga1-xTex (0≤x<1)로 표시될 수 있으며, 바람직하게 x는 0.5 이상 1 미만의 값을 가질 수 있다. 또한 선택부(150)에 도핑되는 질소의 농도는 0을 초과하여 5.0 at% 이하일 수 있으며, 바람직하게는 0을 초과하여 2.4 at% 이하일 수 있다.
이러한 갈륨텔룰라이드(Ga-Te)막 선택부(150)를 포함하는 비선형 선택 소자는 저전력 및 고집적의 저항성 메모리 소자를 구현하도록, 오보닉 문턱 스위치(Ovonic Threshold Switch: OTS) 특성을 가지며, 종래의 선택 소자에 비하여 높은 비선형 특성을 갖고, 외부 전계에 대칭적인 I-V 특성을 가질 수 있다. 또한, 본 발명의 비선형 스위치 소자는 우수한 비선형 특성을 갖도록 낮은 외부 전계에서는 낮은 전류가 흐르고 높은 외부 전계에서는 높은 전류가 흘러 높은 온/오프 전류 비(Ion/Ioff)를 갖는다.
일 실시예에서, 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 막을 포함하는 선택부(150)는 문턱 전압(Vth)의 절반인 전압에서 off 전류(= Ioff @ 1/2 Vth)에 대한 문턱 전압에서의 on 전류 (= Ion@ Vth)로 정의되는 0.2 ㅧ 103 이상의 선택비를 가질 수 있다.
갈륨텔룰라이드(Ga-Te) 선택부를 포함하는 비선형 스위치 소자는, 동작 전압에 비하여 높은 전압을 인가하는 포밍 과정을 생략하거나, 포밍 과정이 필요하더라도 낮은 전압만으로도 비선형 스위치 소자가 포밍될 수 있다. 따라서, 비선형 스위치 소자가 적용되는 메모리 소자의 초기화시 소모 전력이 감소되고, 낮은 전압만으로도 동작이 가능하여 동작 속도가 향상되어 동작 효율이 개선될 수 있다.
도 3은 본 실시예에 의한 선택 소자(200)의 개요적 단면도이다. 도 3을 참조하면, 선택 소자(200)는 T-plug 형태의 선택 소자일 수 있다. 기판(sub) 상에 전도층(250)이 위치한다. 일 실시예로, 기판(sub)은 실리콘 기판일 수 있으며, 도전층(250)은 텅스텐(W)층으로, 워드 라인 및/또는 비트 라인 중 어느 하나의 전도성 라인일 수 있다.
에치 스탑층(240)과 산화막(230)은 도전층(250) 상부에 위치할 수 있다. 일 실시예로, 에치 스탑층(240)은 실리콘 질화막(silicon nitride)이고, 산화막(230)은 실리콘 산화막(silicon oxide)층일 수 있다. 하부 전극(260)은 에치 스탑층(240), 산화막(230)을 관통하여 형성될 수 있다. 하부 전극(260)은 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 스위칭 막(220)의 하부 전극(260, bottom electrode)으로 기능하며, 전극 크기를 감소시키기 위해 플러그 형태로 형성될 수 있다. 일 실시예로, 하부 전극(260)과 에치 스탑층(240) 및 산화막(230) 사이에는 갈륨텔룰라이드(Ga-Te)계 재료의 측벽이 형성될 수 있으며, 수직 방향으로 스위칭 막(220)과 연결될 수 있다.
도 4는 선택 소자(200)의 제조 방법을 개요적으로 도시한 순서도이다. 도 4를 참조하면, 선택 소자(200)의 제조를 위해 우선 하부 전극(260)을 형성한다(S100). 일 실시예로, 하부 전극은 도 2로 예시된 메모리 소자(100)의 제3 전극(130)일 수 있다. 하부 전극(260)의 형성은 스퍼터링 또는 화학기상증착에 의해 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
하부 전극과 연결되도록 스위칭 막(220)을 형성한다(S200). 위에서 설명된 바와 같이 스위칭 막(220)은 질소가 도핑된 갈륨텔룰라이드(Ga-Te) 막일 수 있다.
일 실시예에서, 갈륨텔룰라이드(Ga-Te) 스위칭 막(220)은 5 nm 내지 80nm의 두께를 가질 수 있다. GaTe 스위칭 막(220)이 5 nm 내지 80 nm의 두께를 갖는 경우, 비선형 스위치 소자에서 오보닉 문턱 스위치(OTS) 특성이 나타나며, 종래보다 우수한 비선형 특성을 갖는 효과를 가질 수 있다. 박막의 두께가 5 nm 미만이면 GaTe 재료에 인가된 전계(electric field)가 작은 경우에도 터널 효과(tunnel effect 또는 tunneling)에 의해 전류가 크게 증가하여 오보닉 문턱 스위치(OTS) 특성이 발현되기 어렵다. 스위칭 막(220)의 두께가 80 nm를 초과하는 경우에는 전극에서 발생되는 열이 크게 증가할 가능성이 있어 비선형 스위치 소자의 오보닉 문턱스위치(OTS) 특성 또는 종래보다 우수한 비선형 특성이 나타나지 않을 수 있다.
스위칭 막(220)은 Ga-Te의 합금 타겟을 이용하여 반응성 스퍼터링(reactive sputter)에 의해 형성될 수 있다. 일 실시예로, 반응성 스퍼터링은 일반적으로 아르곤(Argon, Ar), 제논(Xenon, Xe) 또는 크립톤(Krypton, Kr) 등의 불활성 가스에 의해 형성되는 플라즈마에 반응성 가스로 질소(nitrogen, N)를 도입하여 수행된다. 반응성 가스인 질소는 플라즈마에 의해 활성화되고 기판에 증착되는 Ga-Te 스위칭 막에 도핑된다. 불활성 및 반응성 가스의 상대적인 양을 제어하여 스위칭 막에 도핑되는 질소의 도핑 농도를 제어할 수 있다.
스위칭 막 상에 상부 전극(210)을 형성한다(S300). 일 실시예로, 상부 전극(210)은 도 2에서 예시된 제1 전극(120)일 수 있다. 상부 전극(210)도 스퍼터링 또는 화학 기상증착을 통해 형성될 수 있다. 상부 전극 및 상기 하부 전극 중 적어도 어느 하나는 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh) 텅스텐(W), TiN 또는 TaN 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix 중 어느 하나, 이의 혼합물, 합금화물 또는 2 이상의 적층 구조를 포함할 수 있다.
도 5는 타이타늄나이트라이드(TiN)으로 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)로 갈륨텔루라이드(Ga-Te)를 사용한 경우에 스위칭 막(220)의 질소 도핑 농도별 문턱 전압의 변화를 도시한 도면이고, 도 6은 질소 도핑 농도별 문턱 전압값을 도시한 도면이다.
도 6을 참조하면, 질소로 도핑되지 않은 갈륨-텔룰라이드(Ga-Te) 스위칭 막(220)을 포함하는 선택 소자(200)의 문턱 전압은 대략 1.6V으로 측정되었다. 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 갈륨-텔룰라이드(Ga-Te) 스위칭 막(220)에 0.34 at.%의 농도로 질소를 도핑하면 문턱 전압값은 감소하여 1.38V로 측정되었다. 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)의 질소 도핑 농도를 0.96 at.% 로 증가시켰을 때 문턱 전압값은 1.25V로 감소하였다. 이어서, 동일한 상부 전극(210)과 하부 전극(260)을 형성하고, 스위칭 막(220)에 질소 도핑 농도를 2.40 at.% 로 증가시켰을 때 문턱 전압값은 1.15V로 감소하였다.
예시되지 않은 구현예에 의하면, 질소의 도핑 농도는 5.00 at.%까지 증가시킬 수 있으며, 이로부터 문턱 전압값은 1.15V 미만으로 낮출 수 있을 것으로 파악된다.
갈륨-텔룰라이드 스위칭 막(200)에 도핑되는 질소의 농도를 조절하여 스위칭 막(220)의 문턱 전압을 조절할 수 있음을 확인할 수 있다. 따라서, 위에서 설명된 메모리 부(140)를 형성할 수 있는 여러 상변화 재료인 가변 저항성 재료, 자성체 재료들과 함께 형성되어 다양한 메모리 소자의 세트 전압(set voltage)에 따라 목적하는 스위칭 전압을 가지도록 선택 소자를 형성할 수 있다는 장점이 제공된다.
도 7은 메모리 소자(100)의 전압-전류 특성을 개요적으로 나타낸 도면이고, 도 8은는 질소로 도핑된 선택부를 포함하는 메모리 소자의 전압-전류 특성을 개요적으로 나타낸 도면이다. 도 7 및 도 8에서, 실선은 메모리 부의 전압 전류 특성을 나타내며, 굵은 파선은 직렬로 연결된 메모리 부와 선택부의 전압 전류 특성을 나타낸다.
도 7을 참조하면, 메모리 소자(100)에 저장된 데이터를 판독(read)하기 위하여 판독 마진(read margin)으로 도시된 범위 내의 전압을 제공하여 메모리 소자(100)에 저장된 데이터를 판독한다. 일 예로, 판독 마진(read margin)은 스위치부가 도통되는 문턱 전압(VTH)보다 크고, 메모리 부에 대이터를 기록하는 전압(VSET)보다 작은 전압 범위에 상응한다. 일반적으로 판독 전압(VREAD)은 판독 마진(read margin)내에 메모리 부(140)에 형성된 저항(Ron, Roff)에 따라 변화하는 전류를 읽어 데이터를 판독한다.
본 실시예에 의한 선택부와 연결된 메모리 소자의 전류 전압 특성을 살펴보면, 질소로 도핑된 갈륨-텔루라이드 스위치부의 문턱 전압(VTH)이 감소한다. 따라서, 도 8로 예시된 것과 같이 문턱 전압(VTH)이 감소함에 따라 판독 마진이 증가하는 것을 확인할 수 있다. 따라서, 본 실시예에 의한 메모리 소자(100)는 스위칭 막(220)에 질소를 도핑함으로써 문턱 전압을 조절할 수 있어 종래 기술에 비하여 넓은 판독 마진을 얻을 수 있다는 장점이 제공된다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10: 메모리 장치 100: 메모리 소자
WL1, WL2, WL3: 워드 라인 BL1, BL2, BL3: 비트라인
110: 제1 전극 120: 제2 전극
130: 제3 전극 140: 메모리 부
150: 선택부 200: 선택소자
250: 전도층 240: 에치 스탑층
230: 산화막 260: 하부 전극
220: 스위칭막 210: 상부 전극

Claims (5)

  1. 선택 소자로, 상기 선택 소자는:
    제1 전극 및 제2 전극
    상기 제1 전극과 상기 제2 전극 사이에 위치하고, 질소가 도핑된 갈륨텔룰라이드 스위칭막을 포함하는 선택 소자.
  2. 제1항에 있어서,
    상기 스위칭 막은,
    상기 질소가 0 초과 2.4 at% 이하로 도핑된 선택 소자.
  3. 제1항에 있어서,
    상기 스위칭 막은,
    상기 질소가 0 초과 5.00 at% 이하로 도핑된 선택 소자.
  4. 메모리 소자로, 상기 메모리 소자는:
    제1 전극 및 제2 전극
    상기 제1 전극과 연결되며, 저항값의 변화로 데이터를 저장하는 메모리 부;
    상기 제2 전극과 연결되며, 제공되는 전압에 따라 도통과 차단이 제어되는 스위치 부를 포함하며,
    상기 스위치 부는, 질소가 도핑된 칼코겐 물질을 포함하는 메모리 소자.
  5. 제1항에 있어서,
    상기 스위치 부는,
    상기 질소가 0 초과 2.4 at% 이하로 도핑된 메모리 소자.
KR1020200116164A 2020-09-10 2020-09-10 선택 소자 및 이를 포함하는 메모리 소자 KR102395814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200116164A KR102395814B1 (ko) 2020-09-10 2020-09-10 선택 소자 및 이를 포함하는 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200116164A KR102395814B1 (ko) 2020-09-10 2020-09-10 선택 소자 및 이를 포함하는 메모리 소자

Publications (2)

Publication Number Publication Date
KR20220033828A true KR20220033828A (ko) 2022-03-17
KR102395814B1 KR102395814B1 (ko) 2022-05-06

Family

ID=80936410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200116164A KR102395814B1 (ko) 2020-09-10 2020-09-10 선택 소자 및 이를 포함하는 메모리 소자

Country Status (1)

Country Link
KR (1) KR102395814B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706805B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR20100084333A (ko) * 2009-01-16 2010-07-26 한국과학기술원 저항 변화 메모리
KR101931887B1 (ko) * 2017-09-08 2018-12-21 아주대학교산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
KR20200048751A (ko) * 2018-10-30 2020-05-08 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706805B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR20100084333A (ko) * 2009-01-16 2010-07-26 한국과학기술원 저항 변화 메모리
KR101931887B1 (ko) * 2017-09-08 2018-12-21 아주대학교산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
KR20200048751A (ko) * 2018-10-30 2020-05-08 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자

Also Published As

Publication number Publication date
KR102395814B1 (ko) 2022-05-06

Similar Documents

Publication Publication Date Title
KR102295524B1 (ko) 메모리 소자
KR102530067B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN112652643B (zh) 存储器件
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US7492635B2 (en) NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
CN109493904B (zh) 集成电路及存储器阵列中的被选存储单元的写入方法
US20080173931A1 (en) Multilevel-Cell Memory Structures Employing Multi-Memory Layers with Tungsten Oxides and Manufacturing Method
KR20180010790A (ko) 메모리 소자
US9263670B2 (en) Memory element and memory device
TWI757460B (zh) 記憶體胞切換裝置
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US7884342B2 (en) Phase change memory bridge cell
WO2017217119A1 (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
US8284597B2 (en) Diode memory
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
TWI757029B (zh) 包含硫的切換裝置、記憶體裝置及積體電路記憶體裝置
KR102130219B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
KR102395814B1 (ko) 선택 소자 및 이를 포함하는 메모리 소자
US20200066794A1 (en) Memory cell switch device
KR20220038919A (ko) 선택 소자 및 이를 포함하는 메모리 소자 및 메모리 장치
KR102352383B1 (ko) 선택 소자 및 이를 포함하는 저항 변화형 메모리 장치
US20240147735A1 (en) Metal-doped switching device and semiconductor device including the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant