KR100706805B1 - 상변화 메모리 소자 및 그 제조 방법 - Google Patents

상변화 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100706805B1
KR100706805B1 KR1020060008674A KR20060008674A KR100706805B1 KR 100706805 B1 KR100706805 B1 KR 100706805B1 KR 1020060008674 A KR1020060008674 A KR 1020060008674A KR 20060008674 A KR20060008674 A KR 20060008674A KR 100706805 B1 KR100706805 B1 KR 100706805B1
Authority
KR
South Korea
Prior art keywords
phase change
nitrogen
layer
change layer
chalcogen compound
Prior art date
Application number
KR1020060008674A
Other languages
English (en)
Inventor
박정희
박주철
배준수
구봉진
하용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060008674A priority Critical patent/KR100706805B1/ko
Priority to TW096102495A priority patent/TWI344691B/zh
Priority to US11/627,775 priority patent/US7425735B2/en
Application granted granted Critical
Publication of KR100706805B1 publication Critical patent/KR100706805B1/ko
Priority to US12/189,477 priority patent/US7615401B2/en
Priority to US12/568,402 priority patent/US7943918B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

상변화 물질을 이용한 메모리 소자 및 그 제조 방법이 제공되는 데, 이 메모리 소자는 서로 다른 질소 도핑 농도를 나타내는 차례로 적층된 제1 상변화층 및 제2 상변화층을 포함하고, 높은 농도의 질소로 도핑된 상변화층에는 접착층이 형성되며, 높은 농도의 질소로 도핑된 상변화층은 접착층의 구성 물질이 낮은 농도의 질소로 도핑된 상변화층으로 이동하는 것을 제어한다.
상변화 물질, 상변화 메모리 소자, 칼코겐 화합물

Description

상변화 메모리 소자 및 그 제조 방법{PHASE-CHANGEABLE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 본 발명의 일 실시 예에 따른 상변화 메모리 소자(1)를 개략적으로 도시한다.
도 2는 본 발명의 일 실시 예에 따른 질소 도핑 농도에 따른 GST의 비저항을 개략적으로 도시한다.
도 3은 도 1의 상변화 메모리 소자에서 제2 상변화층(25)의 두께에 따른 상변화층(21)의 리셋 전류 및 셋 저항을 개략적으로 보여준다.
도 4는 본 발명의 일 실시 예에 따른 상변화층을 형성하는 장치를 개략적으로 보여준다.
도 5는 본 발명의 상변화 메모리 소자를 사용하는 메모리를 포함하는 전형적인 프로세서 기반 데이터 처리 시스템을 개략적으로 도시한다.
도 6은 본 발명의 일 실시 예에 따른 상변화 메모리 소자의 티타늄 농도 프로파일을 개략적으로 보여주는 그래프이다.
본 발명은 반도체 메모리 소자에 관한 것으로서, 더욱 상세하게는 상변화 메모리 소자 및 그 형성 방법에 관한 것이다.
상변화 메모리 소자는 비휘발성 메모리 소자의 일 종으로서, 칼코겐 화합물 같이 인가되는 전기 신호에 의해 결정 상태 및 비정질 상태 사이에서 스위칭 되어 구별가능한 높은 저항 상태 및 낮은 저항 상태를 나타내는 상변화 물질을 사용한다. 인가된 전압에 대응하여 상변화 물질에 전류가 흐르고 상변화 물질이 가열된다. 가열되는 온도 및 가열 기간에 따라 상변화 물질은 높은 저항 상태 (리셋 상태)인 비정질 상태 또는 낮은 저항 상태 (셋 상태)인 결정 상태로 프로그램되며, 높은 저항 상태 및 낮은 저항 상태는 가역적으로 스위칭 된다.
상변화 물질의 가열 온도는 전류의 양에 비례하는 데, 프로그램 전류의 양이 증가할수록 높은 집적도의 달성은 어려워진다. 리셋 상태로의 스위칭은 셋 상태로의 스위칭보다 많은 전류가 요구되기 때문에, 높은 집적도 달성을 위해서는 특히 리셋 상태로의 스위칭을 위한 전류 (리셋 전류)를 낮추는 것이 필요하다.
본 발명은 적어도 상기와 같은 요구 내지는 필요를 고려하여 제안되었으며, 본 발명은 높은 집적도 달성에 유리한 상변화 메모리 소자 및 그 형성 방법을 제공한다.
본 발명의 실시 예들은 상변화 메모리 소자를 제공한다. 본 발명의 일 실시 예에 따른 상변화 메모리 소자는 제1저항 상태와 상기 제1저항 상태보다 낮은 제2 저항 상태 사이에서 스위칭이 일어나며 제1 농도로 질소가 도핑된 제1 칼코겐 화합물, 그리고 상기 제1 칼코겐 화합물 상에 형성되고 상기 제1 농도보다 높은 제2 농도로 질소가 도핑 되고 상기 제1 칼코겐 화합물로 물질이 이동하는 것을 제어하는 제2 칼코겐 화합물을 포함할 수 있다.
이 실시 예의 상변화 메모리 소자에서, 상기 제1 칼코겐 화합물은 0 내지 5 원자%로 질소가 도핑 될 수 있고, 상기 제2 칼코겐 화합물은 5 내지 20 원자%로 질소가 도핑 될 수 있다.
이 실시 예의 상변화 메모리 소자는 상기 제2 칼코겐 화합물 상에 형성된 접착층; 상기 제1 칼코겐 화합물 상에 형성된 제1 전극; 그리고, 상기 접착층 상에 형성된 제2 전극을 더 포함할 수 있다. 여기서, 상기 제2 칼코겐 화합물은 상기 접착층 및 상기 제1 칼코겐 화합물 사이에 끼이며, 상기 접착층은 상기 제2 칼코겐 화합물 및 상기 제2 전극 사이에 끼이며, 상기 제1 칼코겐 화합물은 상기 제1 전극 및 상기 제2 칼코겐 화합물 사이에 끼일 수 있다.
이 실시 예의 상변화 메모리 소자에서, 상기 제1 칼코겐 화합물의 그레인 크기는 상기 제2 칼코겐 화합물의 그레인 크기보다 더 클 수 있다.
본 발명의 다른 실시 예에 따른 상변화 메모리 소자는 서로 대향 하는 제1 전극 및 제2 전극; 상기 전극들 사이에 끼인 상변화 메모리 요소; 그리고, 상기 상변화 메모리 요소와 제2 전극 사이에 끼인 접착층을 포함할 수 있는 데, 상기 상변화 메모리 요소는 상기 두 전극들에 전기적인 신호가 인가될 때 제1저항 상태와 상 기 제1저항 상태보다 낮은 제2저항 상태 사이에서 스위칭이 일어나는 제1 상변화층; 그리고 상기 제1 상변화층 상에 형성되고 상기 제1 상변화층보다 더 높은 농도로 질소가 도핑된 제2 상변화층을 포함할 수 있으며, 상기 제1 전극 및 제2 전극에 전기적 신호가 인가되어 상기 제1 상변화층에 상기 스위칭이 일어날 때, 상기 제2 상변화층에는 상기 스위칭이 일어나지 않는다.
본 발명의 일 실시 예에 따른 상변화 메모리 소자 형성 방법은 제1 농도의 질소로 도핑된 제1 상변화층을 형성하는 것; 그리고, 상기 제1 상변화층 상에 상기 제1 농도보다 높은 제2 농도의 질소로 도핑된 제2 상변화층을 형성하는 것을 포함할 수 있다.
이 실시 예의 상변화 메모리 소자 형성 방법에서, 상기 제1 상변화층 및 상기 제2 상변화층은 칼코겐 화합물을 타깃으로 하고 스퍼터링 가스로서 아르곤 가스를 사용하고 질소 소오스로서 질소 가스를 사용하는 스퍼터링 방법에 의해서 형성될 수 있다.
이 실시 예의 상변화 메모리 소자 형성 방법은 상기 제1 상변화층에 결합하는 제1 전극을 형성하는 것; 상기 제2 상변화층에 결합하는 접착층을 형성하는 것; 그리고 상기 접착층에 결합하는 제2 전극을 형성하는 것을 더 포함할 수 있다.
본 발명의 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상 이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층(또는 막), 패턴 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고(또는 형성된다고) 언급되는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막, 또는 패턴 등을 기술하기 위해서 사용되었지만, 이들 영역, 막, 패턴이 이 같은 용어들에 의해서 한정되어서는 안 된다. 또한, 이들 용어들은 단지 어느 소정 영역, 막, 또는 패턴을 다른 영역, 막, 또는 패턴과 구별시키기 위해서 사용되었을 뿐이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 상변화 메모리 소자(1)를 개략적으로 도시한다. 도 1을 참조하면, 상변화 메모리 소자(1)는 제1 전극(11) 및 제2 전극(41) 사이에 끼인 메모리 요소인 상변화층(21)을 포함한다. 상변화층(21)은 제1 상변화층(23) 및 제2 상변화층(25)을 포함한다. 본 발명에서, 제1 상변화층(23)은 제2 상변화층(25)과는 다른 화학적. 전기적. 물리적 특성이 있다. 본 명세서에서 제1 상변화층(23)과 제2 상변화층(25)이 서로 다른 화학적. 전기적. 물리적 특성이 있다는 것이 가리키는 것은, 예를 들어 여기에 한정되는 것은 아니며; 두 상변화층이 서로 다른 그레인 크기를 가지거나, 서로 다른 비저항을 가지거나, 서로 다른 화학조성을 가진다거나, 서로 다른 농도로 질소가 도핑 되거나, 서로 다른 열전도율(Tc; Thermal conductivity)을 가진다는 것을 가리킬 수 있다. 예를 들어, 제2 상 변화층(25)은 제1 상변화층(23)보다 높은 농도로 도핑된 질소를 포함할 수 있다. 또는 제2 상변화층(25)은 도핑된 질소를 포함하고 제1 상변화층(23)은 질소를 포함하지 않을 수 있다. 또는 제2 상변화층(25)은 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 또는 티타늄 텅스텐을 포함하고, 제1 상변화층(23)은 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 및 티타늄 텅스텐을 포함하지 않을 수 있다. 또는 제2 상변화층(25)은 제1 상변화층(23)보다 더 많은 티타늄 또는 지르코늄을 포함할 수 있다. 또는 제1 상변화층(23)의 그레인 크기보다 제2 상변화층(25)의 그레인 크기가 더 작을 수 있다.
제2 상변화층(25)과 제2 전극(41) 사이에는 접착층(31)이 개재한다. 접착층(31)은 예를 들어 접착층(31)은 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 또는 티타늄 텅스텐일 수 있다.
제1 전극(11) 및 제2 전극(41)의 재질은 상변화층(21)에 전기적인 신호를 제공할 수 있는 도전성 재질이면 특별히 제한되는 것은 아니다. 예를 들어, 제1 전극(21)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 몰리브덴 질화물(MoN), 니오븀 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 붕소 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 붕소 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산소 질화물(TiON), 티타늄 알루미늄 산소 질화물(TiAlON), 텅스텐 산소 질화물(WON), 탄탈륨 산소 질화물(TaON), 탄소 원소를 함유하는 도전성 물질, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄 실리사이드, 탄탈륨 실리사이드 중 어느 하나 또는 이들의 조합일 수 있다.
제2 전극(41)은 예를 들어 티타늄 질화물(TiN), 알루미늄(Al), 알루미늄-구리 합금(Al-Cu), 알루미늄-구리-실리콘 합금(Al-Cu-Si), 텅스텐 실리사이드(WSi), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄 텅스텐(TiW), 구리(Cu) 중 어느 하나 또는 이들의 조합일 수 있다.
일 실시 예에 있어서, 상변화층(21)은 칼코겐 화합물일 수 있다. 예를 들어, 칼코겐 화합물은 Ge-Sb-Te, As-Sb-Te As-Ge-Sb-Te, Sn-Sb-Te, In-Sn-Sb-Te, Ag-In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se, 6A족 원소-Sb-Se 를 포함한다.
본 발명의 일 실시 예에 있어서, 제1 상변화층(23)보다 제2 상변화층(25)이 더 많은 양의 질소로 도핑 될 수 있다. 예를 들어, 제1 상변화층(23)은 예를 들어 0 내지 5 원자%로 질소가 도핑 될 수 있고, 제2 상변화층(25)은 5 내지 20 원자%로 질소가 도핑 될 수 있다. 도핑 되는 질소의 양이 증가할수록 상변화층의 비저항은 증가하는 데, 이는 도 2로부터 확인할 수 있다. 도 2에서 상변화층으로 GST(게르마늄-스티비움-안티몬)가 사용되었으며, 가로축은 GST에 포함된 질소 원소의 원자 %를 나타내고 세로축은 비저항 (Ωcm)을 나타낸다.
질소 원소가 도핑 되지 않은 상변화층은 조밀육방격자(HCP) 결정 구조가 우세하나, 질소 원소가 도핑되면 상변화층은 면심입방배열(FCC)의 결정 구조가 우세 해진다. 질소가 도핑된 상변화층에서 결정 상태 및 비정질 상태 사이의 스위칭에서 측정되는 자유 에너지 변화량(△Gdoped)은 질소가 도핑 되지 않은 상변화층에서의 결정 상태 및 비정질 상태 사이의 스위칭에서 측정되는 자유 에너지 변화량(△Gundoped)보다 작다. 따라서, 상변화층이 질소로 도핑 될 경우, 상변화 메모리 소자의 프로그램을 위해 요구되는 프로그램 전류, 특히 리셋 전류는 감소한다.
또, 질소가 도핑된 상변화층은 질소가 도핑되지 않은 상변화층에 비해서 월등히 작은 크기의 그레인을 가진다. 따라서, 본 발명의 일 실시 예와 같이 질소가 도핑될 수록 상변화층의 저항이 증가하며 이는 리셋 전류의 감소로 나타난다.
본 발명의 일 실시 예에 따르면, 제1 전극(11)과 제2 전극(41)을 통해 열, 빛, 전압, 전류 같은 에너지가 상변화층(21)에 인가될 때, 제1 전극(11)에 접촉하는 제1 상변화층(23)의 일부분에서 셋 상태 및 리셋 상태 사이의 상변화 스위칭이 일어나고, 제2 상변화층(25)에서는 상변화 스위칭이 일어나지 않는다. 제1 전극(11)은 콘택트 플러그 형태로서 제1 전극(11)에 접촉한 제1 상변화층(23) 부분에서 전류가 집중하게 되어 그 부분에서 온도가 상승하게 되어 상변화 스위칭이 일어난다.
상태 변화가 제1 상변화층(23)에서 발생하기 때문에, 본 실시 예에서 제2 상변화층(25)은 제1 상변화층(23)과는 다른 화학적. 전기적. 물리적 특성을 가질 수 있다. 접착막(31)의 티타늄 또는 지르코늄이 확산하여 스위칭이 발생하는 제1 상변화층(23)으로 침투할 수 있는 데, 이는 누설 전류를 증가시키고 리셋 전류를 증가 시킬 수 있다. 따라서, 본 발명의 제2 상변화층(25)은 티타늄 같은 물질이 스위칭이 일어나는 제1 상변화층(23)으로 침투하는 것을 방지하는 기능을 갖는다. 전술하였듯이, 제2 상변화층(25)은 제1 상변화층(23)보다 더 많은 농도의 질소를 포함한다. 그런데 질소 도핑 농도가 높을수록 상변화층의 그레인 크기는 작아진다. 즉, 제1 상변화층(23)의 그레인 크기보다 제2 상변화층(25)의 그레인 크기가 더 크다. 따라서, 제2 상변화층(25)은 그 그레인 크기가 작아 물질 방지막으로서의 기능을 하여 접착막(31)을 구성하는 물질, 예를 들어 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 또는 티타늄 텅스텐이 제1 상변화층(23)으로 확산하는 것을 억제할 수 있다. 예를 들어 접착막(31)으로부터 확산하는 물질이 제2 상변화층(25)에 거의 대부분이 도달하고 제1 상변화층(21)에는 거의 도달하지 못한다.
또, 상태변환 중에 제2 상변화층(25)은 제1 상변화층(23)에 인가된 열이 외부로 빠져나가는 것을 방지할 수 있는 기능을 가지도록 형성될 수 있다. 즉, 제2 상변화층(25)은 낮은 열전도율(Tc)을 나타낼 수 있다. 또는 제2 상변화층(25)은 제1 상변화층(23)보다 열전도율(Tc)이 낮은 특성을 가질 수 있다. 제2 상변화층(25)이 우수한 단열 효과를 나타내어, 제1 상변화층(23)에 대한 프로그램 효율을 향상시킬 수 있다.
또, 접착층으로부터 확산한 대부분의 도전성 성분이 제2 상변화층(25)에 머무르기 때문에, 즉, 제2 상변화층(25)은 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 또는 티타늄 텅스텐 같은 도전성 성분을 포함하게 되어 저항이 낮아져서, 제1 상변화층(23)에 우수한 옴성 접촉(ohmic contact)을 형성할 수 있다.
본 실시 예에 따르면 제2 상변화층(25)이 접착층(31)의 구성 성분이 확산하는 것을 방지하기 때문에, 접착층(31)의 두께를 두껍게 가져갈 수 있으므로 상변화층(21)과 제2 전극(41) 사이의 우수한 접착력을 담보할 수 있다.
도 1의 상변화층(21)에서 제2 상변화층(25)의 두께와 리셋 전류 및 셋 저항 사이의 관련성을 확인하기 위해 실험을 했으며 그 결과가 도 3의 그래프로 나타났다. 도 3의 실험에서, 상변화층(21)의 두께를 1000Å으로 유지하면서 제2 상변화층(25)의 두께를 변경시켰다. 또, 제1 상변화층(23)에 도핑된 질소는 0.75 원자 % 였고, 제2 상변화층(25)에 도핑된 질소는 6.5 원자 % 였다. 도 3에서, 가로 축은 제2 상변화층(25)의 두께(Å)를 가리키고 좌측 세로 축은 리셋 전류(mA)를, 우측 세로 축은 셋 저항(kΩ)을 가리킨다. 도 3을 참조하면, 제2 상변화층(25)이 두껍게 형성될수록 리셋 저항이 감소하는 것을 확인할 수 있다. 이 같은 결과를 나타내는 이유들 중 하나는 두껍게 형성될 수록 제2 상변화층(25)의 물질 이동 차단 기능은 증가하기 때문이다.
다른 방법으로서, 도 3에서와 같이 제2 상변화층(25)의 두께를 조절하는 대신에, 제2 상변화층(25)의 두께를 일정하게 유지한 채로 제2 상변화층(25)의 질소 도핑 농도를 조절할 수도 있다. 제2 상변화층(25)의 질소 도핑 농도를 증가시킬수록 제2 상변화층(25)의 물질 차단 기능은 향상되기 때문에, 리셋 저항은 감소할 것이다.
제2 상변화층(25)의 질소 도핑 농도 또는 두께는 접착층(31)의 두께를 크게 좌우하는 데, 질소 도핑 농도가 높을수록, 두께가 두꺼울 수록 물질 차단 기능이 향상되어, 접착층(31)의 두께를 크게 가져갈 수 있으며 우수한 접착 특성을 확보할 수 있다. 접착층(31)의 두께가 얇다면, 상변화층(21)으로부터 제2 전극(41)이 들뜨는 현상 (lifting)이 발생할 수 있으며, 이 같은 들뜸 현상은 높은 집적도의 소자일수록 더 심각하다. 따라서 본 실시 예의 상변화 메모리 소자는 높은 집적도를 달성하기에 아주 적절하다.
상변화 메모리 소자(1)에 대한 프로그램은 두 전극들(11, 41)을 통해 전기적인 신호, 예를 들어 프로그램 전류를 제1 상변화층(23)에 인가하는 것에 의해 이루어 진다. 상대적으로 높은 프로그램 전류를 짧은 시간 인가한 후 재빨리 냉각시키면 제1 전극(11)에 인접한 제1 상변화층(23)의 일부분은 비정질 상태가 된다. 따라서 상변화 메모리 소자(1)는 저항이 높은 리셋 상태가 된다. 반면, 상대적으로 낮은 프로그램 전류를 긴 시간 인간한 후 냉각시키면 제1 전극(11)에 인젖ㅂ한 제1 상변화층(23)의 일부분은 결정질 상태가 된다. 따라서 상변화 메모리 소자(1)는 저항이 낮은 셋 상태가 된다.
상변화 메모리 소자(1)에 저장된 정보에 대한 판독은 상변화층(21)의 저항을 측정하는 것에 의해 이루어진다. 예를 들어, 판독을 위한 전기적인 신호, 예를 들어 판독 전류가 두 전극들(11, 41)을 통해서 상변화층(21), 특히 제1 상변화층(23)에 인가되고 이에 따른 제1 상변화층(23) 양단의 전압 (판독 전압)이 감지증폭기 같은 비교 수단에 의해서 기준 전압과 비교된다. 판독 전압은 제1 상변화층(23)의 저항에 비례하는 데, 높은 판독 전압은 높은 저항 상태, 즉, 리셋 상태를 낮은 판 독 전압은 낮은 저항 상태, 즉 셋 상태를 가리킨다.
이후부터는 상변화층(21)을 형성하는 방법에 대해서 도 4를 참조하여 설명을 하기로 한다. 도 4는 본 발명의 상변화층(21) 형성에 사용되는 증착 챔버의 일 실시 형태를 도시한다. 본 발명의 제1 상변화층(21) 및 제2 상변화층(23)은 동일한 증착 챔버에서 인-시튜로 증착되거나 또는 서로 다른 증착 챔버들에서 각각 형성될 수 있다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 칼코겐 화합물 증착 장치(300)는 서로 대향 하는 기판(305) 및 칼코겐 화합물 타깃(307)을 구비하는 반응 챔버(301)를 포함한다. 칼코겐 화합물 타깃(307) 및 기판(305)에 직류 펄스를 제공하는 직류 펄스 발생기(311)가 칼코겐 화합물 타깃(307) 및 기판(305) 사이에 연결된다. 기판(305)은 지지대(303)에 의해서 지지된다. 칼코겐 화합물 타깃(307) 뒷면에 마그네트(309)가 장착되어, 스퍼터링시 마그네트(309)가 있는 타깃(307) 부위는 반응 챔버(301) 내의 다른 부위보다 고밀도의 플라즈마가 형성되는 데, 이로 인해 더 많은 타깃 원소가 방출되어 기판의 박막 증착 속도가 증가한다. 칼코겐 화합물 타깃(307)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, In-Sn-Sb-Te, Ag-In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se, 6A족 원소-Sb-Se 등으로 이루어질 수 있다.
반응 챔버(301) 벽에는 불활성 가스와 질소 가스가 유입되는 가스 공급관(313)이 구비되어 있다. 또한, 반응 챔버(301) 내의 반응 부산물을 배출하기 위한 배출관(315)이 반응 챔버(301)에 연결되어 있다. 진공 펌프에 의해서 반응 챔버 (301)는 고진공 상태로 유지된다.
도핑 농도에 따라 가스 공급관(313)으로 공급되는 질소 가스의 유량이 결정된다. 예를 들어 제1 상변화층(23)을 형성하기 위해서 약 2 sccm의 유량으로 질소 가스가 공급될 수 있으며, 제2 상변화층(25)을 형성하기 위해서 약 25sccm의 유량으로 질소 가스가 공급될 수 있다. 반응 챔버 내부(301)는 약 0.1 내지 약 1 밀리 토르(mT)의 압력 범위, 섭씨 약 100도 내지 350도의 온도 범위로 유지될 수 있다.
직류 펄스 발생기(311)는 타깃(307)과 기판(305)에 양의 값의 직류 펄스, 또는 음의 값의 직류 펄스 또는 양의 값 및 음의 값 사이를 스윙하는 직류 펄스를 제공할 수 있다. 직류 펄스의 생성은 직류 바이어스 공급원(311a) 및 상기 직류 바이어스 공급원(311a)에 의한 직류 전압을 구형파 형태의 펄스 전압으로 전환하는 펄스 변환기(311b)에 의해서 이루어질 수 있다. 직류 바이어스를 이용해서 펄스화된 직류 바이어스를 형성하는 방법은 당 업계에서 잘 알려져 있기 때문에 자세한 설명을 생략한다.
가스 공급관(313)을 통해서 아르곤 같은 불활성 가스와 질소 가스가 미리 결정된 유량으로 반응 챔버(301) 내로 유입된다. 반응 챔버(301) 내의 아르곤 가스 및 질소 가스는 직류 펄스 발생기(311)에 의해서 타깃(307)과 기판(305)에 제공되는 고 전압 펄스에 의해 플라즈마 상태로 된다.
플라즈마 상태의 아르곤 이온(Ar+)이 높은 에너지를 가지면서 타깃(307)의 표면에 충돌하고 이에 따라 타깃(307) 표면으로부터 타깃(307)을 구성하는 원소들이 이탈된다. 타깃(307)으로 부터 이탈된 타깃 구성 원소들과 질소 라디칼 사이에 반응이 일어나 질소 원소로 도핑된 칼코겐 화합물 박막이 기판(305) 상에 증착된다.
가스 공급관(313)으로 유입되는 질소 가스의 양을 제어하면 인-시튜로 동일 증착 장치(300)를 사용하여 제1 상변화층(23) 및 제2 상변화층(25)을 형성할 수 있다. 예를 들어 원하는 제1 유량의 질소 가스를 공급하면서 원하는 두께의 제1 상변화층을 형성 한 후, 질소 가스의 유량을 증가시켜 제2 유량의 질소 가스를 공급하면서 원하는 두께의 제2 상변화층을 형성한다.
상변화층(21)은 기상증착방법, 원자층증착방법 등의 방법을 사용하여 형성될 수도 있다.
다시 도 1을 참조하여, 제1 전극(11)은 절연막을 관통하는 플러그 형태로 형성되며, 절연막 증착, 절연막에 콘택트 홀 형성, 제1 전극을 위한 도전막 증착 및 증착된 도전막에 대한 식각 공정을 진행하는 것에 의해 형성될 수 있다. 제1 전극을 위한 도전막 증착은 예컨대, 물리적 기상증착법, 화학적 기상증착법, 스퍼터링 증착법, 원자층 증착법 등을 적용할 수 있다. 증착된 도전막에 대한 식각 공정은 에치백 공정, 화학적기계적연마 공정을 적용할 수 있다.
제2 전극(41)은 예를 들어 제2 전극을 위한 도전막을 증착하고 사진식각 공정을 이용한 패터닝하는 공정을 진행하는 것에 의해 형성될 수 있다. 마찬가지로 제2 전극을 위한 도전막의 증착은 물리적 기상증착법, 화학적 기상증착법, 스퍼터링 증착법, 원자층 증착법 등을 적용할 수 있다.
접착막(31) 역시 증착 및 사진식각 공정을 이용한 패터닝 공정을 진행하는 것에 의해 형성될 수 있다.
상변화층(21), 접착층(31) 및 제2 전극(41)은 한 번의 패터닝 공정으로 형성될 수 있다. 예를 들어 상변화층, 접착층 및 제2 전극을 위한 박막들을 제1 전극(11)이 형성된 절연막 상에 순차적으로 형성한 후, 사진식각 공정을 이용하여 절연막이 노출될 때까지 형성된 박막들에 대한 패터닝 공정을 진행하여 상변화층(21), 접착층(31) 및 제2 전극(41)을 형성할 수 있다.
도 5는 본 발명의 상변화 메모리 소자를 사용하는 메모리(52)를 포함하는 전형적인 프로세서 기반 데이터 처리 시스템(50)을 개략적으로 도시한다. 데이터 처리 시스템(50)은 마이크로 프로세서, 디지털 신호 프로세서 또는 다른 프로그램가능 디지털 로직 장치 같은 중앙처리장치(CPU)(54)를 포함하며, 버스(58)를 통해서 입출력 장치(56)와 통신한다. 메모리(52)는 메모리 제어기를 통해 버스(54) 상에서 시스템과 통신한다. 예를 들어 데이터 처리 시스템(50)이 컴퓨터 시스템일 경우, 플로피 디스크 드라이브(60), 콤팩트 디스크 롬 드라이브(62) 같은 주변 장치를 포함하며, 이들 주변 장치는 버스(54) 상에서 중앙처리장치(54)와 통신한다. 메모리(50)는 하나 또는 그 이상의 저항 메모리 요소를 포함한다. 필요에 따라서, 메모리(50)는 중앙처리장치(52)와 결합해 하나의 집적회로를 형성할 수 있다.
또, 데이터 처리 시스템(50)이 개인용 무선 통신이 지원되는 휴대 단말기(PDA), 휴대 컴퓨터, 휴대폰, 디지털 음악 재생기, 디지털 카메라 또는 무선으로 정보를 주고 받을 수 있는 장치와 같은 무선 장치에 적용될 수 있다.
(실험예)
기판 상에 티타늄알루미늄질화막의 제1 전극, 약 3 원자 %의 질소를 포함하는 제1 GST층, 약 10 원자 %의 질소를 포함하는 제2 GST층, 티타늄 접착층, 그리고 티타늄 질화막 제2 전극을 차례로 적층한 후 적층된 막질의 깊이에 따른 원소 농도를 측정하였으며 그 결과가 도 6에 개략적으로 도시되어 있다.
제2 GST는 제1 GST보다 높은 질소 원소를 포함하기 때문에, 제1 GST에 비해서 게르마늄, 스티비움, 안티몬의 양이 감소한다. 도 6을 참조하면 깊이 약 500에서 1000Å 사이의 깊이에서 게르마늄, 스티비움, 안티몬이 거의 일정하게 유지되다가 약 500Å 이하의 깊이에서 점차로 감소하는 것을 확인할 수 있는 데, 일정하게 유지되는 부분이 제1 GST층에 해당하고 감소하는 부분이 제2 GST층에 해당한다.
도 6을 참조하면, 티타늄 농도가 티타늄 질화막 제2 전극층, 티타늄 접착층, 제2 GST층으로 갈수록 감소하다가 제1 GST층의 상부로 가면서 급격히 감소하여 제1 GST층에는 아주 작게되는 것을 확인 할 수 있다. 이는 티타늄 접착층에 접하는 제2 GST층에 대부분의 티타늄이 흡수되고, 제1 GST층으로는 거의 티타늄이 확산되지 않는 다는 것을 입증한다. 즉, 제2 GST층이 티타늄이 제1 GST층으로 확산하는 것을 방지하는 기능을 한다는 것을 확인할 수 있다.
본 발명의 상변화 메모리 소자에 따르면 프로그램 전류를 낮출 수 있다.
또, 본 발명의 상변화 메모리 소자에 따르면 신뢰성 있는 높은 집적도의 상변화 메모리 소자를 구현할 수 있다.
또, 본 발명의 상변화 메모리 소자에 따르면 상변화층과 전극의 접착 특성을 향상시킬 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 저항 상태와 상기 제1 저항 상태보다 낮은 제2 저항 상태 사이에서 스위칭이 일어나며 제1 농도로 질소가 도핑된 제1 칼코겐 화합물; 그리고,
    상기 제1 칼코겐 화합물 상에 형성되고 상기 제1 농도보다 높은 제2 농도로 질소가 도핑 되고 상기 제1 칼코겐 화합물로 물질이 이동하는 것을 제어하는 제2 칼코겐 화합물을 포함하는 상변화 메모리 소자.
  2. 청구항 1에 있어서, 상기 제1 칼코겐 화합물은 0 내지 5 원자%로 질소가 도핑된 상변화 메모리 소자.
  3. 청구항 1에 있어서, 상기 제2 칼코겐 화합물은 5 내지 20 원자%로 질소가 도핑된 상변화 메모리 소자.
  4. 청구항 1에 있어서, 상기 제1 칼코겐 화합물은 0 내지 5 원자%로 질소가 도핑 되고, 상기 제2 칼코겐 화합물은 5 내지 20 원자%로 질소가 도핑된 상변화 메모리 소자.
  5. 청구항 4에 있어서, 상기 제2 칼코겐 화합물은 티타늄, 지르코늄, 텅스텐, 몰리브덴, 탄탈륨, 구리, 알루미늄, 또는 티타늄 텅스텐을 포함하는 상변화 메모리 소자.
  6. 청구항 4에 있어서, 상기 제1 칼코겐 화합물 및 제2 칼코겐 화합물은 독립적으로 Ge-Sb-Te, As-Sb-Te As-Ge-Sb-Te, Sn-Sb-Te, In-Sn-Sb-Te, Ag-In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se, 6A족 원소-Sb-Se 중 어느 하나인 상변화 메모리 소자.
  7. 청구항 1에 있어서, 상기 제2 칼코겐 화합물 상에 형성된 접착층; 상기 제1 칼코겐 화합물 상에 형성된 제1 전극; 그리고, 상기 접착층 상에 형성된 제2 전극을 더 포함하며,
    상기 제2 칼코겐 화합물은 상기 접착층 및 상기 제1 칼코겐 화합물 사이에 끼이며, 상기 접착층은 상기 제2 칼코겐 화합물 및 상기 제2 전극 사이에 끼이며, 상기 제1 칼코겐 화합물은 상기 제1 전극 및 상기 제2 칼코겐 화합물 사이에 끼이는 상변화 메모리 소자.
  8. 청구항 7에 있어서, 상기 제1 칼코겐 화합물은 0 내지 5 원자%로 질소가 도핑 되고, 상기 제2 칼코겐 화합물은 5 내지 20 원자%로 질소가 도핑된 상변화 메모리 소자.
  9. 청구항 8에 있어서, 상기 접착층은 티타늄 또는 지르코늄인 상변화 메모리 소자.
  10. 청구항 8에 있어서, 상기 제1 칼코겐 화합물의 그레인 크기는 상기 제2 칼코겐 화합물의 그레인 크기보다 더 큰 상변화 메모리 소자.
  11. 청구항 8에 있어서, 상기 제2 칼코겐 화합물은 상기 접착층을 구성하는 티타늄을 흡수하여 티타늄이 상기 제1 칼코겐 화합물로 확산하는 것을 방지하는 상변화 메모리 소자.
  12. 제1 농도의 질소로 도핑된 제1 상변화층을 형성하는 것; 그리고,
    상기 제1 상변화층 상에 상기 제1 농도보다 높은 제2 농도의 질소로 도핑된 제2 상변화층을 형성하는 것을 포함하는 상변화 메모리 소자 형성 방법.
  13. 청구항 12에 있어서, 상기 제1 상변화층 및 상기 제2 상변화층은 칼코겐 화합물을 타깃으로 하고 스퍼터링 가스로서 아르곤 가스를 사용하고 질소 소오스로서 질소 가스를 사용하는 스퍼터링 방법에 의해서 형성되는 상변화 메모리 소자 형성 방법.
  14. 청구항 12에 있어서, 상기 제1 상변화층은 0 내지 5 원자%로 질소가 도핑 되도록 형성되고, 상기 제2 상변화층은 5 내지 20 원자 %로 질소가 도핑 되도록 형성되는 상변화 메모리 소자 형성 방법.
  15. 청구항 14에 있어서, 상기 제1 상변화층에 결합하는 제1 전극을 형성하는 것; 상기 제2 상변화층에 결합하는 접착층을 형성하는 것; 그리고, 상기 접착층에 결합하는 제2 전극을 형성하는 것을 더 포함하는 상변화 메모리 소자 형성 방법.
  16. 청구항 15에 있어서, 상기 접착층을 형성하는 것은 티타늄 또는 지르코늄을 형성하는 것을 포함하는 상변화 메모리 소자 형성 방법.
  17. 서로 대향 하는 제1 전극 및 제2 전극;
    상기 전극들 사이에 끼인 상변화 메모리 요소; 그리고,
    상기 상변화 메모리 요소와 제2 전극 사이에 끼인 접착층을 포함하며,
    상기 상변화 메모리 요소는 상기 두 전극들에 전기적인 신호가 인가될 때 제1저항 상태와 상기 제1저항 상태보다 낮은 제2저항 상태 사이에서 스위칭이 일어나는 제1 상변화층; 그리고, 상기 제1 상변화층 상에 형성되고 상기 제1 상변화층보다 더 높은 농도로 질소가 도핑된 제2 상변화층을 포함하고,
    상기 제1 전극 및 제2 전극에 전기적 신호가 인가되어 상기 제1 상변화층에 상기 스위칭이 일어날 때 상기 제2 상변화층에는 상기 스위칭이 일어나지 않는 상변화 메모리 소자.
  18. 청구항 17에 있어서, 상기 제1 상변화층은 0 내지 5 원자%로 질소가 도핑 되고, 상기 제2 상변화층은 5 내지 20 원자%로 질소가 도핑된 상변화 메모리 소자.
  19. 청구항 18에 있어서, 상기 접착층은 티타늄 또는 지르코늄인 상변화 메모리 소자.
  20. 청구항 19에 있어서, 상기 제1 상변화층 및 제2 상변화층은 칼코겐 화합물을 포함하는 상변화 메모리 소자.
KR1020060008674A 2003-02-24 2006-01-27 상변화 메모리 소자 및 그 제조 방법 KR100706805B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060008674A KR100706805B1 (ko) 2006-01-27 2006-01-27 상변화 메모리 소자 및 그 제조 방법
TW096102495A TWI344691B (en) 2006-01-27 2007-01-23 Phase-changeable memory device and method for fabricating the same
US11/627,775 US7425735B2 (en) 2003-02-24 2007-01-26 Multi-layer phase-changeable memory devices
US12/189,477 US7615401B2 (en) 2003-02-24 2008-08-11 Methods of fabricating multi-layer phase-changeable memory devices
US12/568,402 US7943918B2 (en) 2003-02-24 2009-09-28 Multi-layer phase-changeable memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008674A KR100706805B1 (ko) 2006-01-27 2006-01-27 상변화 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100706805B1 true KR100706805B1 (ko) 2007-04-12

Family

ID=38161685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008674A KR100706805B1 (ko) 2003-02-24 2006-01-27 상변화 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100706805B1 (ko)
TW (1) TWI344691B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222625B2 (en) 2009-08-27 2012-07-17 Samsung Electronics Co., Ltd. Non-volatile memory device including phase-change material
KR101436924B1 (ko) 2013-04-11 2014-09-03 한국과학기술연구원 질소 도핑된 칼코지나이드 물질을 갖는 오보닉 문턱 스위칭 소자 및 그 제조방법
US10229881B2 (en) 2015-02-16 2019-03-12 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
KR20220033828A (ko) * 2020-09-10 2022-03-17 연세대학교 산학협력단 선택 소자 및 이를 포함하는 메모리 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203392A (ja) 2000-10-27 2002-07-19 Matsushita Electric Ind Co Ltd メモリ、書き込み装置、読み出し装置およびその方法
KR20040078464A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
US20040192006A1 (en) 2002-02-20 2004-09-30 Campbell Kristy A. Layered resistance variable memory device and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203392A (ja) 2000-10-27 2002-07-19 Matsushita Electric Ind Co Ltd メモリ、書き込み装置、読み出し装置およびその方法
US20040192006A1 (en) 2002-02-20 2004-09-30 Campbell Kristy A. Layered resistance variable memory device and method of fabrication
KR20040078464A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 상변화 기억 소자 및 그 형성방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222625B2 (en) 2009-08-27 2012-07-17 Samsung Electronics Co., Ltd. Non-volatile memory device including phase-change material
KR101436924B1 (ko) 2013-04-11 2014-09-03 한국과학기술연구원 질소 도핑된 칼코지나이드 물질을 갖는 오보닉 문턱 스위칭 소자 및 그 제조방법
US10229881B2 (en) 2015-02-16 2019-03-12 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
US10727182B2 (en) 2015-02-16 2020-07-28 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
US10790230B2 (en) 2015-02-16 2020-09-29 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
US11088077B2 (en) 2015-02-16 2021-08-10 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
US11764156B2 (en) 2015-02-16 2023-09-19 Samsung Electronics Co., Ltd. Layer structure including diffusion barrier layer and method of manufacturing the same
KR20220033828A (ko) * 2020-09-10 2022-03-17 연세대학교 산학협력단 선택 소자 및 이를 포함하는 메모리 소자
KR102395814B1 (ko) 2020-09-10 2022-05-06 연세대학교 산학협력단 선택 소자 및 이를 포함하는 메모리 소자

Also Published As

Publication number Publication date
TWI344691B (en) 2011-07-01
TW200739891A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
US7425735B2 (en) Multi-layer phase-changeable memory devices
KR100486306B1 (ko) 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100695888B1 (ko) 상변화 기억 소자 및 그 형성 방법
US7449710B2 (en) Vacuum jacket for phase change memory element
US7402851B2 (en) Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US8192592B2 (en) Methods of forming a phase-change material layer including tellurium and methods of manufacturing a phase-change memory device using the same
US7033856B2 (en) Spacer chalcogenide memory method
JP5689737B2 (ja) カルコゲニド含有デバイス用電極の形成方法
KR100632948B1 (ko) 칼코겐화합물 스퍼터링 형성 방법 및 이를 이용한 상변화 기억 소자 형성 방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP6062155B2 (ja) GeリッチなGST−212相変化材料
US7456420B2 (en) Electrode for phase change memory device and method
US20060278900A1 (en) Phase change memory device having an adhesion layer and manufacturing process thereof
KR101535462B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
US20060261321A1 (en) Low power phase change memory cell with large read signal
US20070164267A1 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
EP1844500A1 (en) Pillar phase change memory cell
US7956344B2 (en) Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US8344347B2 (en) Multi-layer electrode structure
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
KR20100099913A (ko) 메모리 소자의 형성 방법
KR100706805B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR101653569B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13