CN102544354B - 集成于铜互连后端结构的CuxO电阻型存储器及其制备方法 - Google Patents

Abstract

本发明属于存储器技术领域，具体为一种集成于铜互连后端结构的Cu_xO电阻型存储器及其制备方法。该存储器包括铜引线下电极、Cu_xO存储介质层、上电极；其中，铜引线包括覆盖于电镀铜之上的第一扩散阻挡层和第一铜籽晶层，Cu_xO存储介质层氧化形成于第一铜籽晶层上。其制备方法包括：提供铜互连后端结构的铜引线；在铜引线上构图依次形成第一扩散阻挡层和第一铜籽晶层；对铜籽晶层构图氧化形成Cu_xO存储介质层；在Cu_xO存储介质层上形成上电极。其中，1＜x≤2。该Cu_xO电阻型存储器是对铜籽晶层氧化形成，存储特性得以大大提高，尤其是在均匀性方面和薄膜品质的可控性方面。

Description

集成于铜互连后端结构的CuxO电阻型存储器及其制备方法

技术领域

本发明属于存储器技术领域，具体涉及Cu_xO（1﹤x≤2）电阻型存储器（Resistive Memory）及其制备方法，尤其涉及一种集成于铜互连后端结构的Cu_xO电阻型存储器及其制备方法。 

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90%以上的份额被FLASH（闪存）占据。但是由于存储电荷的要求，FLASH的浮栅不能随技术代发展无限制减薄，有报道预测FLASH技术的极限在20nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻型转换存储器件（Resistive Switching Memory）因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、掺杂的SrZrO₃、铁电材料PbZrTiO₃、铁磁材料Pr_1-xCa_xMnO₃、二元金属氧化物材料、有机材料等。 

电阻型存储器（Resistive Memory）是通过电信号的作用、使存储介质在高电阻状态（High Resistance State，HRS）和低电阻（Low Resistance State，LRS）状态之间可逆转换，从而实现存储功能。电阻型存储器使用的存储介质材料可以是各种半导体二元金属氧化物材料，例如，氧化铜、氧化钛、氧化钨等。其中，基于Cu_xO（1﹤x≤2）作为存储介质层的电阻型存储器被广泛研究报道，特别是其可集成于铜互连后端结构的特点，使其相对于现有的CMOS工艺和CMOS后端结构有良好的兼容性，其制备成本也可以大大降低。 

复旦大学申请的申请号为“200610147669”、题为“基于Cu_xO的电阻随机可存取存储器及其制备方法”中国专利，以及申请号为“200710045407”、题为“以上电极作为保护层的Cu_xO电阻存储器及其制造方法”中国专利中，公开了Cu_xO电阻型存储器与铜互连后端结构集成的结构及其制备方法，但是，这些公开的专利中，Cu_xO存储介质层均是对沟槽中所电镀的铜线直接氧化形成的。 

图1所示为现有的集成于铜互连后端结构的电阻型存储器的结构示意图。如图1所示，Cu_xO电阻型存储器形成于铜互连后端结构中，其中，以铜引线500（图中为第一层铜引线）为下电极，在铜引线500上氧化形成Cu_xO存储介质层700，然后在盖帽层中、Cu_xO存储介质层700之上形成上电极800。注意到，铜互连后端结构的铜引线或者铜栓塞，为了防止铜向层间间介质层扩散，通常会在欲形成铜引线的沟通中先沉积扩散阻挡层（例如，TaN/Ta）；然后，为了能够电镀形成铜引线，一般先在扩散阻挡层上PVD沉积一层铜籽晶层，最后才电镀铜形成铜引线。因此，如图1所示，铜引线通常包括401的扩散阻挡层部分和铜籽晶层部分、以及500的电镀铜部分。在打开盖帽层构图对铜引线进行氧化时，通常是对电镀铜部分500暴露然后氧化形成Cu_xO存储介质层700。因此，Cu_xO存储介质层700是基于电镀铜部分500氧化形成。 

然而，Cu_xO存储介质层700的结构特征、存储特性是直接与其所氧化的衬底有关（也即与电镀铜部分500部分直接相关）。但是电镀铜通常晶粒大，即使经过CMP（化学机械研磨）工艺处理后，其表面起伏仍然较大，并且其晶向难以通过工艺控制。电镀铜在半导体工艺制备过程中，通常是通过三次电镀形成的，而每步电镀因添加剂的不同，会影响铜的物理化学特性，其氧化所得到的Cu_xO存储介质层700的薄膜难以保证均匀，化学性质难以控制。因此，其形成的存储器的性能也难以保证，例如存储单元之间均匀性难以保证，成品率不高，高阻态电阻太低等等。 

因此，有必要对现有的集成于铜互连后端结构中的Cu_xO电阻型存储器进行改进。 

发明内容

本发明要解决的技术问题是，提高集成于铜互连后端结构中的Cu_xO电阻型存储器的存储特性。 

为解决以上技术问题，按照本发明的一个方面，提供一种集成于铜互连后端结构的Cu_xO电阻型存储器，所述Cu_xO电阻型存储器包括铜引线下电极、Cu_xO存储介质层、上电极；所述铜引线包括覆盖于电镀铜之上的第一扩散阻挡层和第一铜籽晶层，所述Cu_xO存储介质层氧化形成于所述第一铜籽晶层上； 

其中，1＜x≤2。

按照本发明所提供的Cu_xO电阻型存储器的一个实施例，其中，Cu_xO电阻型存储器还包括用于构图形成所述复合层的第一介质层；Cu_xO电阻型存储器还可以包括用于构图形成所述上电极的第二介质层。 

较佳地，所述第一介质层为第一盖帽层，所述第二介质层为第二盖帽层。 

按照本发明所提供的Cu_xO电阻型存储器的一个实施例，其中，所述铜引线形成于层间介质层之中。 

所述铜引线还包括依次在所述层间介质层的沟槽中沉积形成的第二扩散阻挡层和第二铜籽晶层；所述电镀铜形成于所述第二籽晶铜层之上；优选地，所述第一扩散阻挡层和所述第二扩散阻挡层以相同的工艺和材料形成，所述第一铜籽晶层和所述第二铜籽晶层以相同的工艺和材料形成。 

按照本发明所提供的Cu_xO电阻型存储器的一个实施例，其中，所述第一介质层的厚度范围为10nm至800nm，所述第一扩散阻挡层的厚度范围可以为5nm至500nm，所述第一铜籽晶层的厚度范围5nm至750nm。 

其中，所述Cu_xO存储介质层的厚度范围为2-200nm。 

按照本发明所提供的Cu_xO电阻型存储器的一个实施例，其中，所述上电极是TaN、Ta、TiN、Ti、Cu、Al、Ni、Co之一，或者是Ti/TiN、Ta/TaN之一的复合层。 

按照本发明的又一个方面，提供一种制备以上所述的Cu_xO电阻型存储器的方法，包括以下步骤： 

（1）提供铜互连后端结构的铜引线；

（2）在所述铜引线上构图依次形成第一扩散阻挡层和第一铜籽晶层；

（3）对所述铜籽晶层构图氧化形成Cu_xO存储介质层；以及

（4）在所述Cu_xO存储介质层上形成上电极；

其中，1＜x≤2。

按照本发明所提供的Cu_xO电阻型存储器的制备方法的一个实施例，其中，所述步骤（2）包括： 

（2a）在所述铜引线上沉积第一盖帽层；

（2b）在所述第一盖帽层上构图开孔以暴露所述铜引线的电镀铜；以及

（2c）在所述孔中依次形成第一扩散阻挡层和第一铜籽晶层。

较佳地，所述步骤（2b）中，在构图开孔时所采用的光刻掩膜版与步骤（1）中构图形成铜引线所采用的光刻掩膜版相同。 

按照本发明所提供的Cu_xO电阻型存储器的制备方法的一个实施例，其中，所述步骤（3）包括： 

（3a）在所述第一铜籽晶层上沉积形成第二盖帽层；

（3b）在所述第二盖帽层上构图形成孔以包括暴露所述第一铜籽晶层；以及

（3c）以所述第二盖帽层为掩膜氧化形成所述Cu_xO存储介质层。

所述铜引线包括依次在层间介质层的沟槽中依次沉积形成的第二扩散阻挡层、第二铜籽晶层和电镀铜；较佳地，所述第一扩散阻挡层和所述第二扩散阻挡层以相同的工艺和材料形成，所述第一铜籽晶层和所述第二铜籽晶层以相同的工艺和材料形成。 

所述氧化为热氧化、等离子氧化或者离子注入氧化。 

本发明的技术效果是，由于该Cu_xO电阻型存储器的Cu_xO存储介质层是对第一铜籽晶层氧化形成，而不是在电镀铜上氧化形成，因此，存储特性得以大大提高，尤其是在均匀性方面和薄膜品质的可控性方面。 

附图说明

图1是现有的集成于铜互连后端结构的电阻型存储器的结构示意图。 

图2是按照本发明的一个实施例提供的集成于铜互连后端结构的Cu_xO电阻型存储器的结构示意图。 

图3是图2的中的铜互连后端结构的包括所集成的Cu_xO电阻型存储器的局部结构示意图。 

图4至图11是本发明图3所示Cu_xO电阻型存储器制备过程的结构变化示意图。 

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。 

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。 

图2所示为按照本发明的一个实施例提供的集成于铜互连后端结构的Cu_xO电阻型存储器的结构示意图（1＜x≤2）。图3所示为图2的中的铜互连后端结构的包括所集成的Cu_xO电阻型存储器的局部结构示意图。如图2所示，示出了铜互连后端结构的部分截面机构示意图，其中示出了铜引线的第一层和第二层。Cu_xO电阻型存储器集成于该部分的铜互连后端结构中，需要说明的是，图中仅示意给出了一个Cu_xO电阻型存储器，但是这不是限制性，可以铜互连后端结构中形成多个Cu_xO电阻型存储器。Cu_xO电阻型存储器也不仅限于形成在第一层铜引线上。 

参阅图2和图3，铜互连后端结构中，钨栓塞903连接第一层的某一条铜引线与某一个MOS器件的源端或漏端，通常地，钨栓塞903是在PMD层中。刻蚀终止层上形成第一层层间介质层11，第一层层间介质层11用于构图形成第一层铜引线，在该实施例中，示意性地给出了两条铜引线，其中一条铜引线（图2中左边一条）代表在其上不集成形成Cu_xO电阻型存储器的铜引线，而另一条铜引线则代表需要集成形成Cu_xO电阻型存储器的铜引线。同样地，铜引线中包括扩散阻挡层和铜线层，一般地，是在第一层层间介质层11中形成沟槽以后，然后在沟槽中沉积扩散阻挡层、然后再PVD沉积铜籽晶层、然后再电镀铜，因此，铜引线的铜线层是包括铜籽晶层和电镀铜，只是铜籽晶层相对较薄，一般不作具体示意。其中在铜线层500中就没有具体示意出二者的分层。具体地，参见在其上需要集成形成Cu_xO电阻型存储器的铜引线，其包括扩散阻挡层111、铜籽晶层131以及电镀铜150。扩散阻挡层111和401可以为TaN、Ta/TaN复合层或Ti/TiN复合层，在该实施例中，扩散阻挡层可以选择为Ta/TaN复合层。由于电镀铜150相对铜籽晶层131晶粒粗大、晶向难以控制、电镀铜因为不同的添加剂产生的铜特性不同等等，因此在电镀铜150上氧化形成Cu_xO电阻型存储器时具有如背景技术中所描述的缺点。 

第一层层间介质层11上形成介质层12，具体地，介质层12可以选择与第一层层间介质层11相同的材料，也可以为与盖帽层13（其后描述）相同的材料，这样，介质层12也可以实现盖帽层的功能。介质层12用以在电镀铜上构图形成扩散阻挡层/铜籽晶层的复合层。如图2所示，介质层12的孔洞中形成有扩散阻挡层113和铜籽晶层133。扩散阻挡层113与扩散阻挡层111可以为相同的材料并通过相同的工艺形成；铜籽晶层133与铜籽晶层131可以为相同的材料并通过相同的工艺形成，这样，相对于传统的铜互连后端工艺，并未引入新的材料和工艺条件，其相对容易制造，兼容性好。具体地，介质层12的厚度范围可以为10nm至800nm，扩散阻挡层113的厚度范围可以为5nm至500nm，铜籽晶层131的厚度范围5nm至750nm。例如，介质层12选择为100nm，扩散阻挡层113选择为40nm，其覆盖了介质层12的孔洞壁，铜籽晶层133为60nm。需要说明是，扩散阻挡层113和铜籽晶层133的构图形状由Cu_xO电阻型存储器的形状决定。在该实施例中，介质层12的孔的宽度（图示中左右方向的尺寸）与第一层层间介质层11上用以形成铜引线的孔的宽度基本一致，但是，介质层12的孔的长度（图中未能示出）与宽度尺寸在一个数量级，因此，介质层12的孔可以并不全部暴露铜线。例如，形成在该孔中的扩散阻挡层113和铜籽晶层133可以为正方形构图。需要说明的是，扩散阻挡层113和铜籽晶层133形成于电镀铜150之上并其尺寸大小能满足形成Cu_xO存储介质层即可。 

但是，在构图制作扩散阻挡层113和铜籽晶层133的过程中，较佳地，为了节约光刻掩膜版，可以使用用于构图形成铜引线的光刻掩膜版，这样，不需要增加额外的光刻掩膜在介质层12中构图形成孔。例如，可是使用在层间介质层11中形成沟槽的掩膜版（也即第一金属层的掩膜版）来在介质层12形成孔，介质层12的孔对准于铜引线形成，扩散阻挡层113和铜籽晶层133对准形成于原来的铜引线之上。需要说明的是，在此情况下，图2示左边的铜引线上也将会形成扩散阻挡层113和铜籽晶层133（该图2中未示出）。 

在介质层12上形成盖帽层13，具体地，盖帽层13可以为Si₃N₄，但是这不是限制性的。盖帽层13用于构图形成上电极300。如果介质层12也选择为盖帽层材料，那么介质层12可以定义为第一盖帽层，盖帽层13可以定义为第二盖帽层，二者分别形成。盖帽层13上对准铜籽晶层133形成孔洞后，然后以铜籽晶层133氧化形成Cu_xO存储介质层200，其可以通过热氧化、离子注入氧化、等离子氧化等等氧化方法形成，具体的氧化条件不受本发明实施例限制，本领域技术人员可以根据具体情况调整选择氧化工艺条件。Cu_xO存储介质层200的厚度范围可以为2-200nm，例如，可以为10nm。优选地，Cu_xO存储介质层200的厚度小于铜籽晶层133的厚度，这样，保证Cu_xO存储介质层200都是通过对铜籽晶层133氧化形成，容易保证存储器的均匀性。以铜籽晶层133氧化形成Cu_xO存储介质层200相对致密，薄膜厚度也相对均匀，在同一层Cu_xO存储介质层200内，薄膜特性均匀一致，因此存储特性也相对一致。对于不同存储单元之间，也容易保证薄膜特性均匀一致，因此存储单元之间的存储特性也相对均匀一致。另外，以铜籽晶层133氧化形成的Cu_xO存储介质层20还具有低阻态电阻高、功耗低等特点。 

在Cu_xO存储介质层200上形成有Cu_xO电阻型存储器的上电极300，在盖帽层13的孔洞中沉积上电极金属材料，然后通过化学机械研磨（CMP）工艺平坦化，即可自对准地形成上电极300。因此，上电极300的厚度基本与盖帽层13的厚度一致，例如可以为60nm。上电极300可以为单层结构，其可以是Ta、TaN、Ti、Cu、Ni、Al、Co等金属材料；也可以是复合层结构，其可以是Ti/TiN、Ta/TaN等。其具体材料的选择不是受本发明限制，本领域技术人员可以根据对应上电极的存储性能特性、成本等因素来选择上电极300。 

在上电极300之上，如常规的铜互连后端结构一样，形成铜栓塞以及另一层铜引线，在此，对此不对其他铜栓塞和铜引线等结构作一一赘述。 

以下结合图4至图11具体说明形成图2或图3所示Cu_xO电阻型存储器的过程。 

图4至图11为本发明图3所示Cu_xO电阻型存储器制备过程的结构变化示意图。 

步骤1，首先，提供铜互连后端结构的铜引线。如图4所示，该条铜引线是铜互连后端结构的铜引线，其是在CMP之后、沉积盖帽层之前的结构，并且，其与传统的铜引线一样，其包括扩散阻挡层111、铜籽晶层113以及电镀铜150。铜引线是形成于第一层层间介质层11中。 

步骤2，在所述铜引线上沉积介质层12。如图5所示，介质层12覆盖铜引线，介质层可以通过PECVD、PVD等薄膜沉积方法形成。优选地，介质层12的材料为铜互连后端结构的盖帽层的材料，例如其可以为Si₃N₄，介质层12的厚度范围可以为10nm至800nm。 

步骤3，如图6所示，在介质层12上构图开孔，形成暴露铜引线的孔14。例如，可以通过光刻、刻蚀的构图工艺形成孔14，孔14需要暴露部分铜引线，并且其尺寸大小必须满足欲形成的Cu_xO电阻型存储器的尺寸要求。但是，较佳地，为了节约光刻掩膜版，在光刻、刻蚀的构图工艺形成孔14时，可以使用用于构图形成铜引线的光刻掩膜版，这样，不需要增加额外的光刻掩膜在介质层12中构图形成孔。例如，可是使用在层间介质层11中形成沟槽的掩膜版（也即第一金属层的掩膜版）来在介质层12形成孔，介质层12的孔对准于铜引线形成，扩散阻挡层113和铜籽晶层133对准形成于原来的铜引线之上。需要说明的是，在此情况下，其他铜引线上也将会形成扩散阻挡层113和铜籽晶层133。 

步骤4，如图7所示，在孔14中依次沉积扩散阻挡层113和铜籽晶层133。其中，扩散阻挡层113必然贴覆形成于孔14的壁上，其可以防止铜向铜互连后端结构的介质层中扩散；铜籽晶层133形成于扩散阻挡层113之上。扩散阻挡层113的厚度范围可以为5nm至500nm，铜籽晶层131的厚度范围5nm至750nm。扩散阻挡层113与扩散阻挡层111可以为相同的材料并通过相同的工艺形成（例如通过PVD形成）；铜籽晶层133与铜籽晶层131可以为相同的材料并通过相同的工艺形成（例如通过PVD形成），这样，相对于传统的铜互连后端工艺，并未引入新的材料和工艺条件，其相对容易制造，兼容性好。 

步骤5，如图8所示，在铜籽晶层133与铜籽晶层131上沉积一层盖帽层13。其可以通过PECVD的方法沉积形成，厚度可为10-500nm，具体材料可为Si₃N₄。 

步骤6，如图9所示，在盖帽层13上构图形成孔15。其中，孔15用于暴露铜籽晶层133，以为自对准氧化籽晶层作准备。同样地，孔15可以通过常规的光刻、刻蚀工艺形成。孔的具体形状不受本发明限制，例如其可以正方形，也可以为圆形。 

步骤7，如图10所示，以盖帽层13为掩膜、在孔15所暴露的铜籽晶层区域氧化形成Cu_xO存储介质层200。这样可以自对准形成Cu_xO存储介质层200。Cu_xO存储介质层200的厚度可为2-200nm，例如，可为10nm。优选地，Cu_xO存储介质层200的厚度小于铜籽晶层133的厚度，这样，保证Cu_xO存储介质层200都是通过对铜籽晶层133氧化形成，容易保证存储器的均匀性。可以通过热氧化、离子注入氧化、等离子氧化等等氧化方法形成，具体的氧化条件不受本发明实施例限制，本领域技术人员可以根据具体情况调整选择氧化工艺条件。例如，在等离子氧化时，调整温度、压强、时间、气体流量比等工艺条件，来控制Cu_xO存储介质层200的厚度、存储特性等。 

步骤8，如图11所示，沉积上电极金属材料，然后通过CMP工艺平坦化，在Cu_xO存储介质层200上形成上电极300。因此，上电极300的厚度基本与盖帽层13的厚度一致，例如可以为60nm。上电极300可以为单层结构，其可以是Ta、TaN、Ti、Cu、Ni、Al、Co等金属材料；也可以是复合层结构，其可以是Ti/TiN、Ta/TaN等。其具体材料的选择不是受本发明限制，本领域技术人员可以根据对应上电极的存储性能特性、成本等因素来选择上电极300。 

至此，图3所示的集成于铜互连后端结构的Cu_xO电阻型存储器基本形成。另外，还可以继续进行铜互连后端结构的其他方法过程。 

以上例子主要说明了本发明的Cu_xO电阻型存储器及其制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。 

Claims (15)

1.一种集成于铜互连后端结构的CuxO电阻型存储器，所述CuxO电阻型存储器包括铜引线的下电极、CuxO存储介质层、上电极；其特征在于，所述铜引线包括覆盖于电镀铜之上的第一扩散阻挡层和第一铜籽晶层，所述CuxO存储介质层氧化形成于所述第一铜籽晶层上；

其中，1＜x≤2。

2.如权利要求1所述的CuxO电阻型存储器，其特征在于，还包括用于在所述电镀铜上构图形成第一扩散阻挡层/第一铜籽晶层的复合层的第一介质层。

3.如权利要求2所述的CuxO电阻型存储器，其特征在于，还包括用于构图形成所述上电极的第二介质层。

4.如权利要求3所述的CuxO电阻型存储器，其特征在于，所述第一介质层为第一盖帽层，所述第二介质层为第二盖帽层。

5.如权利要求1所述的CuxO电阻型存储器，其特征在于，所述铜引线形成于层间介质层之中。

6.如权利要求5所述的CuxO电阻型存储器，其特征在于，所述铜引线还包括依次在所述层间介质层的沟槽中沉积形成的第二扩散阻挡层和第二铜籽晶层；所述电镀铜形成于所述第二铜籽晶层之上；所述第一扩散阻挡层和所述第二扩散阻挡层以相同的工艺和材料形成，所述第一铜籽晶层和所述第二铜籽晶层以相同的工艺和材料形成。

7.如权利要求2所述的CuxO电阻型存储器，其特征在于，所述第一介质层的厚度范围为10nm至800nm，所述第一扩散阻挡层的厚度范围为5nm至500nm，所述第一铜籽晶层的厚度范围5nm至750nm。

8.如权利要求1或2所述的CuxO电阻型存储器，其特征在于，所述CuxO存储介质层的厚度范围为2-200nm。

9.如权利要求1所述的CuxO电阻型存储器，其特征在于，所述上电极是TaN、Ta、TiN、Ti、Cu、Al、Ni、Co之一，或者是Ti/TiN、Ta/TaN之一的复合层。

10.一种制备如权利要求1所述的CuxO电阻型存储器的方法，其特征在于，包括：

（1）提供铜互连后端结构的包括电镀铜的铜引线；

（2）在所述铜引线上构图依次形成覆盖所述电镀铜的第一扩散阻挡层和第一铜籽晶层；

（3）对所述铜籽晶层构图氧化形成CuxO存储介质层；以及

（4）在所述CuxO存储介质层上形成上电极；

其中，1＜x≤2。

11.如权利要求10所述的方法，其特征在于，所述步骤（2）包括：

（2a）在所述铜引线上沉积第一盖帽层；

（2b）在所述第一盖帽层上构图开孔以暴露所述铜引线的电镀铜；以及

（2c）在所述孔中依次形成第一扩散阻挡层和第一铜籽晶层。

12.如权利要求11所述的方法，其特征在于，所述步骤（2b）中，在构图开孔时所采用的光刻掩膜版与步骤（1）中构图形成铜引线所采用的光刻掩膜版相同。

13.如权利要求10所述的方法，其特征在于，所述步骤（3）包括：

（3a）在所述第一铜籽晶层上沉积形成第二盖帽层；

（3b）在所述第二盖帽层上构图形成孔以包括暴露所述第一铜籽晶层；以及

（3c）以所述第二盖帽层为掩膜氧化形成所述CuxO存储介质层。

14.如权利要求10或13所述的方法，其特征在于，所述铜引线包括依次在层间介质层的沟槽中依次沉积形成的第二扩散阻挡层、第二铜籽晶层和电镀铜；所述第一扩散阻挡层和所述第二扩散阻挡层以相同的工艺和材料形成，所述第一铜籽晶层和所述第二铜籽晶层以相同的工艺和材料形成。

15.如权利要求10或12或13所述的方法，其特征在于，所述氧化为热氧化、等离子氧化或者离子注入氧化。

Images