JP2009224778A - 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム - Google Patents

抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム Download PDF

Info

Publication number
JP2009224778A
JP2009224778A JP2009059555A JP2009059555A JP2009224778A JP 2009224778 A JP2009224778 A JP 2009224778A JP 2009059555 A JP2009059555 A JP 2009059555A JP 2009059555 A JP2009059555 A JP 2009059555A JP 2009224778 A JP2009224778 A JP 2009224778A
Authority
JP
Japan
Prior art keywords
memory device
internal electrode
nonvolatile memory
external electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059555A
Other languages
English (en)
Inventor
In-Gyu Baek
寅圭 白
Hyun-Jun Sim
賢準 沈
Jin-Shi Zhao
金石 趙
Eun-Kyung Yim
恩京 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009224778A publication Critical patent/JP2009224778A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステムを提供する。
【解決手段】不揮発性メモリ装置は、基板の一面に実質的に垂直の方向に延長され形成された内部電極と、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第１側に配置される第１外部電極と、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第２側に配置される第１外部電極、および前記各内部電極、前記各第１外部電極、および前記各第２外部電極と接触する複数の可変抵抗体と、を含む。
【選択図】図１

Description

抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステムに関するものであって、より詳細にはメモリセル面積が減少されてメモリの密度が向上した不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステムに関するものである。
抵抗体（ｒｅｓｉｓｔａｎｃｅ ｍａｔｅｒｉａｌ）を用いる不揮発性メモリ装置には、抵抗変化型メモリ装置（ＲＲＡＭ ： Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、磁気メモリ装置（ＭＲＡＭ ： Ｍａｇｎｅｔｉｃ ＲＡＭ）、相変化メモリ装置（ＰＲＡＭ ： Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。ダイナミックランダムアクセスメモリ装置（ＤＲＡＭ ： Ｄｙｎａｍｉｃ ＲＡＭ）やフラッシュメモリ装置は、電荷（ｃｈａｒｇｅ）を用いてデータを保存する反面、抵抗体を用いる不揮発性メモリ装置は、可変抵抗体の抵抗変化（ＲＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）、カルコゲニド合金（ｃｈａｌｃｏｇｅｎｉｄｅ ａｌｌｏｙ）のような相変化物質の状態変化（ＰＲＡＭ）などを用いてデータを保存する。
ここで、抵抗メモリセルは、上部電極と下部電極との間に可変抵抗素子を含み、上部および下部電極に提供される電圧に応じて可変抵抗素子の抵抗レベルが変わる特性を有する。
米国特許出願公開第２００３／０２２３２９２号明細書
不揮発性メモリ装置の高集積化のために単位メモリセルの面積減少およびメモリ密度の向上が要求される。
本発明が解決しようとする課題は、単位メモリセルの面積が減少してメモリ密度が向上した不揮発性メモリ装置を提供するものである。
本発明が解決しようとする他の課題は、単位メモリセルの面積が減少してメモリ密度が向上した不揮発性メモリ装置の製造方法を提供するものである。
本発明が解決しようとするまた他の課題は、前記不揮発性メモリ装置を具備するプロセシングシステムを提供するものである。
本発明が解決しようとする課題は、以上で言及した課題に制限されなく、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。
前記課題を達成するための本発明の一実施形態による不揮発性メモリ装置は、基板の一面に実質的に垂直の方向に延長され形成された内部電極と、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第１側に配置される第１外部電極と、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第２側に配置される第２外部電極、および前記各内部電極、前記各第１外部電極、および前記各第２外部電極と接触する複数の可変抵抗体と、を含む。
前記課題を達成するための本発明の他の実施形態による不揮発性メモリ装置は、基板の一面に実質的に垂直の方向に延長され形成された内部電極と、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の少なくとも一側に配置され前記各内部電極と交差し、前記内部電極の延長方向に沿って互いにオーバーラップされるように配置された第３および第４外部電極、および前記各内部電極および第３および第４外部電極と接触する可変抵抗体と、を含む。
前記他の課題を達成するための本発明の一実施形態による不揮発性メモリ装置の製造方法は、基板の一面に実質的に平行な方向に延長され、互いに離隔配置されるものの、各々前記基板までの距離が実質的に同一の第１および第２外部電極を形成して、前記第１および第２外部電極を覆う絶縁層を形成して、前記各第１外部電極と前記第２外部電極との間の前記絶縁層をエッチングして前記基板の一面に実質的に垂直のコンタクトホールを形成して、前記第１および第２外部電極と一側が接触する可変抵抗体を形成して、前記コンタクトホールの残留空間に導電性物質を充填して、前記可変抵抗体の他側と接触して、前記基板の一面に実質的に垂直の方向に延長された内部電極を形成することを含む。
前記また他の課題を達成するための本発明の一実施形態によるプロセシングシステムは、基板の一面に実質的に垂直の方向に延長され形成された内部電極、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極を中心に各々前記各内部電極の両側に配置され前記各内部電極と交差する第１および第２外部電極、および前記各内部電極および第１および第２外部電極と接触する可変抵抗体を含む不揮発性メモリ装置、および前記不揮発性メモリ装置を動作させるプロセッサと、を含む。
本発明のその他具体的な内容は詳細な説明および図に含まれている。
本発明の第１実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。 図１の不揮発性メモリ装置をＡ−Ａ’線に沿って切断した断面図である。 本発明の第１実施形態による不揮発性メモリ装置の斜視図である。 本発明の第１実施形態による不揮発性メモリ装置の平面図である。 本発明の第１実施形態に不揮発性メモリ装置の回路図である。 本発明の第２実施形態による不揮発性メモリ装置の斜視図である。 図６の不揮発性メモリ装置をＢ−Ｂ’線に沿って切断した断面図である。 本発明の第３実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。 図８の不揮発性メモリ装置をＣ−Ｃ’線に沿って切断した断面図である。 本発明の第４実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。 本発明の第４実施形態による不揮発性メモリ装置の平面図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第２実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。 本発明の第１実施形態による不揮発性メモリ装置を含むプロセシングシステムである。
本発明の利点、特徴、及びそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範囲によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指すものとする。
一つの素子（ｅｌｅｍｅｎｔｓ）が、他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「結合された（ｃｏｕｐｌｅｄ ｔｏ）」と参照されるときは、他の素子と直接連結または結合された場合、あるいは中間に他の素子を介在させた場合のすべてを含む。これに対し、一つの素子が異なる素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直結された（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と参照されるときは、間に他の素子を介在させないことを表わす。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。
第１、第２等が、多様な素子、構成要素および／またはセクションを説明するために使用される。しかしながら、これら素子、構成要素および／またはセクションは、これらの用語によって制限されないことはもちろんである。これらの用語は単に一つの素子、構成要素、またはセクションを他の素子、構成要素、またはセクションと区別するために使用されるものである。したがって、以下で言及される第１素子、第１構成要素、または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、または第２セクションであり得ることはもちろんである。
本明細書で使用された用語は、実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において単数形は、文言で特別に言及しない限り、複数形をも含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及した構成要素、段階、動作、および／または素子は、一つ以上の他の構成要素、段階、動作、および／または素子の存在または追加を排除しない。
他に定義されなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的にまたは過度に解釈されない。
以下、本発明の実施形態は、抵抗変化型メモリ装置（ＲＲＡＭ ： Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）を参照して説明する。しかし、本発明はＭＴＪを用いる磁気メモリ装置（ＭＲＡＭ ： Ｍａｇｎｅｔｉｃ ＲＡＭ）、カルコゲニド合金（ｃｈａｌｃｏｇｅｎｉｄｅ ａｌｌｏｙ）を用いる相変化メモリ装置（ＰＲＡＭ ： Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のように抵抗体を用いる不揮発性メモリ装置にすべて適用され得ることは、本発明が属する技術の当業者に自明である。
以下、図１から図５を参照して本発明の第１実施形態による不揮発性メモリ装置に対して詳細に説明する。図１は、本発明の第１実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。図２は、図１の不揮発性メモリ装置をＡ−Ａ’線に沿って切断した断面図である。
先ず、図１および図２を参照すると、本実施形態による不揮発性メモリ装置の基板１００内にはアクティブ領域１１０を定義する素子分離領域１０５が形成されている。
ここで、基板１００はシリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウムヒ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレイ用ガラス基板などでありうる。
素子分離領域１０５は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）方法を用いて形成したＦＯＸ（Ｆｉｅｌｄ ＯＸｉｄｅ）またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）でありうる。
基板１００上には、例えば、基板１００の一面に実質的に平行な方向の第１方向に延長され形成されたワードライン２１０、２２０、２３０が配置されており、各ワードライン２１０、２２０、２３０はゲート絶縁膜２１０、ゲート電極２２０、およびゲートシリサイド膜２３０を含む。これらワードライン２１０、２２０、２３０はアクティブ領域１１０とオーバーラップされて選択素子として機能する。
ゲート絶縁膜２１０は、基板１００とゲート電極２２０との間に形成される。ゲート絶縁膜２１０はシリコン酸化膜、ＳｉＯＮ、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、高誘電率物質、これらを組み合わせた物またはこれが順に積層された積層膜などが使用され得る。ここで、高誘電率物質は、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ハフニウムシリケート、ジルコニウムシリケートまたはこれらを組み合わせた膜などが使用され得るが、これに制限されない。
ゲート電極２２０は、ポリシリコンまたはタングステン（Ｗ）以外にもタンタル（Ｔａ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）およびルテニウム（Ｒｕ）などの金属を蒸着してパターニングして形成することができる。
ゲート電極２２０の両側のアクティブ領域１１０には、不純物が注入されてソース／ドレーン領域が形成されている。アクティブ領域１１０の形状については以後に説明する。
ゲート電極２２０上部およびソース／ドレーン領域上部には、各々ゲートシリサイド膜２３０およびシリサイド膜１２０が形成され得る。ゲートシリサイド膜２３０およびシリサイド膜１２０は、電気抵抗が低く熱的安全性が優秀な耐火金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）、例えば、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、パラジウム（Ｐｄ）のうちから選択された何れか１つ以上から形成され得、接触抵抗を減少させる役割を果たす。
ゲート電極２２０の両側壁にはスペーサ２４０が形成され得る。スペーサ２４０は第１層間絶縁膜３３０とエッチング選択比を有する物質で構成され得、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２などを使用することができる。
ワードライン２１０，２２０，２３０の上部には例えば第１方向と相異なった第３方向にビットライン３００が形成されてワードライン２１０，２２０，２３０とオーバーラップされる。第３方向は、例えば、第１方向と実質的に垂直の方向でありうる。ビットライン３００は、ビットラインコンタクト３５０によってアクティブ領域１１０と接続される。２つのワードライン２１０，２２０，２３０が１つのアクティブ領域１１０に形成されて、ビットライン３００を共有する。
第１層間絶縁膜３３０は、基板１００の表面からビットライン３００の上部まで形成されて、ワードライン２１０，２２０，２３０およびビットライン３００を絶縁させる。第１層間絶縁膜３３０は、ビットライン３００の下部にワードライン２１０，２２０，２３０を覆うように形成された部位とワードライン２１０，２２０，２３０の上部に形成されてビットライン３００を覆う部位に分離されることもできる。
第１層間絶縁膜３３０の上部には、例えば、第１方向に延長され形成された第１外部電極４１０＿１および第２外部電極４２０＿２が形成されている。具体的に第１外部電極４１０＿１および第２外部電極４２０＿２はバー（ｂａｒ）形状を有し得る。第１外部電極４１０＿１および第２外部電極４２０＿２は互いに離隔され対になって配置される。一対の第１外部電極４１０＿１および第２外部電極４２０＿２は、その離隔空間に内部電極５００を介し、内部電極５００を共有する。すなわち、一対の第１外部電極４１０＿１および第２外部電極４２０＿２は内部電極５００の両側に配置され内部電極５００と交差する。
第１および第２外部電極４１０＿１，４２０＿２は、例えば、タングステン（Ｗ）、窒化チタン（Ｔｉ／Ｎ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、およびその他貴金属から成る群から選択された何れか１つ以上から構成され得、タングステン（Ｗ）、窒化チタン（Ｔｉ／Ｎ）、アルミニウム（Ａｌ）のうち何れか１つ以上で構成されるのが好ましい。第１および第２外部電極４１０＿１，４２０＿２は以後で説明する可変抵抗体６００のソースライン（ｓｏｕｒｃｅ ｌｉｎｅ）として機能する。
図３は、本発明の第１実施形態による不揮発性メモリ装置の斜視図である。図４は、本発明の第１実施形態による不揮発性メモリ装置の平面図である。図５は、本発明の第１実施形態による不揮発性メモリ装置の回路図である。
図３から図５を参照すると、第１外部電極４１０＿１は、第１外部電極接続部４１０に電気的に接続され得、第２外部電極４２０＿２は、第２外部電極接続部４２０に電気的に接続され得る。これによって、本実施形態の不揮発性メモリ装置の周辺回路部を減少させることができる。
図３を参照すると、第１外部電極４１０＿１と第２外部電極４２０＿２との間の離隔空間には第１方向と相異なる第２方向に延長され形成された内部電極５００が形成され得る。内部電極５００は、円柱型または多角柱型でありうる。ここで、第２方向は第１方向と実質的に垂直の方向であり得、基板１００の一面に実質的に垂直の方向で形成され得る。
内部電極５００は、例えば、タングステン（Ｗ）、窒化チタン（Ｔｉ／Ｎ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、およびその他貴金属から成る群から選択された何れか１つ以上で構成され得、銅（Ｃｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、およびその他貴金属から成る群から選択された何れか１つ以上で構成されるのが好ましい。
可変抵抗体６００は、第１外部電極４１０＿１と内部電極５００との間、および第２外部電極４２０＿２と内部電極５００との間に介して第１外部電極４１０＿１、第２外部電極４２０＿２および内部電極５００と接触するように形成される。具体的に、本実施形態の可変抵抗体６００は内部電極５００の外周面を囲むように形成される。すなわち、本実施形態の内部電極５００の外周面全体を覆う可変抵抗体６００は円筒型または角柱型でありうる。
内部電極５００，および第１および第２外部電極４１０＿１，４２０＿２に電気的信号が印加された場合、第１外部電極４１０＿１と内部電極５００の間に介した可変抵抗体６００の抵抗物質または、第２外部電極４２０＿２と内部電極５００との間に介した可変抵抗体６００の抵抗物質の抵抗状態が変化する。可変抵抗体６００のうち第１外部電極４１０＿１と接触する部位を可変抵抗体第１部位（図４の６１０参照）、第２外部電極４２０＿２と接触する部位を可変抵抗体第２部位（図４の６２０参照）といい、これらは各々互いに異なる抵抗体として機能し得る。
可変抵抗体６００は、カルコゲニド、遷移金属酸化物、またはペロブスカイト構造を有する酸化物、および金属イオンを含有する固体電解質物質から成る群から選択された何れか１つの物質からなる。
図３および図４を参照すると、本実施形態のアクティブ領域１１０は、例えば、ビットライン３００と実質的に同一の方向（第３方向）に延長された第１領域１１０＿１および第１領域１１０＿１からワードライン２１０，２２０，２３０と実質的に同一の方向（第１方向）に突出した第２領域１１０＿２を含む。第１方向と第３方向が実質的に垂直である場合、アクティブ領域１１０の形状は「Ｔ」字形状でありうる。
本実施形態の内部電極５００は、各アクティブ領域１１０に２個ずつ接続されており、ワードライン２１０，２２０，２３０はアクティブ領域１１０当たり２個ずつアクティブ領域１１０に接続されて交差する。ビットライン３００は、アクティブ領域１１０の１個の部位に接続される。具体的に、内部電極５００および可変抵抗体６００は、アクティブ領域１１０の第１領域１１０＿１と接続されており、ビットライン３００はアクティブ領域１１０の第２領域１１０＿２と接続されている。１つのアクティブ領域１１０に接続された一対のワードライン２１０，２２０，２３０がビットライン３００を共有するためメモリの密度を向上することができる。
第１外部電極４１０＿１、内部電極５００およびこれらの間に介した可変抵抗体６００、および第２外部電極４２０＿２、内部電極５００およびこれらの間に介した可変抵抗体６００は各々抵抗メモリセルを構成し、１つの基板１００上にこのような抵抗メモリセルが複数配列されている。前述した構造で配置された本実施形態の抵抗メモリセルは８Ｆ２レイアウトで形成されるとしても、単位抵抗メモリセル当たり２個ずつの抵抗メモリセルを含むため単位抵抗メモリセルが占める面積が４Ｆ２レイアウトに減る。
アクティブ領域１１０のソース／ドレーン領域およびゲート電極２２０は抵抗メモリセルの内部電極５００とセルを選択する選択素子として機能する。本実施形態の選択素子として、電界効果トランジスタ（ＭＯＳＦＥＴ ： Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示して説明したが、本実施形態の選択素子はこれに制限されず、バイポーラトランジスタ（ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）であり得る。ひいては、本実施形態の選択素子はダイオード（ｄｉｏｄｅ）であり得る。
図５を参照すると、本実施形態は１つの選択素子（Ｔｒ）に少なくとも２つの可変抵抗体Ｒｖ１，Ｒｖ２が接続されており、複数の可変抵抗体Ｒｖ１，Ｒｖ２を選択することができる。また、本実施形態で選択素子として、トランジスタを用いた場合、プログラム電圧は陽または陰電圧の両方向すべて印加され得るため、両方向電圧を印加してこそスイッチング特性が見えるバイポーラ抵抗変化型メモリ装置（ｂｉｐｏｌａｒ ＲＲＡＭ）も本実施形態に適用され得る。
内部電極５００の上部には第２層間絶縁膜（未図示）および上部配線が形成され得る。
また、本実施形態の不揮発性メモリ装置は、ワードライン２１０，２２０，２３０に信号を提供してトランジスタをオン、オフさせる周辺回路（未図示）およびビットライン３００と接続されたセンスアンプ（未図示）をさらに含む。
本実施形態による不揮発性メモリ装置は、抵抗メモリセルの面積が減少して、多数の抵抗メモリセルを１つの内部電極に形成させてメモリ密度が向上される。
以下、図６および図７を参照して本発明の第２実施形態による不揮発性メモリ装置について説明する。図６は、本発明の第２実施形態による不揮発性メモリ装置の斜視図である。図７は、図６の不揮発性メモリ装置をＢ−Ｂ’線に沿って切断した断面図である。説明の便宜上、以下の実施形態では、以前実施形態と同一の構成要素については説明を省略または簡略化する。
図６および図７を参照すると、本実施形態は以前実施形態の第１および第２外部電極４１０＿１，４２０＿２の上部に追加の第１および第２外部電極１４１０＿１，１４２０＿２がさらに形成されている。すなわち、内部電極５００を中心に複数層の第１および第２外部電極４１０＿１，４２０＿２，１４１０＿１，１４２０＿２が形成されている。これによって、抵抗メモリセルの密度は以前の実施形態に比べてさらに増加する。具体的に、第１および第２外部電極４１０＿１，４２０＿２，１４１０＿１，１４２０＿２をｎ個の層で形成する場合、抵抗メモリセルを８Ｆ２レイアウトで形成しても８／（２ｎ）Ｆ２のレイアウトと同じメモリ面積を有するようになる。
本実施形態の追加第１および第２外部電極１４１０＿１，１４２０＿２は、以前の実施形態の第１および第２外部電極４１０＿１，４２０＿２とオーバーラップされるように形成され得、同一の物質でなされ得る。
本実施形態によれば、１つの内部電極５００には層数の２倍ほどのメモリセルが形成されるため抵抗メモリの密度が増加する。すなわち、第１および第２外部電極４１０＿１，４２０＿２，１４１０＿１，１４２０＿２がｎ個の層で形成された場合、１つの内部電極５００には２ｎ個の抵抗メモリセルが形成されるため抵抗メモリ密度が増加する。
また、本実施形態の不揮発性メモリ装置は、内部電極５００の一側にのみ内部電極５００の延長方向に沿って互いにオーバーラップされるように形成された第３および第４外部電極４１０＿１，１４１０＿１を含み得る。第３および第４外部電極４２０＿２，１４２０＿２は内部電極５００の他側にのみ形成されることもある。すなわち、第１および第２外部電極と追加の第１および第２外部電極４１０＿１，４２０＿２，１４１０＿１，１４２０＿２は、その名称を問わず、基板１００の一面に平行な方向に配置され内部電極５００を共有する単層の第１および第２外部電極４１０＿１，４２０＿２であったり、基板１００の一面に垂直な方向、すなわち、内部電極５００の延長方向に互いにオーバーラップされるように配置され内部電極５００の一側と交差する第１外部電極４１０＿１および追加第１外部電極１４１０＿１であり得、これらの組合せでありうる。すなわち、第１および第２外部電極と追加の第１および第２外部電極４１０＿１，４２０＿２，１４１０＿１，１４２０＿２が内部電極５００を中心に内部電極５００両側に複数層で形成され得る。本明細書において、垂直方向に配置された第１外部電極４１０＿１および追加の第１外部電極１４１０＿１は各々第３外部電極および第４外部電極ともいう。垂直に配置された第２外部電極４１０＿２および追加の第２外部電極１４１０＿２も第３外部電極および第４外部電極という。
以下、図８および図９を参照して本発明の第３実施形態による不揮発性メモリ装置について説明する。図８は、本発明の第３実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。図９は、図８の不揮発性メモリ装置をＣ−Ｃ’線に沿って切断した断面図である。
図８および図９を参照すると、本実施形態の可変抵抗体６１１，６２１は第１部位６１１および第２部位６２１を含むように形成され得る。第１部位６１１は、内部電極５０１と第１外部電極４１０＿１のオーバーラップ領域に、第２部位６２１は、第２部位６２１と第２外部電極４２０＿２のオーバーラップ領域に各々形成され得る。
すなわち、本実施形態の可変抵抗体６１１，６２１は、内部電極５０１とオーバーラップされる第１および第２外部電極４１０＿１，４２０＿２を熱酸化、プラズマ酸化させて形成されたものであって、第１外部電極４１０＿１を酸化させて形成された可変抵抗体第１部位６１１および第２外部電極４２０＿２を酸化させて形成された可変抵抗体第２部位６２１を含む。
本実施形態の可変抵抗体６１１，６２１は、以前実施形態とは異に内部電極５０１の外周面全体に形成されるものではなく、第１および第２外部電極４１０＿１，４２０＿２および内部電極５０１がオーバーラップされる部位にのみ形成されるため、可変抵抗体６１１，６２１の材料費用節減効果もある。しかし、可変抵抗体６１１，６２１の第１部位６１１および第２部位６２１はオーバーラップ領域外部に延長され得るものと理解しなければならない。
本実施形態の内部電極５０１は、酸化される以前の第１外部電極４１０＿１と第２外部電極４２０＿２の離隔空間を完全に埋めるため以前の実施形態より直径が増加することができる。
以下、図１０および図１１を参照して本発明の第４実施形態による不揮発性メモリ装置について説明する。図１０は、本発明の第４実施形態による不揮発性メモリ装置の一部を示す概略斜視図である。図１１は、本発明の第４実施形態による不揮発性メモリ装置の平面図である。
本実施形態は、アクティブ領域１１１の形状および配置が本発明の第１実施形態と相異なる。すなわち、本実施形態のアクティブ領域１１１は、ワードライン２１０，２２０，２３０が形成された第１方向およびビットライン３００が形成された第３方向と相異なる第４方向に延長された形状を有する。
本実施形態の単位アクティブ領域１１１が形成された第４方向は、第１方向と鋭角を成し、第４方向はまた第３方向と鋭角を成す。第４方向は、第１方向と第３方向が成す角度を分割することができる。ここで、「特定の方向と異なる特定の方向が所定の角度を成す」とする場合の角度は、２つの方向が交差により生じる２つの角度のうち小さい角度を意味する。例えば、２つの方向が交差により生じ得る角が１２０°と、６０°である場合、６０°を意味する。したがって、アクティブ領域１１１が延長された第４方向は、ワードライン２１０，２２０，２３０が延長され形成される第１方向と例えば、４５°の角度を有し得、第４方向はまたビットライン３００と例えば４５°を有し得る。この場合、一アクティブ領域１１１に接続された内部電極５００は、一アクティブ領域１１１に接続されたビットライン３００を中心に互いに反対側に位置する。
このようにアクティブ領域１１１を形成する場合、本発明の抵抗メモリセルは８Ｆ２レイアウトより小さい面積の６Ｆ２レイアウトを有するようになり、本実施形態も単位抵抗メモリセル当たり２個ずつの抵抗メモリセルを含み、単位抵抗メモリセルが占める面積が３Ｆ２レイアウトに減るようになる。また、本発明の第２実施形態と同様に、第１および第２外部電極４１０＿１，４２０＿２をｎ層で形成する場合、抵抗メモリセルは６／（２ｎ）Ｆ２のレイアウトと同じメモリ面積を有する。
以下、図７および図１２から図１７を参照して本発明の第１実施形態による不揮発性メモリ装置の製造方法を詳細に説明する。図１２から図１７は、本発明の第１実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。
先ず、図１２を参照すると、基板１００上にＬＯＣＯＳ方法を用いて素子分離領域１０５を形成する。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＨＤＰ ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを用いてシリコン酸化膜などを蒸着してゲート絶縁膜層を形成して、ゲート電極用導電物質層を形成した後パターニングし、ゲート絶縁膜２１０およびゲート電極２２０を形成する。次に、ゲート絶縁膜２１０両側にスペーサ２４０を形成する。続いて、基板１００にｎ型またはｐ型不純物を注入して、ソース／ドレーン領域を形成することができる。ソース／ドレーン領域の形成は、高、低濃度で２回以上に分けて行うことができ、必要に応じて急速熱処理（ＲＴＰ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）装置、ファーネス（ｆｕｒｎａｃｅ）などを用いて熱処理工程を行うことができる。さらに、基板１００にシリサイド膜１２０およびゲートシリサイド膜２３０を形成する。以後、ビットライン３００および第１層間絶縁膜３３０を蒸着する。
続いて、第１層間絶縁膜３３０の上部に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて第１および第２外部電極物質を蒸着してパターニングし、第１および第２外部電極４１０＿１，４２０＿２を形成する。第１および第２外部電極４１０＿１，４２０＿２は、第１外部電極４１０＿１と第２外部電極４２０＿２がお互い離隔されるように形成する。
次に、図１３を参照すると、第１および第２外部電極４１０＿１，４２０＿２を絶縁させるように第１および第２外部電極４１０＿１，４２０＿２の上部まで第２層間絶縁膜４３０を形成する。
また、図１４を参照すると、第２層間絶縁膜４３０の上部に第１および第２外部電極４１０＿１，４２０＿２と同一の方式で第１および第２外部電極４１０＿１，４２０＿２とオーバーラップされる追加の第１および第２外部電極１４１０＿１，１４２０＿２を形成する。第１および第２外部電極４１０＿１，４２０＿２を単層で形成する場合、本工程は省略し得る。また、層を別にして第１外部電極４１０＿１および追加第１外部電極１４１０＿１を形成することもできる。
次に、図１５を参照すると、追加第１および第２外部電極１４１０＿１，１４２０＿２を絶縁させるように第３層間絶縁膜１４３０を形成する。図１４および図１５の工程は、複数回を反復して行いｎ個の層からなる追加の第１および第２外部電極１４１０＿１，１４２０＿２を形成することができる。
図１６を参照すると、エッチング液を用いて第１層間絶縁膜３３０，第２層間絶縁膜４３０、および第３層間絶縁膜１４３０をエッチングして、アクティブ領域１１０の第１領域１１０＿１と接続される円柱型または多角柱型のコンタクトホール１５００を形成する。コンタクトホール１５００は、ワードライン２１０，２２０，２３０が形成された第１方向と相異なる第２方向に形成し、第２方向は、例えば、基板１００に垂直の方向でありうる。この場合、第１層間絶縁膜３３０の下部にはエッチング停止膜（未図示）が形成されてシリサイド膜１２０がエッチングされることを防止することもできる。
図１７を参照すると、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて第３層間絶縁膜１４３０およびコンタクトホール１５００に、カルコゲニド、遷移金属酸化物、またはペロブスカイト構造を有する酸化物、および金属イオンを含有する固体電解質物質から成る群から選択された何れか１つの物質から成る可変抵抗物質を蒸着し、スペーサ形状でエッチングして、コンタクトホール１５００の側壁に形成された円筒型または角柱型の可変抵抗体６１０，６２０を形成する。可変抵抗体６１０，６２０は、第１外部電極４１０＿１および第２外部電極４２０＿２と一側が接触する。
続いて、図７を参照すると、コンタクトホール１５００の残留空間に導電性物質を充填して可変抵抗体６１０，６２０の他側と接触して、第２方向に配置された内部電極５００を形成する。内部電極５００は、コンタクトホール１５００の残留空間に例えば、ＣＶＤ、ＡＬＤ、ＰＶＤ、および電気メッキ法を用いて導電性物質を充填して、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）のような平坦化工程を経て内部電極５００および可変抵抗体６１０，６２０の上部を平坦化して形成することができる。次に、上部の配線などを形成することができ、前記工程のうち駆動回路およびセンスアンプなどを形成する工程を含み、本実施形態による不揮発性メモリ装置を完成することができる。
以下、図９、図１２から図１６、および図１８を参照して本発明の第２実施形態による不揮発性メモリ装置の製造方法を詳細に説明する。図１８は、本発明の第２実施形態による不揮発性メモリ装置の製造方法を示す工程概略図である。本発明の第１実施形態による製造方法と同一の工程についてはその説明を省略または簡略化する。
先ず、図１２から図１６を参照すると、本発明の第１実施形態による不揮発性メモリ装置の製造方法と同一の方法を行い図１６の不揮発性メモリ装置の中間構造物を形成する。
続いて、図１８を参照すると、コンタクトホール１５００とオーバーラップされる第１外部電極４１０＿１および第２外部電極４２０＿２を例えば、熱酸化またはプラズマ酸化させて可変抵抗体第１部位６１１および可変抵抗体第２部位６２１を形成する。第１外部電極４１０＿１および第２外部電極４２０＿２を複数の層で形成した場合、すべての層の第１外部電極４１０＿１および第２外部電極４２０＿２をすべて酸化させて可変抵抗体第１部位６１１，１６１１および可変抵抗体第２部位６２１，１６２１を形成する。
次に、図９を参照すると、コンタクトホール１５００に導電性物質を充填して平坦化して内部電極５０１を形成する。内部電極５０１の形成方法は、本発明の第１実施形態による不揮発性メモリ装置の製造方法と同一である。図９では、単層の第１外部電極４１０＿１および第２外部電極４２０＿２が形成されたものを図示したが、図１８の工程において複数層の第１外部電極４１０＿１および第２外部電極４２０＿２を形成した場合にも類推できることは自明である。
以下、図１９を参照して本発明の第１実施形態によるプロセシングシステムについて説明する。図１９は、本発明の第１実施形態による不揮発性メモリ装置を含むプロセシングシステムである。
本実施形態のシステムは携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、ＭＰ３プレーヤ（ＭＰ３ ｐｌａｙｅｒ）、航行システム（ｎａｖｉｇａｔｉｏｎ ｓｙｓｔｅｍ）または家電製品（ｈｏｕｓｅｈｏｌｄ ａｐｐｌｉａｎｃｅ）などでありうる。
図１９を参照すると、本実施形態のプロセシングシステムは、少なくとも１つのプロセッサ８１０，半導体メモリ装置８６０および入出力装置８５０を含み得る。半導体メモリ装置８６０は本発明の第１から第４実施形態による抵抗メモリを含む不揮発性メモリ装置であり得、プロセッサ８１０の実行のためのコードおよびデータを保存することができる。
入出力装置８５０は、ローカルバス８２０を通じて半導体メモリ装置８６０とデータ通信を行う。半導体メモリ装置８６０は、メモリバス８４０と接続され得、メモリバス８４０はメモリコントローラ８３０を媒介にローカルバス８２０に接続することができる。
以上、添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明が、その技術的思想や必須の特徴を変更しない範囲で、他の具体的な形態で実施され得ることを理解することができる。したがって、上記、実施形態は、すべての面で例示的なものであり、限定的でないものと理解しなければならない。
１００ 基板
１０５ 素子分離領域
１１０，１１１ アクティブ領域
１２０ シリサイド膜
２１０ ゲート絶縁膜
２２０ ワードライン
２３０ ゲートシリサイド膜
２４０ ゲートスペーサ
３００ ビットライン
３５０，３５１ ビットラインコンタクト
４１０，１４１０ 第１外部電極接続部
４１０＿１，１４１０＿１ 第１外部電極
４２０，１４２０ 第２外部電極接続部
４２０＿２，１４２０＿２ 第２外部電極
３３０ 第１層間絶縁膜
４３０ 第２層間絶縁膜
５００，５０１ 内部電極
６００，６０１ 可変抵抗体
６１０，６１１，１６１１ 可変抵抗体第１部位
６２０，６２１，１６２１ 可変抵抗体第２部位
８１０ プロセッサ
８２０ ローカルバス
８３０ メモリコントローラ
８４０ メモリバス
８５０ 入出力装置
８６０ メモリ装置
１５００ コンタクトホール

Claims (20)

  1. 基板の一面に実質的に垂直の方向に延長され形成された内部電極と、
    前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第１側に配置される第１外部電極と、
    前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の第２側に配置される第２外部電極、および
    前記各内部電極、前記各第１外部電極、および前記各第２外部電極と接触する複数の可変抵抗体と、を含む不揮発性メモリ装置。
  2. 前記第１および第２外部電極は、前記内部電極の延長方向に沿って複数層で形成された、請求項１に記載の不揮発性メモリ装置。
  3. 前記可変抵抗体を選択する選択素子をさらに含み、
    前記各選択素子は、複数の前記可変抵抗体を選択することができる請求項１に記載の不揮発性メモリ装置。
  4. 前記第１外部電極は互いに電気的に接続されており、前記第２外部電極は互いに電気的に接続されている、請求項１に記載の不揮発性メモリ装置。
  5. 前記基板内に形成されたアクティブ領域、前記第１および第２外部電極と実質的に同一の方向に延長されて形成され前記各アクティブ領域当たり２個ずつ接続されたワードライン、および前記内部電極および前記第１および第２外部電極と各々実質的に垂直の方向に延長されて形成され、前記ワードラインの間で前記アクティブ領域と接続されるビットラインをさらに含む、請求項１に記載の不揮発性メモリ装置。
  6. 前記アクティブ領域は、前記ビットラインと実質的に同一の方向に延長された第１領域および前記第１領域から前記ワードラインと実質的に同一の方向に突出した第２領域を含む、請求項５に記載の不揮発性メモリ装置。
  7. 前記内部電極は、前記各アクティブ領域当たり２個ずつ接続されるものの、前記１つのアクティブ領域に接続されたワードラインの一側の前記第１領域の最外殻に各々１個ずつ接続されて、前記ビットラインは、前記第２領域に接続される、請求項６に記載の不揮発性メモリ装置。
  8. 前記アクティブ領域は、前記ワードラインおよび前記ビットラインと鋭角を成す、請求項５に記載の不揮発性メモリ装置。
  9. 前記内部電極は、円柱型または多角柱型である、請求項１に記載の不揮発性メモリ装置。
  10. 前記可変抵抗体は、前記内部電極それぞれの外周面を囲むように形成される、請求項９に記載の不揮発性メモリ装置。
  11. 前記可変抵抗体は、前記内部電極とオーバーラップされる前記第１および第２外部電極上の各部位に形成される、請求項９に記載の不揮発性メモリ装置。
  12. 前記可変抵抗体は、カルコゲニド、遷移金属酸化物、ペロブスカイト構造を有する酸化物、および金属イオンを含有する固体電解質物質から成る群から選択された何れか１つの物質から成る、請求項９に記載の不揮発性メモリ装置。
  13. 基板の一面に実質的に垂直の方向に延長され形成された内部電極と、
    前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極の少なくとも一側に配置され前記各内部電極と交差し、前記内部電極の延長方向に沿って互いにオーバーラップされるように配置された第３および第４外部電極、および
    前記各内部電極および第３および第４外部電極と接触する可変抵抗体と、を含む不揮発性メモリ装置。
  14. 前記第３および第４外部電極は、前記各内部電極を中心に各々前記各内部電極の両側に配置され前記各内部電極と交差して、
    前記基板内に形成されたアクティブ領域、前記第３および第４外部電極と実質的に同一の方向に延長されて形成され前記各アクティブ領域当たり２個ずつ接続されたワードライン、および前記内部電極および前記第３および第４外部電極と各々実質的に垂直の方向に延長されて形成され、前記ワードラインの間で前記アクティブ領域と接続されるビットラインと、をさらに含む、請求項１３に記載の不揮発性メモリ装置。
  15. 基板の一面に実質的に平行な方向に延長され、互いに離隔配置されるものの、各々前記基板までの距離が実質的に同一の第１および第２外部電極を形成して、
    前記第１および第２外部電極を覆う絶縁層を形成して、
    前記各第１外部電極と前記第２外部電極との間の前記絶縁層をエッチングして前記基板の一面に実質的に垂直のコンタクトホールを形成して、
    前記第１および第２外部電極と一側が接触する可変抵抗体を形成して、
    前記コンタクトホールの残留空間に導電性物質を充填して、前記可変抵抗体の他側と接触して、前記基板の一面に実質的に垂直の方向に延長された内部電極を形成することを含む不揮発性メモリ装置の製造方法。
  16. 前記可変抵抗体を形成することは、前記コンタクトホールとオーバーラップされる前記第１および第２外部電極を酸化させることを含む、請求項１５に記載の不揮発性メモリ装置の製造方法。
  17. 前記可変抵抗体を形成することは、前記コンタクトホールおよび前記絶縁層上に可変抵抗性物質を蒸着して可変抵抗性物質層を形成し、前記可変抵抗性物質層をエッチングして前記コンタクトホールの側壁にのみ前記可変抵抗性物質を残留させることを含む、請求項１５に記載の不揮発性メモリ装置の製造方法。
  18. 前記内部電極は、導電性物質をＣＶＤ、ＡＬＤ、ＰＶＤ、および電気メッキから成る群から選択された方式で形成する、請求項１５に記載の不揮発性メモリ装置の製造方法。
  19. 前記第１および第２外部電極を形成して、前記絶縁層を形成することは、前記第１および第２外部電極と前記絶縁層を形成することを各々複数回ずつ行うことである、請求項１５に記載の不揮発性メモリ装置の製造方法。
  20. 基板の一面に実質的に垂直の方向に延長され形成された内部電極、前記基板の一面に実質的に平行な方向に延長されて形成され、前記各内部電極を中心に各々前記各内部電極の両側に配置され前記各内部電極と交差する第１および第２外部電極、および前記各内部電極および第１および第２外部電極と接触する可変抵抗体を含む不揮発性メモリ装置、および
    前記不揮発性メモリ装置を動作させるプロセッサと、を含むプロセシングシステム。
JP2009059555A 2008-03-13 2009-03-12 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム Pending JP2009224778A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023416A KR101418434B1 (ko) 2008-03-13 2008-03-13 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템

Publications (1)

Publication Number Publication Date
JP2009224778A true JP2009224778A (ja) 2009-10-01

Family

ID=41062116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059555A Pending JP2009224778A (ja) 2008-03-13 2009-03-12 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム

Country Status (5)

Country Link
US (3) US7952163B2 (ja)
JP (1) JP2009224778A (ja)
KR (1) KR101418434B1 (ja)
CN (1) CN101533848B (ja)
TW (1) TWI450390B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105060A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP2011253943A (ja) * 2010-06-02 2011-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2012256884A (ja) * 2011-06-07 2012-12-27 Samsung Electronics Co Ltd 不揮発性メモリセル、不揮発性メモリ装置、及び不揮発性メモリ装置の製造方法
JP2013115436A (ja) * 2011-11-25 2013-06-10 Samsung Electronics Co Ltd ３次元半導体装置
KR20140128877A (ko) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. 금속 도핑된 저항성 스위칭 층을 갖는 저항성 랜덤 액세스 메모리 소자를 만드는 방법
KR20140128876A (ko) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. 저항성 랜덤 액세스 메모리 소자를 만드는 방법
JP2016134193A (ja) * 2015-01-21 2016-07-25 力旺電子股▲分▼有限公司 抵抗変化型ランダムアクセスメモリのメモリセルアレイ
JP2020113702A (ja) * 2019-01-16 2020-07-27 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772590B2 (en) * 2007-03-05 2010-08-10 Systems On Silicon Manufacturing Co. Pte. Ltd. Metal comb structures, methods for their fabrication and failure analysis
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8546861B2 (en) * 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
CN102054526B (zh) * 2009-11-10 2012-10-31 中芯国际集成电路制造(上海)有限公司 一种dram存储器
US20130094273A1 (en) * 2010-04-06 2013-04-18 Wei-Chih Chien 3d memory and decoding technologies
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US10297640B2 (en) * 2010-11-29 2019-05-21 Micron Technology, Inc. Cross-point memory with self-defined memory elements
EP2731109B1 (en) 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US9227456B2 (en) * 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
KR20130019644A (ko) 2011-08-17 2013-02-27 삼성전자주식회사 반도체 메모리 장치
US8891277B2 (en) 2011-12-07 2014-11-18 Kabushiki Kaisha Toshiba Memory device
KR102010335B1 (ko) 2012-04-30 2019-08-13 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
CN103474570B (zh) * 2012-06-06 2016-03-30 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
KR102021808B1 (ko) * 2012-12-04 2019-09-17 삼성전자주식회사 3차원 구조의 메모리 셀 어레이를 포함하는 불휘발성 메모리
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
TWI514551B (zh) * 2013-05-15 2015-12-21 Toshiba Kk Nonvolatile memory device
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9419058B1 (en) 2015-02-05 2016-08-16 Sandisk Technologies Llc Memory device with comb-shaped electrode having a plurality of electrode fingers and method of making thereof
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9831290B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor memory device having local bit line with insulation layer formed therein
CN106654002B (zh) * 2016-11-03 2018-12-04 北京航空航天大学 一种低功耗磁性多阻态存储单元
TWI691035B (zh) * 2019-03-12 2020-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構
CN111769132B (zh) * 2019-04-02 2023-06-02 华邦电子股份有限公司 电阻式随机存取存储器结构
US10950789B2 (en) * 2019-05-31 2021-03-16 Winbond Electronics Corp. Resisitive random access memory structure and method for forming the same
CN110610943A (zh) * 2019-08-07 2019-12-24 成都皮兆永存科技有限公司 高密度三维结构半导体存储器及制备方法
JP2021048224A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 不揮発性記憶装置
CN114823675A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体器件

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100979A (ja) * 1998-09-18 2000-04-07 Siemens Ag 電気的にプログラム可能な不揮発性メモリセル装置及びこの不揮発性メモリセル装置を製造する方法
JP2002141494A (ja) * 2000-11-01 2002-05-17 Japan Science & Technology Corp ポイントコンタクト・アレー
JP2004031917A (ja) * 2002-04-02 2004-01-29 Hewlett Packard Co <Hp> メモリ構造
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2004186553A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性メモリセル及び不揮発性半導体記憶装置
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2006514781A (ja) * 2003-04-03 2006-05-11 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元メモリアレイ
WO2006132045A1 (ja) * 2005-06-10 2006-12-14 Sharp Kabushiki Kaisha 不揮発性記憶素子とその製造方法
JP2007511895A (ja) * 2003-05-15 2007-05-10 マイクロン・テクノロジー・インコーポレーテッド １Ｔ‐ｎメモリセル積層構造体
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798359B1 (en) 2000-10-17 2004-09-28 Swedish Keys Llc Control unit with variable visual indicator
JP2002133885A (ja) * 2000-10-30 2002-05-10 Toshiba Corp 不揮発性半導体記憶装置
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
KR100509569B1 (ko) 2004-01-05 2005-08-23 한국과학기술연구원 상변화 메모리 및 그 제조방법
JP2005244145A (ja) * 2004-01-28 2005-09-08 Sharp Corp 半導体記憶装置及びその製造方法
KR100668823B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
JP2007184419A (ja) * 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
JP2007201244A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体装置
KR101213702B1 (ko) * 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7575984B2 (en) * 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100979A (ja) * 1998-09-18 2000-04-07 Siemens Ag 電気的にプログラム可能な不揮発性メモリセル装置及びこの不揮発性メモリセル装置を製造する方法
JP2002141494A (ja) * 2000-11-01 2002-05-17 Japan Science & Technology Corp ポイントコンタクト・アレー
JP2004031917A (ja) * 2002-04-02 2004-01-29 Hewlett Packard Co <Hp> メモリ構造
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2004186553A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性メモリセル及び不揮発性半導体記憶装置
JP2006514781A (ja) * 2003-04-03 2006-05-11 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元メモリアレイ
JP2007511895A (ja) * 2003-05-15 2007-05-10 マイクロン・テクノロジー・インコーポレーテッド １Ｔ‐ｎメモリセル積層構造体
JP2004349504A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd 半導体集積回路装置
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
WO2006132045A1 (ja) * 2005-06-10 2006-12-14 Sharp Kabushiki Kaisha 不揮発性記憶素子とその製造方法
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105060A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP5079927B2 (ja) * 2010-02-23 2012-11-21 パナソニック株式会社 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
US8710484B2 (en) 2010-02-23 2014-04-29 Panasonic Corporation Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device
JP2011253943A (ja) * 2010-06-02 2011-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2012256884A (ja) * 2011-06-07 2012-12-27 Samsung Electronics Co Ltd 不揮発性メモリセル、不揮発性メモリ装置、及び不揮発性メモリ装置の製造方法
JP2013115436A (ja) * 2011-11-25 2013-06-10 Samsung Electronics Co Ltd ３次元半導体装置
KR20140128877A (ko) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. 금속 도핑된 저항성 스위칭 층을 갖는 저항성 랜덤 액세스 메모리 소자를 만드는 방법
KR20140128876A (ko) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. 저항성 랜덤 액세스 메모리 소자를 만드는 방법
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
KR102077778B1 (ko) * 2013-04-29 2020-02-14 에이에스엠 아이피 홀딩 비.브이. 저항성 랜덤 액세스 메모리 소자를 만드는 방법
KR102090221B1 (ko) * 2013-04-29 2020-04-16 에이에스엠 아이피 홀딩 비.브이. 금속 도핑된 저항성 스위칭 층을 갖는 저항성 랜덤 액세스 메모리 소자를 만드는 방법
JP2016134193A (ja) * 2015-01-21 2016-07-25 力旺電子股▲分▼有限公司 抵抗変化型ランダムアクセスメモリのメモリセルアレイ
JP2020113702A (ja) * 2019-01-16 2020-07-27 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US11222923B2 (en) 2019-01-16 2022-01-11 Winbond Electronics Corp. Resistance variable memory

Also Published As

Publication number Publication date
KR101418434B1 (ko) 2014-08-14
US8698281B2 (en) 2014-04-15
US7952163B2 (en) 2011-05-31
TWI450390B (zh) 2014-08-21
US20110204315A1 (en) 2011-08-25
KR20090098189A (ko) 2009-09-17
TW201001694A (en) 2010-01-01
CN101533848B (zh) 2013-04-10
US20130043453A1 (en) 2013-02-21
CN101533848A (zh) 2009-09-16
US8314003B2 (en) 2012-11-20
US20090230512A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR101418434B1 (ko) 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
US11024802B2 (en) Method of fabricating resistive memory
US9373665B2 (en) Resistance change nonvolatile memory device, semiconductor device, and method of manufacturing resistance change nonvolatile memory device
TW201826268A (zh) 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
KR102114202B1 (ko) 가변 저항 메모리 소자 및 그 형성 방법
US20130170281A1 (en) Variable resistance memory device and method for fabricating the same
US9178143B2 (en) Resistive memory structure
TWI736272B (zh) 具有絲侷限之非揮發性記憶體元件
KR101929246B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
TW201322514A (zh) 半導體記憶裝置、半導體裝置及半導體記憶裝置的製造方法
KR20160049870A (ko) 반도체 소자 및 그 제조 방법
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
US9859493B2 (en) Variable resistance memory device and method of manufacturing the same
JP7177260B2 (ja) 水素障壁材料を有する垂直トランジスタを含むデバイス及び関連する方法
JP2014165345A (ja) 抵抗変化型不揮発性メモリ及びその製造方法
KR20210158323A (ko) 이중층 채널 트랜지스터 및 이의 형성 방법
KR20140064454A (ko) 반도체 장치 및 그 제조 방법
JP2012119499A (ja) 半導体装置の製造方法及び半導体装置
JP2023129379A (ja) 超薄バリア層を有する抵抗型メモリ装置及びその形成方法
TW202339001A (zh) 半導體記憶體裝置
JP2012064858A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014