CN102054526B - 一种dram存储器 - Google Patents

一种dram存储器 Download PDF

Info

Publication number
CN102054526B
CN102054526B CN200910198600.2A CN200910198600A CN102054526B CN 102054526 B CN102054526 B CN 102054526B CN 200910198600 A CN200910198600 A CN 200910198600A CN 102054526 B CN102054526 B CN 102054526B
Authority
CN
China
Prior art keywords
active area
bit line
prolonging direction
area
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910198600.2A
Other languages
English (en)
Other versions
CN102054526A (zh
Inventor
邢溯
杨勇胜
肖德元
陈国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910198600.2A priority Critical patent/CN102054526B/zh
Priority to US12/938,178 priority patent/US20110108889A1/en
Publication of CN102054526A publication Critical patent/CN102054526A/zh
Application granted granted Critical
Publication of CN102054526B publication Critical patent/CN102054526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明提供一种DRAM存储器，其包括存储单元，存储单元面积为7F2，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；字线之间的孔距为2F，位线之间的孔距为还包括多个有源区，有源区的中心与位于同一相邻位线上且与其相邻的两有源区中心的连线构成等边三角形，等边三角形的边长为4F。通过以上所述的技术方案，通过提供具有7F2的存储单元，与基于8F2的存储单元相比，对于折叠位线存储单元可以实现更好的利用存储单元面积；并且，相应于6F2的存储单元，克服现有的具有6F2存储单元的DRAM存储器所具有的工艺方面的困难，使用开放的位线结构，导致低的噪音免疫力、信噪比降低的缺点。

Description

一种DRAM存储器
技术领域
本发明涉及一种存储器，尤其涉及一种DRAM存储器。
背景技术
集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。
DRAM(Dynamic Random Access Memory)，即动态随机存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。
现有使用的DRAM存储器主要有两种：一种是具有8F2存储单元面积的DRAM存储器；另一种是具有6F2存储单元面积的DRAM存储器。
图1为现有的具有8F2存储单元的DRAM存储器的局部布局示意图，该DRAM存储器100包括字线102，位线(图中未示)以及有源区106，具有存储单元110，面积为8F2。图1A～图1C分别为现有的三种具有8F2存储单元的DRAM存储器的局部布局示意图：参考图1A所示，该种具有8F2存储单元的DRAM存储器100A包括字线102A，位线104A以及有源区106A，此种阵列结构的存储器100A含有多个空闲区域108A；参考图1B所示，该种具有8F2存储单元的DRAM存储器100B包括字线102B，位线104B，以及有源区106B，此种阵列结构的存储器100B含有多个空闲区域108B；参考图1C所示，该种具有8F2存储单元的DRAM存储器100C包括字线102C，位线104C，以及有源区106C，此种阵列结构的存储器100C含有多个空闲区域108C。以上所述具有8F2存储单元的DRAM存储器由于改善的信噪比而在DRAM存储器中广泛使用；但是该具有8F2存储单元的存储器具有很多空闲区域，而且与其他的，例如图2中显示的具有6F2存储单元的存储器相比消耗更多的存储单元面积。
图2为现有的具有6F2存储单元的DRAM存储器的局部布局示意图，该种存储器包括字线202，位线(图中未示)以及有源区206，存储单元210，其存储单元面积为6F2。该具有6F2存储单元的存储器，在减小存储单元面积方面提供一些改进，但是采用该技术进行生产仍存在一些问题：例如，除了伴随着更小的存储单元所具有的工艺方面的困难，6F2存储单元结构使用开放的位线结构，这种开放的位线结构将导致低的噪音免疫力，因此将会降低信噪比。
基于以上所述的现有的DRAM存储器的缺点，需要提出一种新的DRAM存储器。
发明内容
本发明要解决的问题在于提供一种DRAM存储器，以解决现有的具有8F2存储单元的DRAM存储器消耗更多的存储单元面积，以及现有的具有6F2存储单元的DRAM存储器采用更小的存储单元所具有的工艺方面的困难，并且使用开放的折叠位线结构而导致低噪音免疫力、信噪比降低的缺点。
为解决以上技术问题，本发明提供一种DRAM存储器，其包括存储单元，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；其中，所述存储单元面积为7F2。
本发明的进一步改进在于：所述字线之间的孔距为2F，所述位线之间的孔距为
本发明的进一步改进在于还包括多个有源区，每一有源区具有中心，该中心位于沿位线伸长方向的位线中心线上；所述有源区的伸长方向与位线伸长方向的锐角夹角为30°。
本发明的进一步改进在于：所述有源区的中心与位于同一相邻位线上且与其相邻的两有源区中心的连线构成等边三角形，等边三角形的边长为4F。
本发明的进一步改进在于：沿有源区伸长方向的两相邻的有源区中心之间的距离为
Figure G2009101986002D00032
沿有源区伸长方向的两相邻有源区之间的间隔为
Figure G2009101986002D00033
有源区沿其伸长方向的长度为
Figure G2009101986002D00034
垂直伸长方向的宽度为1F。
本发明的进一步改进在于：所述锐角夹角为以位线为起始边顺时针旋转有源区伸长方向的角度或者逆时针旋转有源区伸长方向的角度。
本发明的进一步改进在于：还包括多个有源区，每一有源区具有中心，该中心位于沿位线伸长方向的位线中心线上；
一位线上的有源区的伸长方向与另一相邻位线上的有源区伸长方向之间的锐角夹角为60°；
其中，一位线上的有源区伸长方向与位线伸长方向的锐角夹角为30°，另一相邻位线上的有源区伸长方向与位线伸长方向的锐角夹角为30°。
本发明的进一步改进在于：所述有源区的中心与位于同一相邻位线上且与其相邻的两有源区中心连线构成等边三角形，等边三角形的边长为4F。
本发明的进一步改进在于：有源区沿其伸长方向的长度为
Figure G2009101986002D00041
垂直伸长方向的宽度为1F。
与现有技术相比，本发明的技术方案具有以下优点：具有7F2存储单元的存储器与基于8F2的存储单元的存储器相比，对于折叠位线结构存储单元可以实现更好的利用存储单元面积，减少空闲面积；并且，相应于6F2的存储单元，克服现有的具有6F2存储单元的DRAM存储器采用更小的存储单元所具有的工艺方面的困难，并使用开放的位线结构而导致低的噪音免疫力、信噪比降低的缺点。
附图说明
图1为现有的一种具有技术8F2存储单元的DRAM存储器的局部布局示意图；
图1A～图1C为现有技术的三种具有8F2存储单元的DRAM存储器的局部布局示意图；
图2为现有技术的一种具体6F2存储单元的DRAM存储器的局部布局示意图。
图3为根据本发明的一个实施例的DRAM存储器的局部布局示意图；
图4为图3所示的DRAM存储器的显示有源区位置的局部布局示意图；
图5为图4所示的DRAM存储器的参数标示示意图；
图6为根据本发明的又一实施例的DRAM存储器的局部布局示意图；
图7为根据本发明的再一实施例的DRAM存储器的局部布局示意图；
具体实施方式
本发明提供的DRAM存储器，具有7F2存储单元，其中F代表特征尺寸(featue size)，7F2表示每一个存储单元的面积。下面参考附图对本发明的DRAM存储器做详细的说明。
参考图3为本发明的一个具体实施例的DRAM存储器的局部布局示意图，同时参考图4为图3所示的DRAM存储器的显示有源区位置的局部布局示意图。该存储器300包括多个存储单元302，有源区304，以及相互平行等间隔排列的字线306和相互平行等间隔设置且与字线垂直的位线308。其中，每一存储单元302的面积为7F2；所述字线306之间的孔距Lw为2F，所述位线308之间的孔距Lb为
Figure G2009101986002D00051
存储器300的存储单元面积(cell_size)由位线孔距和字线孔距的设置而决定，即 Cell _ Size = 2 3 F × 2 F ≈ 2 F 2 .
在该具体实施例中，位线308呈长条状结构，存储器300的每一存储单元的有源区304具有中心310，该中心310位于位线308上且该中心310位于沿位线伸长方向的位线308的中心线上；所述有源区304呈长条状结构，中心310位于同一位线上的所述有源区304沿其伸长方向相互平行，并且有源区304的伸长方向与位线308伸长方向的锐角夹角α为30°，在该具体实施例中，所述锐角夹角为以位线308为起始边顺时针旋转有源区304伸长方向的角度。有源区304的中心310与位于同一相邻位线上且与其相邻的两个有源区304的中心310连线构成等边三角形312，等边三角形312的边长为4F。
另外，同时参考图5，有源区304呈长条状，沿有源区304的有源区伸长方向的两相邻有源区中心310之间的距离A为
Figure G2009101986002D00053
有源区304沿其伸长方向的半长B为
Figure G2009101986002D00054
垂直有源区伸长方向的宽度G为1F；沿有源区304伸长方向的两相邻的有源区304之间的间隔C为
参考图6为本发明的又一实施例的DRAM存储器的局部布局示意图。该存储器400与图2中所示的DRAM存储器的区别在于：所述有源区404的伸长方向与位线伸长方向的锐角夹角α为30°，所述锐角夹角为以位线408为起始边顺时针旋转有源区404伸长方向的角度。有源区404具有中心410，该中心410位于位线408上且该中心410位于沿位线408伸长方向的位线408中心线上；所述有源区404的中心410与位于同一相邻位线上且与其两相邻的有源区中心连线构成等边三角形412，等边三角形412的边长为4F。另外，该具体实施例的DRAM存储器400中的各种参数与图5中所示的各种参数相同，在此不做赘述。通过这样一种方式，半导体器件的有源区可以在存储单元平面以密闭紧凑层叠模式排列，排除了消耗在8F2的存储单元的额外的面积，因此可以减少空闲区域，提高存储器存储单元密度。
参考图7为本发明的再一实施例的DRAM存储器的局部布局示意图。该存储器500与图6及图3中所示的DRAM存储器的区别在于：有源区中心510位于同一位线508上的有源区504沿有源区伸长方向相互平行，且两相邻位线508上的有源区504伸长方向之间的锐角夹角为60°；其中，一位线508上的有源区504伸长方向与位线508伸长方向的锐角夹角为30°，另一相邻位线508上的有源区504伸长方向与位线508伸长方向的锐角夹角为30°。有源区504具有中心510，该中心510位于位线508上且该中心510位于沿位线508伸长方向的位线508中心线上。所述有源区504的中心510与位于同一相邻位线上且与其相邻的两个有源区中心510连线构成等边三角形512，等边三角形512的边长为4F；有源区504沿其伸长方向的半长为垂直有源区504伸长方向的宽度为1F。通过这样一种方式，DRAM存储器的有源区可以密闭紧凑层叠模式排列，排除了消耗在8F2的存储单元的额外的面积，因此可以减少空闲区域，提高存储器存储单元密度。
以上所述的具有7F2存储单元的存储器与基于8F2的存储单元相比，对于折叠位线存储单元可以实现更好的利用存储单元面积，减少空闲区域，提高存储器中存储单元的密度。在本发明中，具有7F2的存储单元可以配置成位线孔距为
Figure G2009101986002D00062
和字线孔距为2F；存储器的有源区伸长方向与位线伸长方向的夹角为30°；有源区的中心与位于同一相邻位线并与其相邻的两有源区中心之间的连线构成等边三角形，等边三角形的边长为4F；通过这样一种方式，存储器的有源区可以密闭紧凑层叠模式排列，并且这样的布置排除了消耗在8F2的存储单元的空闲的面积，因此可以减少存储器的整个存储单元尺寸，提高存储器存储单元密度。并且相对于具有6F2存储单元的DRAM存储器，存储单元面积变大，克服6F2存储单元面积小所具有的工艺方面的困难；使用密闭的位线结构，克服6F2存储单元的DRAM存储器使用开放的位线结构，而导致低的噪音免疫力、信噪比降低的缺点。
以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims (9)

1.一种DRAM存储器，其包括存储单元，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；其特征在于：
所述存储单元面积为7F2，所述F代表特征尺寸；
还包括多个有源区，每一有源区具有中心，该中心位于沿位线伸长方向的位线中心线上；
所述有源区的伸长方向与位线伸长方向的锐角夹角为30°。
2.如权利要求1所述的DRAM存储器，其特征在于：所述字线之间的孔距为2F，所述位线之间的孔距为
Figure FDA00001886115700011
3.如权利要求2所述的DRAM存储器，其特征在于：所述有源区的中心与位于同一相邻位线上、且与所述有源区的中心相邻的两有源区中心的连线构成等边α三角形，等边三角形的边长为4F。
4.如权利要求3所述的DRAM存储器，其特征在于：沿有源区伸长方向的两相邻的有源区中心之间的距离为
沿有源区伸长方向的两相邻有源区之间的间隔为
Figure FDA00001886115700013
有源区沿其伸长方向的长度为
Figure FDA00001886115700014
垂直伸长方向的宽度为1F。
5.如权利要求1所述的DRAM存储器，其特征在于：所述锐角夹角为以位线为起始边顺时针旋转有源区伸长方向的角度或者逆时针旋转有源区伸长方向的角度。
6.一种DRAM存储器，其包括存储单元，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；其特征在于：
所述存储单元面积为7F2，所述F代表特征尺寸；
还包括多个有源区，每一有源区具有中心，该中心位于沿位线伸长方向的位线中心线上；
一位线上的有源区的伸长方向与另一相邻位线上的有源区伸长方向之间的锐角夹角为60°；其中，
一位线上的有源区伸长方向与位线伸长方向的锐角夹角为30°，另一相邻位线上的有源区伸长方向与位线伸长方向的锐角夹角为30°。
7.如权利要求6所述的DRAM存储器，其特征在于：所述字线之间的孔距为2F，所述位线之间的孔距为
Figure FDA00001886115700021
8.如权利要求7所述的DRAM存储器，其特征在于：所述有源区的中心与位于同一相邻位线上、且与所述有源区的中心相邻的两有源区中心连线构成等边三角形，等边三角形的边长为4F。
9.如权利要求8所述的DRAM存储器，其特征在于：有源区沿其伸长方向的长度为
Figure FDA00001886115700022
垂直伸长方向的宽度为1F。
CN200910198600.2A 2009-11-10 2009-11-10 一种dram存储器 Expired - Fee Related CN102054526B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910198600.2A CN102054526B (zh) 2009-11-10 2009-11-10 一种dram存储器
US12/938,178 US20110108889A1 (en) 2009-11-10 2010-11-02 Semiconductor device with a 7f2 cell structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910198600.2A CN102054526B (zh) 2009-11-10 2009-11-10 一种dram存储器

Publications (2)

Publication Number Publication Date
CN102054526A CN102054526A (zh) 2011-05-11
CN102054526B true CN102054526B (zh) 2012-10-31

Family

ID=43958757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910198600.2A Expired - Fee Related CN102054526B (zh) 2009-11-10 2009-11-10 一种dram存储器

Country Status (2)

Country Link
US (1) US20110108889A1 (zh)
CN (1) CN102054526B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037063B1 (ko) 2013-03-15 2019-11-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107680963A (zh) * 2017-10-09 2018-02-09 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法
CN109698193B (zh) * 2017-10-24 2024-02-09 长鑫存储技术有限公司 一种半导体存储器的阵列结构
CN109830480B (zh) 2017-11-23 2022-02-18 联华电子股份有限公司 动态随机存取存储器
CN107910330B (zh) * 2017-11-29 2023-09-19 长鑫存储技术有限公司 动态随机存取存储器阵列及其版图结构、制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076456A (ko) * 2001-03-28 2002-10-11 주식회사 하이닉스반도체 메모리 소자
CN101241880A (zh) * 2007-02-09 2008-08-13 奇梦达股份公司 集成半导体存储装置的制造方法及相应的半导体存储装置
CN101533848A (zh) * 2008-03-13 2009-09-16 三星电子株式会社 非易失性存储器器件及相关的方法和处理系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031651B2 (ja) * 2002-03-05 2008-01-09 株式会社日立製作所 半導体装置
KR100555564B1 (ko) * 2004-03-31 2006-03-03 삼성전자주식회사 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법
KR100654353B1 (ko) * 2005-06-28 2006-12-08 삼성전자주식회사 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076456A (ko) * 2001-03-28 2002-10-11 주식회사 하이닉스반도체 메모리 소자
CN101241880A (zh) * 2007-02-09 2008-08-13 奇梦达股份公司 集成半导体存储装置的制造方法及相应的半导体存储装置
CN101533848A (zh) * 2008-03-13 2009-09-16 三星电子株式会社 非易失性存储器器件及相关的方法和处理系统

Also Published As

Publication number Publication date
CN102054526A (zh) 2011-05-11
US20110108889A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
CN102054526B (zh) 一种dram存储器
KR101980424B1 (ko) 듀얼 포트 sram 셀
TWI594374B (zh) 記憶體陣列與雙埠靜態隨機存取記憶體陣列
US8258572B2 (en) SRAM structure with FinFETs having multiple fins
TW200625331A (en) Memory cell array
TW200705456A (en) Transistor layout configuration for tight-pitched memory array lines
TW200802810A (en) Semiconductor storage device
WO2007030346A3 (en) Memory cell layout and process flow
TW200633138A (en) Layout structure for memory arrays with SOI devices
US7525829B2 (en) Semiconductor storage device
KR880010421A (ko) 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리
KR20160112780A (ko) 반도체 소자
US20070002601A1 (en) Semiconductor memory device
CN113903735A (zh) 具有双层电容结构的dram、半导体器件及其制造方法
TWI483264B (zh) 階層位元線架構之記憶體陣列
CN113270399B (zh) 半导体器件及其设计版图
CN210668358U (zh) Dram阵列版图及dram存储器
KR20030092861A (ko) 6ｆ2 ｄｒａｍ 셀을 구비한 반도체 메모리 소자
KR100630683B1 (ko) 6ｆ2 레이아웃을 갖는 디램 소자
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이
KR100689542B1 (ko) 6ｆ2 구조의 반도체 메모리 소자
CN101447488A (zh) 半导体器件及其制造方法
CN113555380A (zh) 磁性随机存储阵列及半导体器件
KR970018583A (ko) 반도체 메모리 장치
CN113555382A (zh) 磁性随机存储阵列及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121114

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121114

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121031

Termination date: 20191110

CF01 Termination of patent right due to non-payment of annual fee