KR970018583A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR970018583A
KR970018583A KR1019950032202A KR19950032202A KR970018583A KR 970018583 A KR970018583 A KR 970018583A KR 1019950032202 A KR1019950032202 A KR 1019950032202A KR 19950032202 A KR19950032202 A KR 19950032202A KR 970018583 A KR970018583 A KR 970018583A
Authority
KR
South Korea
Prior art keywords
regions
diffusion
interval
active
diffusion regions
Prior art date
Application number
KR1019950032202A
Other languages
English (en)
Inventor
이원성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032202A priority Critical patent/KR970018583A/ko
Publication of KR970018583A publication Critical patent/KR970018583A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리장치에 관한 것으로서, 특히 반도체 기판; 수평방향으로 배치된 한 쌍의 제1확산영역들과 제1확산영역들의 사이에 제2확산영역을 가지며, 상기 한 쌍의 제1확산영역들 사이의 간격과 동일한 간격으로 매트릭스 형성으로 상기 반도체 기판에 배치된 복수의 제1액티브영역들; 및 수평방향으로 배치된 한쌍의 제1확산영역들과 제1확산영역들의 사이에 제2확산영역을 가지며, 상기 한쌍의 제1확산영역들 사이의 간격과 동일한 간격으로 매트리스 형상으로 상기 반도체 기판에 배치된 복수의 제 2 액티브 영역들을 구비하되, 상기 제1액티브영역들의 배치간격의 수평 및 수직 1/2피치 위치에서 좌우수평방향중 어느 한 방향으로 소정 간격으로 평형이동된 위치에 상기 제2액티브영역들이 배치되도록 된것을 특징으로 한다. 따라서, 본 발명에서는 인접하는 액티브 영역들간의 스토리지노드들 사이의 거리를 크게 할 수 있어서 필드이온주입양을 줄일 수 있으므로 리프레쉬트특성을 향상시킬 수 있다.

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 고집적 반도체 메모리장치의 셀코아부의 액티브영역들의 배치관계를 나타낸 레이아웃도.
제4도는 제3도의 액티브영역들 상에 워드라인, 스토리지전극 콘택 및 비트라인 콘택용 폴리실리콘을 배치한 상태의 평면 레이아웃도.

Claims (2)

  1. 반도체 기판; 스토리지노드와의 콘택영역을 포함하고 수평방향으로 배치된 한쌍의 제1확산영역들과 제1확산영역들의 사이에 비트라인 콘택영역을 포함하는 제2확산영역을 가지며, 상기 한 쌍의 제1확산영역들의 스토리지노드의 콘택영역들 사이의 간격과 동일한 간격으로 매트릭스형성으로 상기 반도체 기판에 배치된 복수의 제1 영역들; 및 스토리지노드와의 콘택영역을 포함하고 수평방향으로 배치된 한 쌍의 제1 확산영역들과 제1확산영역들의 사이에 비트라인 콘택영역을 포함하는 제2확산영역을 가지며, 상기 한쌍의 제1확산영역들의 스토리지노드의 콘택영역들 사이의 간격과 동일한 간격으로 매트릭스 형상으로 상기 반도체 기판에 배치된 복수의 제2액티브영역들을 구비하되, 상기 제1액티브영역들의 비치간격의 수평 및 수직 1/2피치 위치에서 좌우 어느 한 방향으로 소정 간격으로 평행이동된 위치에 상기 제2액티브영역들이 비치되도록 된 것을 특징으로 하는 고집적 반도체 메모리장치.
  2. 제1항에 있어서, 상기 소정 간격은 액티브영역의 비트라인콘택과 스토리지노도 콘택의 간격의 대략 1/3 내지 1/2정도인 것을 특징으로 하는 고집적 반도체 메모리 장치.
KR1019950032202A 1995-09-27 1995-09-27 반도체 메모리 장치 KR970018583A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032202A KR970018583A (ko) 1995-09-27 1995-09-27 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032202A KR970018583A (ko) 1995-09-27 1995-09-27 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR970018583A true KR970018583A (ko) 1997-04-30

Family

ID=66616321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032202A KR970018583A (ko) 1995-09-27 1995-09-27 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR970018583A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706233B1 (ko) * 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
US7547936B2 (en) 2004-10-08 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor memory devices including offset active regions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706233B1 (ko) * 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
US7547936B2 (en) 2004-10-08 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor memory devices including offset active regions
US8013374B2 (en) 2004-10-08 2011-09-06 Samsung Electronics Co., Ltd. Semiconductor memory devices including offset bit lines
US8013375B2 (en) 2004-10-08 2011-09-06 Samsung Electronics Co., Ltd. Semiconductor memory devices including diagonal bit lines

Similar Documents

Publication Publication Date Title
US4651183A (en) High density one device memory cell arrays
US5812444A (en) Semiconductor memory device with bit line contact areas and storage capacitor contact areas
KR940022851A (ko) 반도체 장치
US6396096B1 (en) Design layout for a dense memory cell structure
MY118306A (en) Self- aligned diffused source vertical transistors with stack capacitors in a 4f- square memory cell array
US20070108491A1 (en) Semiconductor memory device having high electrical performance and mask and photolithography friendliness
KR960032735A (ko) 계층비트선 구조를 가지는 반도체기억장치
KR930002289B1 (ko) 반도체 기억장치
KR950021666A (ko) 반도체 장치
JP2638487B2 (ja) 半導体記憶装置
KR980012556A (ko) 단일 레벨 상의 각각의 상보형 데이타 라인의 양 측면 상에 Vcc와 Vss 버스를 포함하는 전 CMOS SRAM 셀
KR940004822A (ko) 반도체 메모리장치
KR970018583A (ko) 반도체 메모리 장치
TW357454B (en) Semiconductor memory device
KR100891249B1 (ko) 6ｆ2 ｄｒａｍ 셀을 구비한 반도체 메모리 소자
JPH04279055A (ja) 半導体メモリ
US6388283B1 (en) Semiconductor memory with a strip-shaped cell plate
JP3781969B2 (ja) 基板コンタクトおよびポリシリコンブリッジセルを備えた半導体読み出し専用メモリデバイス
US6849893B2 (en) Semiconductor circuit structure and method for fabricating the semiconductor circuit structure
JP4018275B2 (ja) 半導体メモリ装置のレイアウト構造
KR0165406B1 (ko) 에스 렘 셀
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이
KR20050059482A (ko) 6ｆ2 구조의 반도체 메모리 셀
KR0143708B1 (ko) 스태틱 랜덤 억세스 메모리
KR0135236B1 (ko) 디램 단위 셀 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application